一、基本概念計(jì)算機(jī)各部件采用一組公共的信號(hào)線(xiàn)相互連接,這組公

1、第第2 2章章 微型計(jì)算機(jī)的系統(tǒng)結(jié)構(gòu)微型計(jì)算機(jī)的系統(tǒng)結(jié)構(gòu)一、基本概念基本概念計(jì)算機(jī)各部件采用一組公共的信號(hào)線(xiàn)相互連接，這組計(jì)算機(jī)各部件采用一組公共的信號(hào)線(xiàn)相互連接，這組公共的信號(hào)線(xiàn)稱(chēng)為公共的信號(hào)線(xiàn)稱(chēng)為“總線(xiàn)總線(xiàn)（BUS）”，總線(xiàn)是計(jì)算機(jī)各部件，總線(xiàn)是計(jì)算機(jī)各部件的的通信通信線(xiàn)。線(xiàn)。接口標(biāo)準(zhǔn)接口標(biāo)準(zhǔn)總線(xiàn)與接口標(biāo)準(zhǔn)總線(xiàn)與接口標(biāo)準(zhǔn)二、分類(lèi)二、分類(lèi)（1）系統(tǒng)總線(xiàn)：）系統(tǒng)總線(xiàn)：插槽上提供的連接各板插槽上提供的連接各板/卡的總線(xiàn)，稱(chēng)為系統(tǒng)總線(xiàn)?？ǖ目偩€(xiàn)，稱(chēng)為系統(tǒng)總線(xiàn)。系統(tǒng)總線(xiàn)的例子：系統(tǒng)總線(xiàn)的例子：ISA、EISA、MCA、PC-104、STD、VME、MultiBus、PCMCIA。底板上同一類(lèi)型的插槽

2、，其對(duì)應(yīng)位置的引腳。底板上同一類(lèi)型的插槽，其對(duì)應(yīng)位置的引腳是相互連接的，如圖：是相互連接的，如圖：第第2 2章章 微型計(jì)算機(jī)的系統(tǒng)結(jié)構(gòu)微型計(jì)算機(jī)的系統(tǒng)結(jié)構(gòu)2）、局部總線(xiàn)）、局部總線(xiàn) 在一塊模板在一塊模板/卡上，多個(gè)芯片也可通過(guò)總線(xiàn)連接，這種連接模卡上，多個(gè)芯片也可通過(guò)總線(xiàn)連接，這種連接模板上多個(gè)芯片的總線(xiàn)，稱(chēng)為局部總線(xiàn)，或稱(chēng)片總線(xiàn)、元件級(jí)總線(xiàn)。板上多個(gè)芯片的總線(xiàn)，稱(chēng)為局部總線(xiàn)，或稱(chēng)片總線(xiàn)、元件級(jí)總線(xiàn)。局部總線(xiàn)一般是局部總線(xiàn)一般是CPU芯片引腳的延伸（可能需增加鎖存、驅(qū)動(dòng)等芯片引腳的延伸（可能需增加鎖存、驅(qū)動(dòng)等電路），與電路），與CPU密切相關(guān)，并且可以引至底板上。密切相關(guān)，并且可以引至底板上。

3、局部總線(xiàn)的例子：局部總線(xiàn)的例子：PCI。（3）、片內(nèi)總線(xiàn)）、片內(nèi)總線(xiàn)芯片內(nèi)部各部件（單元）的連接總線(xiàn)。芯片內(nèi)部各部件（單元）的連接總線(xiàn)。（4）、通訊總線(xiàn)）、通訊總線(xiàn)微機(jī)之間、微機(jī)與儀器、設(shè)備之間的連接總線(xiàn)，稱(chēng)為通訊總線(xiàn)或微機(jī)之間、微機(jī)與儀器、設(shè)備之間的連接總線(xiàn)，稱(chēng)為通訊總線(xiàn)或外部總線(xiàn)。外部總線(xiàn)。通訊總線(xiàn)的例子：通訊總線(xiàn)的例子：RS-232C、RS-485、IEEE-488、VXI、FieldBus。第第2 2章章 微型計(jì)算機(jī)的系統(tǒng)結(jié)構(gòu)微型計(jì)算機(jī)的系統(tǒng)結(jié)構(gòu)第第2 2章章 微型計(jì)算機(jī)的系統(tǒng)結(jié)構(gòu)微型計(jì)算機(jī)的系統(tǒng)結(jié)構(gòu)第第2 2章章 微型計(jì)算機(jī)的系統(tǒng)結(jié)構(gòu)微型計(jì)算機(jī)的系統(tǒng)結(jié)構(gòu)1、 根據(jù)總線(xiàn)的功能，總線(xiàn)包括

4、根據(jù)總線(xiàn)的功能，總線(xiàn)包括“數(shù)據(jù)總線(xiàn)（數(shù)據(jù)總線(xiàn)（data bus，DB）”、 “地址總線(xiàn)（地址總線(xiàn)（address bus，AB）”、“控制總線(xiàn)（控制總線(xiàn)（control bus，CB）”，另外，總線(xiàn)也提供電源線(xiàn)、地線(xiàn)和復(fù)位線(xiàn)（復(fù)，另外，總線(xiàn)也提供電源線(xiàn)、地線(xiàn)和復(fù)位線(xiàn)（復(fù) 位線(xiàn)也可歸為控制總線(xiàn)）。位線(xiàn)也可歸為控制總線(xiàn)）。 各部件按總線(xiàn)方式連接的示意圖如下：各部件按總線(xiàn)方式連接的示意圖如下： 第第2 2章章 微型計(jì)算機(jī)的系統(tǒng)結(jié)構(gòu)微型計(jì)算機(jī)的系統(tǒng)結(jié)構(gòu)一、總線(xiàn)的性能及選用總線(xiàn)的性能及選用1、總線(xiàn)寬度：指數(shù)據(jù)總線(xiàn)的位數(shù)。、總線(xiàn)寬度：指數(shù)據(jù)總線(xiàn)的位數(shù)。8/16/32/64位。位。2、工作頻率及數(shù)據(jù)傳輸率：

5、、工作頻率及數(shù)據(jù)傳輸率：ISA（16位）的工作頻率為位）的工作頻率為16MHz， 數(shù)據(jù)傳輸率為數(shù)據(jù)傳輸率為8MB/S。PCI（32位）的工作頻率為位）的工作頻率為33MHz， 數(shù)據(jù)傳輸率為數(shù)據(jù)傳輸率為133MB/S。3、同步、同步/異步：總線(xiàn)上數(shù)據(jù)與總線(xiàn)時(shí)鐘同步工作的，稱(chēng)為同步總線(xiàn)異步：總線(xiàn)上數(shù)據(jù)與總線(xiàn)時(shí)鐘同步工作的，稱(chēng)為同步總線(xiàn)； 與時(shí)鐘異步工作的，稱(chēng)為異步總線(xiàn)。與時(shí)鐘異步工作的，稱(chēng)為異步總線(xiàn)。 IS A總線(xiàn)上的數(shù)據(jù)傳輸與總線(xiàn)時(shí)鐘同步，在總線(xiàn)上的數(shù)據(jù)傳輸與總線(xiàn)時(shí)鐘同步，在T1、T2、T3、T4 四個(gè)狀態(tài)的操作，有嚴(yán)格規(guī)定。但四個(gè)狀態(tài)的操作，有嚴(yán)格規(guī)定。但I(xiàn)SA總線(xiàn)使用了總線(xiàn)使用了“就緒就緒

6、信號(hào)信號(hào)READY”，當(dāng)從模塊未準(zhǔn)備好時(shí)，自動(dòng)插入，當(dāng)從模塊未準(zhǔn)備好時(shí)，自動(dòng)插入Tw狀態(tài)，因狀態(tài)，因 此，此，ISA總線(xiàn)時(shí)半同步總線(xiàn)?？偩€(xiàn)時(shí)半同步總線(xiàn)。4、負(fù)載能力：可連接的板、負(fù)載能力：可連接的板/卡數(shù)量?？〝?shù)量。5、中斷方式、仲裁方式等。、中斷方式、仲裁方式等。第第2 2章章 微型計(jì)算機(jī)的系統(tǒng)結(jié)構(gòu)微型計(jì)算機(jī)的系統(tǒng)結(jié)構(gòu)RQ/GT0RQ/GT1TESTNMIINTAS0S0S0READYREADYRESETMN / MX控制總線(xiàn)控制總線(xiàn)地址總線(xiàn)地址總線(xiàn)A19A0數(shù)據(jù)總線(xiàn)數(shù)據(jù)總線(xiàn)D15D0BHEA19A16AD15 AD0DT / RDEN8086CPUSTB8282OETOE82868284A

7、S0 CLKS1 MROC S2 MWTCDEN IORCDT/R IOWCALE INTA8288BHECLK系統(tǒng)總線(xiàn)上的信號(hào)時(shí)序系統(tǒng)總線(xiàn)上的信號(hào)時(shí)序T1 T2 T3 T4A0-A19MEMRD0-D15CLK有效地址有效地址數(shù)據(jù)數(shù)據(jù)存儲(chǔ)器讀總線(xiàn)周期存儲(chǔ)器讀總線(xiàn)周期存儲(chǔ)器讀總線(xiàn)周期存儲(chǔ)器讀總線(xiàn)周期T1 T2 T3 TwT4A0-A19IOWD0-D15CLK有效地址有效地址數(shù)據(jù)數(shù)據(jù)I/OI/O寫(xiě)總線(xiàn)周期寫(xiě)總線(xiàn)周期寫(xiě)總線(xiàn)周期寫(xiě)總線(xiàn)周期第第2 2章章 微型計(jì)算機(jī)的系統(tǒng)結(jié)構(gòu)微型計(jì)算機(jī)的系統(tǒng)結(jié)構(gòu) 微型計(jì)算機(jī)的系統(tǒng)結(jié)構(gòu)微型計(jì)算機(jī)的系統(tǒng)結(jié)構(gòu)n2.1 PC/XT2.1 PC/XT、PC/AT ISAPC/

8、AT ISA與與EISAEISA總線(xiàn)技術(shù)的微型總線(xiàn)技術(shù)的微型計(jì)算機(jī)結(jié)構(gòu)計(jì)算機(jī)結(jié)構(gòu) n2.2 PCI2.2 PCI、AGPAGP局部總線(xiàn)的微型計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)局部總線(xiàn)的微型計(jì)算機(jī)系統(tǒng)結(jié)構(gòu) n2.3 Pentium 42.3 Pentium 4微型計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)簡(jiǎn)介微型計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)簡(jiǎn)介第第2 2章章 微型計(jì)算機(jī)的系統(tǒng)結(jié)構(gòu)微型計(jì)算機(jī)的系統(tǒng)結(jié)構(gòu)本章學(xué)習(xí)目標(biāo)本章學(xué)習(xí)目標(biāo) n PC/XT總線(xiàn)結(jié)構(gòu)的計(jì)算機(jī)系統(tǒng)及其特點(diǎn)總線(xiàn)結(jié)構(gòu)的計(jì)算機(jī)系統(tǒng)及其特點(diǎn)n PC/AT ISA總線(xiàn)結(jié)構(gòu)的計(jì)算機(jī)系統(tǒng)及其特點(diǎn)總線(xiàn)結(jié)構(gòu)的計(jì)算機(jī)系統(tǒng)及其特點(diǎn)n EISA總線(xiàn)的計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)和特點(diǎn)總線(xiàn)的計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)和特點(diǎn)n PCI總線(xiàn)的計(jì)算機(jī)系

9、統(tǒng)的結(jié)構(gòu)特點(diǎn)和基本參數(shù)總線(xiàn)的計(jì)算機(jī)系統(tǒng)的結(jié)構(gòu)特點(diǎn)和基本參數(shù)n AGP高速圖形接口總線(xiàn)的微機(jī)系統(tǒng)結(jié)構(gòu)特點(diǎn)和高速圖形接口總線(xiàn)的微機(jī)系統(tǒng)結(jié)構(gòu)特點(diǎn)和基本參數(shù)基本參數(shù)返回本章首頁(yè)返回本章首頁(yè)第第2 2章章 微型計(jì)算機(jī)的系統(tǒng)結(jié)構(gòu)微型計(jì)算機(jī)的系統(tǒng)結(jié)構(gòu)2.1 PC/XT、PC/AT ISA與與EISA總線(xiàn)技術(shù)的微型總線(xiàn)技術(shù)的微型計(jì)算機(jī)結(jié)構(gòu)計(jì)算機(jī)結(jié)構(gòu) n2.1.1 PC/XT2.1.1 PC/XT總線(xiàn)技術(shù)的微型計(jì)算機(jī)結(jié)構(gòu)總線(xiàn)技術(shù)的微型計(jì)算機(jī)結(jié)構(gòu) n2.1.2 PC/AT ISA2.1.2 PC/AT ISA總線(xiàn)的微機(jī)系統(tǒng)結(jié)構(gòu)總線(xiàn)的微機(jī)系統(tǒng)結(jié)構(gòu) n2.1.3 EISA2.1.3 EISA總線(xiàn)的微機(jī)系統(tǒng)結(jié)構(gòu)總線(xiàn)的微

10、機(jī)系統(tǒng)結(jié)構(gòu)n2.1.4 PC/XT2.1.4 PC/XT、PC/AT ISAPC/AT ISA、EISAEISA總線(xiàn)的特點(diǎn)總線(xiàn)的特點(diǎn) n2.1.5 PC/XT2.1.5 PC/XT、ISAISA、EISAEISA總線(xiàn)信號(hào)引腳的定義總線(xiàn)信號(hào)引腳的定義 返回本章首頁(yè)返回本章首頁(yè)第第2 2章章 微型計(jì)算機(jī)的系統(tǒng)結(jié)構(gòu)微型計(jì)算機(jī)的系統(tǒng)結(jié)構(gòu)2.1.1 PC/XT總線(xiàn)技術(shù)的微型計(jì)算機(jī)結(jié)構(gòu)總線(xiàn)技術(shù)的微型計(jì)算機(jī)結(jié)構(gòu) 圖圖2.1 PC和和PC/XT總線(xiàn)的微機(jī)系統(tǒng)結(jié)構(gòu)示意圖總線(xiàn)的微機(jī)系統(tǒng)結(jié)構(gòu)示意圖返回本節(jié)返回本節(jié) 揚(yáng)聲器 8 個(gè) 8 位 62 引腳擴(kuò)展槽 擴(kuò)展總線(xiàn)緩沖 CPU 8088(4.77MHz) 8087（

11、可選） ROM BIOS DRAM 控制器 RAM 8237 DMA 控制器 DMA 頁(yè)面寄存器 8253 定時(shí)/計(jì)數(shù)器 8259 中斷控制器 8250 串行通信控制器 鍵盤(pán)與并行控制電路 第第2 2章章 微型計(jì)算機(jī)的系統(tǒng)結(jié)構(gòu)微型計(jì)算機(jī)的系統(tǒng)結(jié)構(gòu)2.1.2 PC/AT ISA總線(xiàn)的微機(jī)系統(tǒng)結(jié)構(gòu)總線(xiàn)的微機(jī)系統(tǒng)結(jié)構(gòu) 圖圖2.2 80486 PC AT/ISA總線(xiàn)系統(tǒng)結(jié)構(gòu)總線(xiàn)系統(tǒng)結(jié)構(gòu)返回本節(jié)返回本節(jié)CPU 局部 總線(xiàn)SIMMS8 位總線(xiàn)后備電池8 個(gè) 8 位XT 插槽ISA 總線(xiàn)PC/AT 或 ISA 插槽6 個(gè) 16 位AT/ISA 擴(kuò)展槽 主存 DRAM4768MB64K128KROM BIOS

12、CPU80486PC AT/ISA 核心邏輯芯片組內(nèi)含：7 個(gè) DMA 通道15 級(jí)中斷時(shí)間/計(jì)數(shù)器總線(xiàn)緩沖器擴(kuò)展總線(xiàn)控制器DRAM 與 L2Cache 控制器L2 Cache128K512K8042MPUKBD/Mous控制器實(shí)時(shí)時(shí)鐘/日歷CMOS RAM第第2 2章章 微型計(jì)算機(jī)的系統(tǒng)結(jié)構(gòu)微型計(jì)算機(jī)的系統(tǒng)結(jié)構(gòu)2.1.3 EISA總線(xiàn)的微機(jī)系統(tǒng)結(jié)構(gòu)總線(xiàn)的微機(jī)系統(tǒng)結(jié)構(gòu) 圖圖2.3 EISA總線(xiàn)微機(jī)系統(tǒng)結(jié)構(gòu)圖總線(xiàn)微機(jī)系統(tǒng)結(jié)構(gòu)圖 返回本節(jié)返回本節(jié)CPU 局部總線(xiàn)SIMMS8 位 X 總線(xiàn)后備電池ISA 總線(xiàn)8 位 XT 插槽16 位 ISA 插槽EISA 總線(xiàn)32 位 EISA 插槽CPU (48

13、6/Pentium)EISA 核心邏輯芯片組內(nèi)含：7 個(gè) DMA 通道15 級(jí)中斷時(shí)間/計(jì)數(shù)器EISA 總線(xiàn)擴(kuò)展與控制器控制RAM 與 L2Cache 控制器L2 Cache一般為 512K主存 DRAM4768MB64128K ROM BIOS8042MPU鍵盤(pán)/鼠標(biāo)控制器實(shí)時(shí)時(shí)鐘/日歷CMOS RAM第第2 2章章 微型計(jì)算機(jī)的系統(tǒng)結(jié)構(gòu)微型計(jì)算機(jī)的系統(tǒng)結(jié)構(gòu)2.1.4 PC/XT、PC/AT ISA、EISA總線(xiàn)總線(xiàn)的特點(diǎn)的特點(diǎn) 1PC/XT總線(xiàn)總線(xiàn) XT總線(xiàn)與總線(xiàn)與8088CPU兼容，具有兼容，具有8根根數(shù)據(jù)總線(xiàn)、數(shù)據(jù)總線(xiàn)、20根地址總線(xiàn)、主要應(yīng)用在根地址總線(xiàn)、主要應(yīng)用在X86體系結(jié)構(gòu)的微

14、機(jī)系統(tǒng)中。體系結(jié)構(gòu)的微機(jī)系統(tǒng)中。第第2 2章章 微型計(jì)算機(jī)的系統(tǒng)結(jié)構(gòu)微型計(jì)算機(jī)的系統(tǒng)結(jié)構(gòu)2ISA總線(xiàn)總線(xiàn) ISA與與80286兼容，具有兼容，具有16位數(shù)據(jù)線(xiàn)，位數(shù)據(jù)線(xiàn)，支持支持8位或位或16位的數(shù)據(jù)存取；具有位的數(shù)據(jù)存??；具有24位位地址線(xiàn)，可尋址地址線(xiàn)，可尋址16MB的存儲(chǔ)器空間，的存儲(chǔ)器空間，主要應(yīng)用在主要應(yīng)用在80286及以上的微處理器組及以上的微處理器組成的微機(jī)系統(tǒng)中。成的微機(jī)系統(tǒng)中。第第2 2章章 微型計(jì)算機(jī)的系統(tǒng)結(jié)構(gòu)微型計(jì)算機(jī)的系統(tǒng)結(jié)構(gòu)3EISA總線(xiàn)總線(xiàn) EISA與與32位的微處理器兼容。位的微處理器兼容。 EISA總線(xiàn)在信號(hào)定義與物理電氣連接上完全與總線(xiàn)在信號(hào)定義與物理電氣連接

15、上完全與ISA總線(xiàn)兼容?？偩€(xiàn)兼容。 具有具有32位的數(shù)據(jù)線(xiàn)，支持位的數(shù)據(jù)線(xiàn)，支持8位、位、16位位或或32位的數(shù)據(jù)存取，支持?jǐn)?shù)據(jù)突發(fā)式傳輸。位的數(shù)據(jù)存取，支持?jǐn)?shù)據(jù)突發(fā)式傳輸。主要應(yīng)用在主要應(yīng)用在32位微處理器組成的微型計(jì)算位微處理器組成的微型計(jì)算機(jī)系統(tǒng)中。機(jī)系統(tǒng)中。返回本節(jié)返回本節(jié)第第2 2章章 微型計(jì)算機(jī)的系統(tǒng)結(jié)構(gòu)微型計(jì)算機(jī)的系統(tǒng)結(jié)構(gòu)2.1.5 PC/XT、ISA、EISA總線(xiàn)信號(hào)引腳的定義總線(xiàn)信號(hào)引腳的定義 圖圖2.4 XT、ISA、EISA總線(xiàn)總線(xiàn)擴(kuò)展槽示意圖擴(kuò)展槽示意圖 說(shuō)明：代表 ISA、XT 總線(xiàn)引腳代表 EISA 總線(xiàn)引腳 D 1 G H 19 C B 1 EF 31 A第第2

16、2章章 微型計(jì)算機(jī)的系統(tǒng)結(jié)構(gòu)微型計(jì)算機(jī)的系統(tǒng)結(jié)構(gòu)表表2.1 XT、ISA、EISA總線(xiàn)引腳總線(xiàn)引腳A、B面信號(hào)定義面信號(hào)定義第第2 2章章 微型計(jì)算機(jī)的系統(tǒng)結(jié)構(gòu)微型計(jì)算機(jī)的系統(tǒng)結(jié)構(gòu)表2.2 XT、ISA、EISA總線(xiàn)引腳C、D面信號(hào)定義第第2 2章章 微型計(jì)算機(jī)的系統(tǒng)結(jié)構(gòu)微型計(jì)算機(jī)的系統(tǒng)結(jié)構(gòu)表表2.3 XT、ISA、EISA總線(xiàn)引腳總線(xiàn)引腳E、F、G、H面信號(hào)定義面信號(hào)定義返回本節(jié)返回本節(jié)第第2 2章章 微型計(jì)算機(jī)的系統(tǒng)結(jié)構(gòu)微型計(jì)算機(jī)的系統(tǒng)結(jié)構(gòu)2.2 PCI、AGP局部總線(xiàn)的微型計(jì)算機(jī)系統(tǒng)局部總線(xiàn)的微型計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)結(jié)構(gòu) n2.2.1 PCI2.2.1 PCI總線(xiàn)的微機(jī)系統(tǒng)結(jié)構(gòu)總線(xiàn)的微機(jī)系統(tǒng)結(jié)

17、構(gòu)n2.2.2 PCI2.2.2 PCI總線(xiàn)的特點(diǎn)總線(xiàn)的特點(diǎn)n2.2.3 AGP2.2.3 AGP總線(xiàn)的微機(jī)系統(tǒng)結(jié)構(gòu)總線(xiàn)的微機(jī)系統(tǒng)結(jié)構(gòu)n2.2.4 PCI2.2.4 PCI、AGPAGP總線(xiàn)接口槽引腳信號(hào)定義總線(xiàn)接口槽引腳信號(hào)定義n2.2.5 AGP2.2.5 AGP總線(xiàn)的特點(diǎn)總線(xiàn)的特點(diǎn)n2.2.6 PCI/AGP2.2.6 PCI/AGP主板簡(jiǎn)介主板簡(jiǎn)介返回本章首頁(yè)返回本章首頁(yè)第第2 2章章 微型計(jì)算機(jī)的系統(tǒng)結(jié)構(gòu)微型計(jì)算機(jī)的系統(tǒng)結(jié)構(gòu)2.2.1 PCI2.2.1 PCI總線(xiàn)的微機(jī)系統(tǒng)結(jié)構(gòu)總線(xiàn)的微機(jī)系統(tǒng)結(jié)構(gòu)圖圖2.5 典型典型PCI局部總線(xiàn)的局部總線(xiàn)的PCI/ISA系統(tǒng)結(jié)構(gòu)圖系統(tǒng)結(jié)構(gòu)圖返回本節(jié)返

18、回本節(jié)32/64 位 CPU 局部總線(xiàn)SIMMS2 至 3 個(gè)PCI 總線(xiàn)PCI 插槽可選擇的主板 PCI 芯片級(jí)適配器4 個(gè) 8 位 XT 插槽4 個(gè) 16 位 ISA 槽CPU （486/Pentium）L2 Cache一般為 512KDRAM 與 L2Cache 控制器局部總線(xiàn)到 PCI橋電路主存 DRAM4768MBLANSCSIIDEPCI 到ISA橋電路（南橋）64K128KROM BIOS8042MPU鍵盤(pán)/鼠標(biāo)控制器實(shí)時(shí)時(shí)鐘CMOS RAM第第2 2章章 微型計(jì)算機(jī)的系統(tǒng)結(jié)構(gòu)微型計(jì)算機(jī)的系統(tǒng)結(jié)構(gòu)2.2.2 PCI2.2.2 PCI總線(xiàn)的特點(diǎn)總線(xiàn)的特點(diǎn) 1高性能 2線(xiàn)性突發(fā)傳輸

19、3減少存取延遲 4采用總線(xiàn)主控和同步操作 5不受處理器限制PCI總線(xiàn)的特點(diǎn)主要表現(xiàn)在以下幾個(gè)總線(xiàn)的特點(diǎn)主要表現(xiàn)在以下幾個(gè) 方面：方面：第第2 2章章 微型計(jì)算機(jī)的系統(tǒng)結(jié)構(gòu)微型計(jì)算機(jī)的系統(tǒng)結(jié)構(gòu)6適用于各種機(jī)型7兼容性強(qiáng)8預(yù)留擴(kuò)展空間9成本低、效率高10向前的擴(kuò)展性返回本節(jié)返回本節(jié)第第2 2章章 微型計(jì)算機(jī)的系統(tǒng)結(jié)構(gòu)微型計(jì)算機(jī)的系統(tǒng)結(jié)構(gòu)2.2.3 AGP2.2.3 AGP總線(xiàn)的微機(jī)系統(tǒng)結(jié)構(gòu)總線(xiàn)的微機(jī)系統(tǒng)結(jié)構(gòu)圖圖2.6 AGP/PCI總線(xiàn)微機(jī)系統(tǒng)結(jié)構(gòu)圖總線(xiàn)微機(jī)系統(tǒng)結(jié)構(gòu)圖返回本節(jié)返回本節(jié) 100/133MHz 系統(tǒng)總線(xiàn) MECC 存儲(chǔ)器接口 通道 A AGP/66 AGP/66 B 通道 B A ID

20、E 接口 USB 接口 PCI 插槽 PCI/33 AC97 LPC I/F 北橋芯片 440 系列 或 8XX 系列 系統(tǒng)控制 邏輯 南橋芯片 82371 總線(xiàn)轉(zhuǎn)換 邏輯 或 82801 I/O 控制 邏輯 處理器 1 處理器 2 AGP 圖形 控制器 82806PCI64 控制器（P64H） 21154 BC AC97 Super I/O BIOS 或固件 控制器 第第2 2章章 微型計(jì)算機(jī)的系統(tǒng)結(jié)構(gòu)微型計(jì)算機(jī)的系統(tǒng)結(jié)構(gòu)2.2.4 PCI2.2.4 PCI、AGPAGP總線(xiàn)接口槽引總線(xiàn)接口槽引腳信號(hào)定義腳信號(hào)定義表2.4 PCI總線(xiàn)插槽引腳信號(hào)引線(xiàn)定義第第2 2章章 微型計(jì)算機(jī)的系統(tǒng)結(jié)構(gòu)微

21、型計(jì)算機(jī)的系統(tǒng)結(jié)構(gòu)返回本節(jié)返回本節(jié)第第2 2章章 微型計(jì)算機(jī)的系統(tǒng)結(jié)構(gòu)微型計(jì)算機(jī)的系統(tǒng)結(jié)構(gòu)2.2.5 AGP2.2.5 AGP總線(xiàn)的特點(diǎn)總線(xiàn)的特點(diǎn)n（1）采用雙重驅(qū)動(dòng)技術(shù)）采用雙重驅(qū)動(dòng)技術(shù)n（2）采用帶邊信號(hào)傳送技術(shù)）采用帶邊信號(hào)傳送技術(shù)n（3）采用內(nèi)存請(qǐng)求流水線(xiàn)技術(shù)）采用內(nèi)存請(qǐng)求流水線(xiàn)技術(shù)n（4）減少對(duì)）減少對(duì)PCI總線(xiàn)的傳輸壓力總線(xiàn)的傳輸壓力 返回本節(jié)返回本節(jié)第第2 2章章 微型計(jì)算機(jī)的系統(tǒng)結(jié)構(gòu)微型計(jì)算機(jī)的系統(tǒng)結(jié)構(gòu)2.2.6 PCI/AGP2.2.6 PCI/AGP主板簡(jiǎn)介主板簡(jiǎn)介 圖圖2.7為常見(jiàn)的為常見(jiàn)的PCIAGP主板外形圖。主板外形圖。PCIAGP主板由主板由CPU插座、內(nèi)存、控制邏輯芯片組、軟插座、內(nèi)存、控制邏輯芯片組、軟驅(qū)及硬盤(pán)驅(qū)及硬盤(pán)IDE接口插座、接口插座、PCI/AGP擴(kuò)展插槽、鍵盤(pán)擴(kuò)展插槽、鍵盤(pán)鼠標(biāo)接口插座、并行及串行接口插座、鼠標(biāo)接口插座、并行及串行接口插座、USB通用串通用串行接口插座、聲音輸出輸入插座及電源電路等組成。行接口插座、聲音輸出輸入插座及電源電路等組成。 該類(lèi)主板支持高達(dá)該類(lèi)主板支持高達(dá)160MHz的的CPU外頻并且采外頻并且采用多外頻免跳頻率微調(diào)技術(shù)，使外頻可調(diào)，方便用用多外頻免跳頻率微調(diào)技術(shù)，使外頻可調(diào)，方便