數(shù)字電路與邏輯設(shè)計時序邏輯電路學(xué)習(xí)教案

1、會計學(xué)1數(shù)字電路與邏輯設(shè)計數(shù)字電路與邏輯設(shè)計 時序時序(sh x)邏輯電邏輯電路路第一頁，共100頁。例：電梯上下的動作(dngzu)（狀態(tài)轉(zhuǎn)換）及將要到達(dá)的樓層（次態(tài)）由電梯轎廂內(nèi)的樓層控制盤（輸入）和電梯目前位置（現(xiàn)態(tài)）決定?，F(xiàn)態(tài)、次態(tài)、輸入、狀態(tài)(zhungti)轉(zhuǎn)換等均是時序電路的基本概念。它說明時序電路的輸出不但與現(xiàn)在的輸入有關(guān)，而且(r qi)還與以前的狀態(tài)有關(guān)。與組合電路的本質(zhì)區(qū)別。5.1 概述第2頁/共100頁第二頁，共100頁。5.1.1 時序(sh x)邏輯電路的特點時序邏輯電路，簡稱時序電路，如圖是它的結(jié)構(gòu)示意(shy)框圖。 y1 y2 w1 w2 輸出 組合邏輯電路

2、存儲電路 x1 x2 q1 q2 輸入 時序邏輯電路示意(shy)框圖電路組成存儲電路組合邏輯電路第3頁/共100頁第三頁，共100頁。1. 邏輯(lu j)功能特點凡是(fnsh)任何時刻電路的穩(wěn)態(tài)輸出，不僅和該時刻的輸入信號有關(guān)，而且還取決于電路原來的狀態(tài)。這既可看成是時序邏輯電路的定義，也是其邏輯功能特點。2. 電路(dinl)組成特點時序邏輯電路的狀態(tài)是由存儲電路來記憶和表示的，所以從電路組成看，時序電路一定含有作為存儲單元的觸發(fā)器。實際上，時序電路的狀態(tài)，就是依靠觸發(fā)器記憶和表示的。時序電路中可以沒有組合電路，但不能沒有觸發(fā)器。第4頁/共100頁第四頁，共100頁。5.1.2 時序電

3、路邏輯功能(gngnng)表示方法 實際上，觸發(fā)器也是時序電路，只不過因其功能十分(shfn)簡單，一般情況下僅當(dāng)做基本單元電路處理。 1J C1 1K x1 x2 y1 y2 q1 q2 w1 w2 J K Q Q CP JK觸發(fā)器 即使從電路組成上看，觸發(fā)器也是時序電路，如同門電路也是組合(zh)電路一樣。 表示觸發(fā)器邏輯功能的幾種方法，同樣適用于時序電路。第5頁/共100頁第五頁，共100頁。1. 邏輯(lu j)表達(dá)式Y(jié)（tn）=F X（tn），Q（tn） 輸出(shch)方程W（tn）=G X（tn），Q（tn） 驅(qū)動(q dn)方程或激勵方程Q（tn+1）=H W（tn），Q（tn

4、） 狀態(tài)方程這些信號之間的邏輯關(guān)系可用下面三個向量函數(shù)表示：時序電路的現(xiàn)在輸入信號時序電路的現(xiàn)在輸出信號存儲電路的現(xiàn)在輸入存儲電路的現(xiàn)在輸出（狀態(tài)變量） y1 y2 w1 w2 輸出 組合邏輯電路 存儲電路 x1 x2 q1 q2 輸入 對于觸發(fā)器而言，整個電路的現(xiàn)在輸入信號和現(xiàn)在輸出信號就是存儲電路的現(xiàn)在輸入信號和現(xiàn)在輸出信號，即W（tn）=X（tn），Y（tn）= Q（tn），所以只剩下狀態(tài)方程，也就是特性方程了。第6頁/共100頁第六頁，共100頁。2. 狀態(tài)表、狀態(tài)圖和時序(sh x)圖因為時序電路在每一時刻的狀態(tài)都與前一個時鐘脈沖作用時電路的原狀態(tài)有關(guān)，如果能把在一系列時鐘信號(xn

5、ho)操作下電路狀態(tài)轉(zhuǎn)換的全過程都找出來，那么電路的邏輯功能和工作情況便一目了然。狀態(tài)表、狀態(tài)圖和時序圖都是描述時序電路狀態(tài)轉(zhuǎn)換全部(qunb)過程的方法，它們之間是可以相互轉(zhuǎn)換的。時序電路的邏輯功能還可以用狀態(tài)表、狀態(tài)圖和時序圖等形式表示。第7頁/共100頁第七頁，共100頁。3. 時序(sh x)邏輯電路分類計數(shù)器寄存器移位寄存器讀/寫存儲器順序脈沖發(fā)生器 按邏輯功能 按觸發(fā)器狀態(tài)變化異步時序電路 （各個觸發(fā)器無統(tǒng)一的時鐘脈沖）同步時序電路 （各觸發(fā)器受同一時鐘脈沖控制） 按輸出信號特性米利（Mealy）型 Y（tn）=F X（tn），Q（tn）穆爾（Moore）型 Y（tn）=F Q（t

6、n） 第8頁/共100頁第八頁，共100頁。5.2.1 分析(fnx)步驟1. 寫方程式仔細(xì)觀察、分析(fnx)時序電路，然后再逐一寫出：（1） 時鐘方程：各個(gg)觸發(fā)器時鐘信號的邏輯表達(dá)式；（2） 輸出方程：時序電路各個輸出信號的邏輯表達(dá)式；（3） 驅(qū)動方程：各個觸發(fā)器輸入端信號的邏輯表達(dá)式。5.2 時序邏輯電路的分析方法2. 求狀態(tài)方程把驅(qū)動方程代入相應(yīng)觸發(fā)器的特性方程，即可求出時序電路的狀態(tài)方程，也就是各個觸發(fā)器次態(tài)輸出的邏輯表達(dá)式。第9頁/共100頁第九頁，共100頁。3. 進(jìn)行(jnxng)計算把電路輸入和現(xiàn)態(tài)的各種可能取值，代入狀態(tài)方程和輸出方程進(jìn)行計算(j sun)，求出相應(yīng)

7、的次態(tài)和輸出。（1） 狀態(tài)方程有效的時鐘條件，凡不具備時鐘條件者，方程式無效(wxio)，即觸發(fā)器保持原來狀態(tài)不變；（2） 電路的現(xiàn)態(tài)，就是組成該電路各個觸發(fā)器的現(xiàn)態(tài)的組合；（3） 不能漏掉任何可能出現(xiàn)的現(xiàn)態(tài)和輸入的取值組合；（4） 現(xiàn)態(tài)的起始值如果給定了，則可以從給定值開始依次進(jìn)行計算，倘若未給定，那么就可以從自己設(shè)定的起始值開始依次計算。注意：第10頁/共100頁第十頁，共100頁。4. 畫狀態(tài)圖（或狀態(tài)表、或時序(sh x)圖）整理(zhngl)計算結(jié)果，畫出狀態(tài)圖（或狀態(tài)表、或時序圖）。（1） 狀態(tài)(zhungti)的轉(zhuǎn)換是由現(xiàn)態(tài)到次態(tài)，不是由現(xiàn)態(tài)到現(xiàn)態(tài)或次態(tài)到次態(tài)；（2） 輸出是現(xiàn)態(tài)

8、的函數(shù)，不是次態(tài)的函數(shù)；（3） 如需畫時序圖，應(yīng)在CP觸發(fā)沿到來時更新狀態(tài)。注意：5. 電路功能說明一般情況下，用狀態(tài)圖或狀態(tài)表就可以反映電路的工作特性。但實際中，各個輸入、輸出信號都有明確的物理含義，因此，常常需要結(jié)合這些信號的物理含義，進(jìn)一步說明電路的具體功能，或結(jié)合時序圖說明時鐘脈沖與輸入、輸出及內(nèi)部變量之間的關(guān)系。第11頁/共100頁第十一頁，共100頁。歸納起來，分析時序電路的一般過程(guchng)如下圖 給定時序電路 時鐘方程 輸出方程 驅(qū)動方程 狀態(tài)方程 特性方程 計算 狀態(tài)表 狀態(tài)圖 時序圖 CP 觸發(fā)沿 時序電路分析(fnx)過程示意圖第12頁/共100頁第十二頁，共100

9、頁。5.2.2 分析(fnx)舉例 試分析如圖同步時序電路的邏輯(lu j)功能。例5.2.1 Q1 Q3 1J & F3 1C 1K 1J F2 1C 1K 1J F1 1C 1K & 1 & Y Q3 Q2 Q1 CP 解：（1） 寫方程式時鐘方程(fngchng)： CP3=CP2=CP1=CP（同步時序電路可省略 ）驅(qū)動方程： J1=nnQQ32 K1=1 J2=nQ1 K2=nnQQ31 J3=nQ1nQ2 K3=nQ2 輸出方程： Y= Q2nQ3n 第13頁/共100頁第十三頁，共100頁。（2） 求狀態(tài)方程將驅(qū)動方程代入JK觸發(fā)器特性方程Qn+1= J

10、+ Q nnQK得到(d do)電路的狀態(tài)方程 11nQ=nnQQ32nQ1 12nQ=nQ1nQ2+nQ1nQ3nQ2 13nQ=nQ1nQ2nQ3+nQ2nQ3 （3）進(jìn)行(jnxng)計算，列狀態(tài)表 現(xiàn) 態(tài) 次 態(tài) 輸 出 nQ3 nQ2 nQ1 13nQ 12nQ 11nQ Y 0 0 0 0 0 1 0 0 0 1 0 1 0 0 0 1 0 0 1 1 0 0 1 1 1 0 0 0 1 0 0 1 0 1 0 1 0 1 1 1 0 0 1 1 0 0 0 0 1 1 1 1 0 0 0 1 第14頁/共100頁第十四頁，共100頁。（4） 畫狀態(tài)圖（或時序(sh x)圖） 現(xiàn)

11、態(tài) 次 態(tài) 輸 出 nQ3 nQ2 nQ1 13nQ 12nQ 11nQ Y 0 0 0 0 0 1 0 0 0 1 0 1 0 0 0 1 0 0 1 1 0 0 1 1 1 0 0 0 1 0 0 1 0 1 0 1 0 1 1 1 0 0 1 1 0 0 0 0 1 1 1 1 0 0 0 1 根據(jù)狀態(tài)表，可從初始狀態(tài)Q3nQ2nQ1n=000開始，找出次態(tài)和輸出，而這個(zh ge)次態(tài)又作為下一個CP到來前的現(xiàn)態(tài)，這樣依次下去，畫出所有可能出現(xiàn)的狀態(tài)。 110 X/Y /0 /0 /0 /0 /0 /0 /1 /1 001 101 100 011 010 000 111 Q3Q2Q1

12、 能自啟動第15頁/共100頁第十五頁，共100頁。（5） 電路(dinl)功能該電路(dinl)是一個能自啟動的同步七進(jìn)制加法計數(shù)器。 CP Q3 Q2 Q1 Y 時序(sh x)圖第16頁/共100頁第十六頁，共100頁。計數(shù)器：實現(xiàn)(shxin)計數(shù)操作的電路5.3 計數(shù)器作用(zuyng)：記憶輸入脈沖的個數(shù)按觸發(fā)器翻轉(zhuǎn)時序異同同步計數(shù)器異步計數(shù)器按數(shù)字的變化規(guī)律加法計數(shù)器（遞增計數(shù)）減法計數(shù)器（遞減計數(shù)）可逆計數(shù)器按計數(shù)進(jìn)位制二進(jìn)制計數(shù)器十進(jìn)制計數(shù)器N進(jìn)制（即除二進(jìn)制之外的其它進(jìn)制）第17頁/共100頁第十七頁，共100頁。5.3.1 異步計數(shù)器1. 異步二進(jìn)制計數(shù)器（1）異步二進(jìn)制

13、加法(jif)計數(shù)器 電 路 狀 態(tài) 計數(shù)順序 Q2 Q1 Q0 等效 十進(jìn)制數(shù) 0 0 0 0 0 1 0 0 1 1 2 0 1 0 2 3 0 1 1 3 4 1 0 0 4 5 1 0 1 5 6 1 1 0 6 7 1 1 1 7 8 0 0 0 0 3位二進(jìn)制加法(jif)計數(shù)器狀態(tài)表根據(jù)3位二進(jìn)制加法計數(shù)器單位規(guī)律，最低位Q0是每來一個(y )脈沖翻轉(zhuǎn)一次；次低位Q1是每來兩個脈沖翻轉(zhuǎn)一次，且當(dāng)Q0從1跳到0時，Q1翻轉(zhuǎn)；高位Q2是每來四個脈沖翻轉(zhuǎn)一次，且當(dāng)Q1從1跳到0時，Q2翻轉(zhuǎn)，依此類推。第18頁/共100頁第十八頁，共100頁。采用異步方式構(gòu)成二進(jìn)制加法計數(shù)器是很容易的。

14、只要將觸發(fā)器接成T觸發(fā)器，外來時鐘脈沖作最低位觸發(fā)器的時鐘脈沖，而低位觸發(fā)器的輸出作為相鄰高位觸發(fā)器的時鐘脈沖，即可滿足上述(shngsh)規(guī)律。 若是下降沿觸發(fā)的觸發(fā)器構(gòu)成(guchng)計數(shù)器，則由低位Q端引出進(jìn)位信號作相鄰高位的時鐘脈沖。 1J F2 1C 1K 1J F1 1C 1K 1J F0 1C 1K 計數(shù)輸入 CP Q0 Q1 Q2 若是上升沿觸發(fā)的觸發(fā)器，則由低位 端引出進(jìn)位信號作相鄰高位的時鐘脈沖。Q 計數(shù)輸入 CP Q0 Q1 Q2 F2 1C 1D F1 1C 1D F0 1C 1D 第19頁/共100頁第十九頁，共100頁。根據(jù)T觸發(fā)器的翻轉(zhuǎn)規(guī)律，可依次畫出Q2Q1Q

15、0在CP作用(zuyng)下的時序圖。 Q0 Q1 Q2 CP CP Q0 Q1 Q2 上升沿觸發(fā) 下降沿觸發(fā) 如果CP的頻率為f0，那么Q0、Q1、Q2的頻率分別為 f0 、f0、 f0，計數(shù)器具有分頻作用（分頻器）。每經(jīng)過一級T觸發(fā)器，輸出脈沖的頻率就被二分頻。相對于CP而言，各級依次稱為二分頻、四分頻和八分頻。214181第20頁/共100頁第二十頁，共100頁。計數(shù)器的計數(shù)容量（計數(shù)長度或模）：一個計數(shù)器能夠(nnggu)記憶輸入脈沖的數(shù)目。在上述3位異步二進(jìn)制加法計數(shù)器中，從狀態(tài)000開始，輸入8個CP脈沖時，就計滿歸零，顯然該計數(shù)器的容量(rngling)（長度或模）為8。由n個觸

16、發(fā)器組成的二進(jìn)制計數(shù)器其容量(rngling)或長度為2n。計數(shù)器的容量、長度或模，就是電路的有效狀態(tài)數(shù)。在邏輯(lu j)符號中以“CTRDIV M”標(biāo)注模的數(shù)值，如十進(jìn)制計數(shù)器M=10，標(biāo)注為“CTRDIV10”。第21頁/共100頁第二十一頁，共100頁。（2） 異步二進(jìn)制減法(jinf)計數(shù)器以上升沿觸發(fā)(chf)的異步3位二進(jìn)制減法計數(shù)器為例，從描述計數(shù)規(guī)律的時序圖來進(jìn)行分析。 0 0 0 1 1 1 0 1 1 1 0 1 0 0 1 1 1 0 0 1 0 1 0 0 0 0 0 CP Q0 Q1 Q2 描述其計數(shù)規(guī)律(gul)的時序圖如圖所示。用T觸發(fā)器實現(xiàn)，只要CP上升沿到來

17、Q0就要翻轉(zhuǎn)；只要Q0上升沿到來Q1就要翻轉(zhuǎn)；只要Q1上升沿到來Q2就要翻轉(zhuǎn)。因此，將低位觸發(fā)器的輸出Qi作為相鄰高位觸發(fā)器的時鐘脈沖CPi+1便構(gòu)成了上升沿觸發(fā)的異步3位二進(jìn)制減法計數(shù)器。第22頁/共100頁第二十二頁，共100頁。 計數(shù)輸入 CP Q0 Q1 Q2 F1 1C 1D F0 1C 1D F21C 1D 上升(shngshng)沿觸發(fā)的異步3位二進(jìn)制減法計數(shù)器同理，下降沿觸發(fā)(chf)的異步3位二進(jìn)制減法計數(shù)器如圖所示。 計數(shù)輸入 CP Q0 Q1 Q2 1J F0 1C 1K 1J F1 1C 1K 1J F2 1C 1K 下降(xijing)沿觸發(fā)的異步3位二進(jìn)制減法計數(shù)器

18、第23頁/共100頁第二十三頁，共100頁。（3） 集成(j chn)異步二進(jìn)制計數(shù)器（74197）集成異步4位二進(jìn)制計數(shù)器74197、74LS197的邏輯功能示意圖和引出端排列圖如圖所示。 是異步清零端；CT/ 是計數(shù)和置數(shù)控制端；CP0是觸發(fā)器F0的時鐘輸入端；CP1是觸發(fā)器F1的時鐘輸入端；D0D3是并行數(shù)據(jù)輸入端；而Q0Q3則是計數(shù)器狀態(tài)輸出端。CRLD 74LS197 Q0 Q1 Q2 Q3 D0 D1 D2 D3 CP0 CP1 CT/LD CR 邏輯功能示意圖 14 13 12 11 10 9 8 1 2 3 4 5 6 7 74LS197 VCC CR Q3 D3 D1 Q1

19、CP0 CT/LD Q2 D2 D0 Q0 CP1 地 引出端排列圖 第24頁/共100頁第二十四頁，共100頁。74197、74LS197的狀態(tài)表（功能表） 輸 入 輸 出 CR CT/LD CP D3 D2 D1 D0 13nQ12nQ11nQ10nQ 說 明 0 0 0 0 0 清 零 1 0 d3 d 2 d 1 d 0 d 3 d 2 d 1 d 0 置 數(shù) 1 1 計 數(shù) CP0=CP CP1=Q0 主要(zhyo)功能： 清零功能當(dāng) =0時，計數(shù)器異步清零（與CP無關(guān)） CR 置數(shù)功能LD當(dāng) =1、CT/ =0時，計數(shù)器異步置數(shù)。CR注意(zh y)： LDCR當(dāng) =1、CT/

20、=1時，異步加法計數(shù)。所以也叫做(jiozu)二-八-十六進(jìn)制計數(shù)器。 CP接CP0，CP1接0或1，F(xiàn)0形成1位二進(jìn)制計數(shù)器。 CP接CP1，則F1、F2、F3構(gòu)成3位二進(jìn)制計數(shù)器； CP接CP0、Q0接CP1，構(gòu)成4位二進(jìn)制計數(shù)器；第25頁/共100頁第二十五頁，共100頁。2. 異步十進(jìn)制計數(shù)器（1）異步十進(jìn)制加法(jif)計數(shù)器計數(shù)器總的模為M= M1 M2=10，即為十進(jìn)制計數(shù)器。兩部分組成虛線右邊是一個模M1=2的計數(shù)器虛線左邊是異步五進(jìn)制計數(shù)器，模M2=5。 CP Q0 Q1 Q3 DR 1J & F3 1C 1K 1J F2 1C 1K 1J F1 1C 1K 1J F

21、0 1C 1K M1=2 M2=5 Q2 第26頁/共100頁第二十六頁，共100頁。寫方程式時鐘(shzhng)方程 CP0=CP CP1=Q0 CP2=Q1 CP3=Q0驅(qū)動(q dn)方程 J0=K0=1 J2=K2=1 J1= K1=1 nQ3 J3= K3=1nnQQ12 CP Q0 Q1 Q3 DR 1J & F3 1C 1K 1J F2 1C 1K 1J F1 1C 1K 1J F0 1C 1K M1=2 M2=5 Q2 第27頁/共100頁第二十七頁，共100頁。求狀態(tài)方程 將驅(qū)動方程代入JK觸發(fā)器的特性方程Qn+1= J +nQnQKnnQQ010nnnQQQ1311

22、nnQQ212nnnnQQQQ31213 CP有效(yuxio) Q0有效(yuxio) Q1有效(yuxio) Q0有效得狀態(tài)方程計算要特別注意：每一個方程式有效的時鐘條件，只有當(dāng)時鐘條件具備時，觸發(fā)器才會按照狀態(tài)方程的規(guī)律更新狀態(tài)，否則只會保持原來狀態(tài)不變。第28頁/共100頁第二十八頁，共100頁。 現(xiàn) 態(tài) 次 態(tài) 說 明 nQ3 nQ2 nQ1 nQ0 13nQ 12nQ 11nQ 10nQ 時鐘條件 0 0 0 0 0 0 0 1 CP0 0 0 0 1 0 0 1 0 CP0 CP1 CP3 0 0 1 0 0 0 1 1 CP0 0 0 1 1 0 1 0 0 CP0 CP1 C

23、P2 CP3 0 1 0 0 0 1 0 1 CP0 0 1 0 1 0 1 1 0 CP0 CP1 CP3 0 1 1 0 0 1 1 1 CP0 0 1 1 1 1 0 0 0 CP0 CP1 CP2 CP3 1 0 0 0 1 0 0 1 CP0 1 0 0 1 0 0 0 0 CP0 CP1 CP3 1 0 1 0 1 0 1 1 CP0 1 0 1 1 0 1 0 0 CP0 CP1 CP2 CP3 1 1 0 0 1 1 0 1 CP0 1 1 0 1 0 1 0 0 CP0 CP1 CP3 1 1 1 0 1 1 1 1 CP0 1 1 1 1 0 0 0 0 CP0 CP1 C

24、P2 CP3 異步十進(jìn)制加法(jif)計數(shù)器的狀態(tài)表第29頁/共100頁第二十九頁，共100頁。畫狀態(tài)圖和時序(sh x)圖該電路雖然有六個無效狀態(tài)(zhungti)10101111，但均能在CP作用下進(jìn)入有效循環(huán)中來，故能自啟動。 0000 0001 0010 0011 0100 0101 0110 0111 1000 1001 1111 1110 1100 1101 1010 1011 Q3 Q2 Q1 Q0 狀態(tài)圖注意：畫時序電路的狀態(tài)(zhungti)圖時，無效狀態(tài)(zhungti)應(yīng)一并畫出。第30頁/共100頁第三十頁，共100頁。注意：畫時序圖時，無效狀態(tài)一般(ybn)不畫出來。

25、由于每個觸發(fā)器從CP脈沖的出現(xiàn)(chxin)到Q端的狀態(tài)翻轉(zhuǎn)都有一個延遲時間，因此為保證計數(shù)器正確可靠地計數(shù)，前后兩個計數(shù)脈沖之間的時間間隔必須滿足tntpd（tpd為觸發(fā)器翻轉(zhuǎn)延遲時間，n是觸發(fā)器的位數(shù)）。因此，異步二進(jìn)制計數(shù)器中觸發(fā)器的位數(shù)越多，計數(shù)速度就越慢。 1 2 3 4 5 6 7 8 9 10 Q3 CP Q0 Q1 Q2 時序(sh x)圖第31頁/共100頁第三十一頁，共100頁。（2）集成(j chn)異步十進(jìn)制計數(shù)器（74290） 14 13 12 11 10 9 8 1 2 3 4 5 6 7 74290 74LS290 VCC R0B R0A CP1 CP0 Q0 Q

26、3 S9A S9B Q2 Q1 地 結(jié)構(gòu)框圖 M2=5 M1 =2 Q0 Q1 Q2 Q3 S9A S9B R0A R0B CP0 CP1 & & DIV2 + 3CT=1 DIV5 + CT 3CT=4 CTR CT=0 Z3 0 2 R0A R0B S9A S9B CP0 CP1 Q1 Q2 Q3 引出端排列圖 國標(biāo)邏輯符號 第32頁/共100頁第三十二頁，共100頁。主要(zhyo)功能：當(dāng)S9=S9AS9B=0時，若R0=R0AR0B=1，則計數(shù)器異步清零(qn ln)。 清零(qn ln)功能 置“9”功能當(dāng)S9=S9AS9B=1時計數(shù)器置“9”，即1001。不難看出

27、，這種置“9”也是通過觸發(fā)器異步輸入端進(jìn)行的，與CP無關(guān)，且其優(yōu)先級別高于R0。 計數(shù)功能當(dāng)S9=S9AS9B=0， R0=R0AR0B=0時，根據(jù)CP0、CP1不同的接法，對輸入計數(shù)脈沖CP進(jìn)行二-五-十進(jìn)制計數(shù)。 輸 入 輸 出 R0AR0B S9AS9B CP 13nQ 12nQ 11nQ 10nQ 說 明 1 0 0 0 0 0 清 零 1 1 0 0 1 置 9 0 0 計 數(shù) CP0=CP CP1=Q0 74290的狀態(tài)表第33頁/共100頁第三十三頁，共100頁。 若只把CP接CP1在端，顯然F0不工作(gngzu)，F(xiàn)1 、F2 、F3工作(gngzu)，構(gòu)成異步五進(jìn)制計數(shù)器。

28、 若僅將CP接CP0在端，而Q0與CP1不連接起來，那么計數(shù)器的F0工作(gngzu)，構(gòu)成一位二進(jìn)制計數(shù)器。 若把輸入計數(shù)脈沖CP加在CP0端，即CP0=CP，且把Q0與CP1從外部(wib)連接起來，即令CP1= Q0，則電路將對CP按照8421BCD碼進(jìn)行異步加法計數(shù)。 M2=5 M1 =2 Q0 Q1 Q2 Q3 S9A S9B R0A R0B CP0 CP1 M2=5 M1 =2 Q0 Q1 Q2 Q3 S9A S9B R0A R0B CP0 CP1 M2=5 M1 =2 Q0 Q1 Q2 Q3 S9A S9B R0A R0B CP0 CP1 CPCPCP第34頁/共100頁第三十四

29、頁，共100頁。5.3.2 同步(tngb)計數(shù)器異步計數(shù)器電路較為簡單，但由于它的進(jìn)位（或借位）信號是逐級傳遞的，因而工作頻率不能太高。而同步計數(shù)器時鐘脈沖同時觸發(fā)計數(shù)器中的全部觸發(fā)器，各個(gg)觸發(fā)器的翻轉(zhuǎn)與時鐘同步，所以工作速度較快，工作頻率較高。1. 同步(tngb)二進(jìn)制計數(shù)器（1）同步二進(jìn)制加法計數(shù)器同步計數(shù)器中各觸發(fā)器均有同一時鐘脈沖輸入，它們的翻轉(zhuǎn)就由其輸入信號的狀態(tài)決定，即觸發(fā)器應(yīng)該翻轉(zhuǎn)時，要滿足計數(shù)狀態(tài)的條件，不應(yīng)翻轉(zhuǎn)時，要滿足狀態(tài)不變的條件。所以，利用T觸發(fā)器構(gòu)成同步二進(jìn)制計數(shù)器比較方便，它只有一個輸入端T，當(dāng)T=1時，為計數(shù)狀態(tài)；當(dāng)T=0時，保持狀態(tài)不變。通常用JK觸

30、發(fā)器轉(zhuǎn)換而成。第35頁/共100頁第三十五頁，共100頁。由二進(jìn)制加法(jif)計數(shù)的計數(shù)狀態(tài)表可知： CP DR 1J F0 1C 1K 1J F1 1C 1K 1J & F2 1C 1K & 1J & F3 1C 1K & Q0 Q1 Q2 Q3 電 路 狀 態(tài) 計數(shù)順序 Q2 Q1 Q0 等效十進(jìn)制數(shù) 0 0 0 0 0 1 0 0 1 1 2 0 1 0 2 3 0 1 1 3 4 1 0 0 4 5 1 0 1 5 6 1 1 0 6 7 1 1 1 7 8 0 0 0 0 4位同步(tngb)二進(jìn)制加法計數(shù)器邏輯圖J0=K0=1J1=K1=Q0J2=

31、K2=Q1Q0J3=K3= Q2Q1Q0第36頁/共100頁第三十六頁，共100頁。（2）同步(tngb)二進(jìn)制減法計數(shù)器 電 路 狀 態(tài) 計數(shù)順序 Q2 Q1 Q0 等效十進(jìn)制數(shù) 0 0 0 0 0 1 1 1 1 7 2 1 1 0 6 3 1 0 1 5 4 1 0 0 4 5 0 1 1 3 6 0 1 0 2 7 0 0 1 1 8 0 0 0 0 J0=K0=10QJ1=K1=1Q0QJ2=K2=2Q1Q0QJ3=K3=Q所以，只要將加法計數(shù)器中F1F3的J、K端由原來接低位Q端改為接 端，就構(gòu)成了二進(jìn)制減法計數(shù)器了。由減法計數(shù)狀態(tài)(zhungti)轉(zhuǎn)換規(guī)律第37頁/共100頁第三

32、十七頁，共100頁。（3）同步(tngb)二進(jìn)制可逆計數(shù)器S=1時，下邊三個與非門被封鎖(fn su)，進(jìn)行加法計數(shù)；將加法計數(shù)器和減法計數(shù)器綜合起來，由控制門進(jìn)行(jnxng)轉(zhuǎn)換，便成為既能作加法計數(shù)又能作減法計數(shù)的可逆計數(shù)器。加/減控制式（單時鐘輸入）雙時鐘輸入式（74192）兩種類型 CP Q0 Q1 Q2 Q3 DR 1J F3 1C 1K 1J F2 1C 1K 1J F1 1C 1K 1J F0 1C 1K & & & 1 & & & S 加/減 1 1 1 S=0時，上邊三個與非門被封鎖，進(jìn)行減法計數(shù)。加/減控制式4位同步二進(jìn)制可

33、逆計數(shù)器第38頁/共100頁第三十八頁，共100頁。（4）集成可預(yù)置(y zh)同步二進(jìn)制加法計數(shù)器（74161、74163） Q0 Q1 Q2 Q3 CR D0 D1 D2 D3 CTT CTP CO LD 邏輯功能示意圖 VCC CO Q0 Q1 Q2 Q3 CTTLD CR CP D0 D1 D2 D3 CTP 地 引出端排列圖 16 15 14 13 12 11 10 9 1 2 3 4 5 6 7 8 CP 74161 74LS161 74161 74LS161 1,5D 1 2 4 8 國標(biāo)邏輯符號 CTRDIV16 CT=0 M1 M2 G3 G4 G5/2,3,4+ 3CT=1

34、5 LD CR CTT CTP CP D0 D1 D2 D3 CO Q0 Q1 Q2 Q3 第39頁/共100頁第三十九頁，共100頁。 輸 入 輸 出 CR LD CTP CTT CP D0 D1 D2 D3 10nQ11nQ12nQ13nQ CO 說 明 0 0 0 0 0 0 清 零 1 0 d0 d1 d2 d3 d0 d1 d2 d3 置數(shù)CO=CTTnnnnQQQQ0123 1 1 1 1 計 數(shù) CO=nnnnQQQQ0123 1 1 0 保 持 CO=CTTnnnnQQQQ0123 1 1 0 保 持 0 74161、74LS161的狀態(tài)表邏輯(lu j)功能： 異步清零(qn

35、 ln)功能當(dāng) =0時，計數(shù)器異步清零。CR 同步并行(bngxng)置數(shù)功能當(dāng) =1， =0時，在CP操作下，并行輸入數(shù)據(jù)d0d3置入計數(shù)器，使 =d3d2d1d0。CRLDnnnnQQQQ0123 同步二進(jìn)制加法計數(shù)功能當(dāng) = =1時，若CTP=CTT=1，8421碼加法計數(shù)。CRLD 保持功能當(dāng) = =1時，若CTPCTT=0，則計數(shù)器保持原態(tài)。CRLD第40頁/共100頁第四十頁，共100頁。集成計數(shù)器74163（74LS163）除了采用同步清零方式外，即當(dāng) =0時，只有在CP上升沿到來時計數(shù)器才清零。其邏輯功能、計數(shù)工作原理和引出端排列與74161沒有區(qū)別。CR 輸 入 輸 出 CR

36、 LD CTP CTT CP D0 D1 D2 D3 10nQ11nQ12nQ13nQ CO 說 明 0 0 0 0 0 0 清 零 1 0 d0 d1 d2 d3 d0 d1 d2 d3 置數(shù) CO=CTTnnnnQQQQ0123 1 1 1 1 計 數(shù) CO=nnnnQQQQ0123 1 1 0 保 持 CO=CTTnnnnQQQQ0123 1 1 0 保 持 0 74163的狀態(tài)表第41頁/共100頁第四十一頁，共100頁。例5.3.1用三片74161擴(kuò)展(kuzhn)成12位二進(jìn)制計數(shù)器。 LD 74161 1# CO D0 D1 D2 D3 Q0 Q1 Q2 Q3 CTP CTT C

37、P CR LD 74161 2# CO D0 D1 D2 D3 Q0 Q1 Q2 Q3 CTP CTT CP LD 74161 3# CO D0 D1 D2 D3 Q0 Q1 Q2 Q3 CTP CTT CP 接 至 更 高 位 CP 低位 高位 解：只有當(dāng)1#片計滿1111時，其CO=1，2#片才有CTP=CTT=1，而這個高電平只持續(xù)(chx)一個CP周期，當(dāng)下一個CP到來時，1#片的Q3Q2Q1Q0歸零，2#片計數(shù)1次，完成加1運(yùn)算。2#片CO接3#片CTT，1#片CO接3#片CTP，只有當(dāng)1#片、2#片都計滿1111時，3#片才具有計數(shù)條件(tiojin) CTP=CTT=1，此時，再

38、來一個CP，1#、2#片均歸零，同時3#片完成一次加1運(yùn)算。第42頁/共100頁第四十二頁，共100頁。2. 同步(tngb)十進(jìn)制計數(shù)器（1）8421BCD碼同步(tngb)十進(jìn)制計數(shù)器按照時序電路的分析方法，可計算出狀態(tài)(zhungti)表，從狀態(tài)(zhungti)表可知，該電路00001001為8421BCD碼的有效狀態(tài)(zhungti)，10101111為無效狀態(tài)(zhungti)，電路具有自啟動能力，可自動進(jìn)入有效循環(huán)。 CP Q0 Q1 Q2 Q3 DR 1J F0 1C 1K 1J & F1 1C 1K 1J & F2 1C 1K & 1J & F

39、3 1C 1K & CO nQ3 8421BCD碼同步十進(jìn)制加法計數(shù)器邏輯圖第43頁/共100頁第四十三頁，共100頁。 現(xiàn) 態(tài) nQ3 nQ2 nQ1 nQ0 次 態(tài) 13nQ 12nQ 11nQ 10nQ 輸出 CO 說明 0 0 0 0 0 0 0 1 0 0 0 0 1 0 0 1 0 0 0 0 1 0 0 0 1 1 0 0 0 1 1 0 1 0 0 0 0 1 0 0 0 1 0 1 0 0 1 0 1 0 1 1 0 0 0 1 1 0 0 1 1 1 0 0 1 1 1 1 0 0 0 0 1 0 0 0 1 0 0 1 0 1 0 0 1 0 0 0 0 1 有

40、效 循 環(huán) 1 0 1 0 1 0 1 1 0 1 0 1 1 0 1 0 0 1 1 1 0 0 1 1 0 1 0 1 1 0 1 0 1 0 0 1 1 1 1 0 1 1 1 1 0 1 1 1 1 0 0 0 0 1 有 自 啟 動 能 力 同步十進(jìn)制加法(jif)計數(shù)器計數(shù)狀態(tài)表第44頁/共100頁第四十四頁，共100頁。在第9個脈沖（下降沿）到來時進(jìn)位信號CO=1，此時高位計數(shù)器（設(shè)同為下降沿觸發(fā)）并不計數(shù)，只是為計數(shù)作好準(zhǔn)備，這就如同(rtng)第1個計數(shù)脈沖CP上升沿到來后計數(shù)器仍然保持Q3Q2Q1Q0=0000一樣。當(dāng)?shù)?0個計數(shù)脈沖（下降沿）到來時，計數(shù)器的狀態(tài)Q3Q2Q

41、1Q0由1001返回到0000，同時CO由1變?yōu)?，使高位計數(shù)器加1。 1 2 3 4 5 6 7 8 9 10 CP Q0 Q1 Q2 Q3 CO 8421BCD碼同步(tngb)十進(jìn)制加法計數(shù)器時序圖第45頁/共100頁第四十五頁，共100頁。（2）集成(j chn)同步十進(jìn)制可逆計數(shù)器（74192） Q0 Q1 Q2 Q3 D0 D1 D2 D3 CR CPU CO 引出端排列圖 VCC D0 CRBO COLDD2 D3 D1 Q1 Q0 CPDCPUQ2 Q3 地 邏輯功能示意圖 16 15 14 13 12 11 10 9 1 2 3 4 5 6 7 8 CPD 74192 74L

42、S192 74192 74LS192 LD BO 輸 入 輸 出 CR LD CPU CPD D0 D1 D2 D3 10nQ11nQ12nQ13nQ 說 明 1 0 0 0 0 異 步 清 零 0 0 d0 d1 d2 d3 d0 d1 d2 d3 異 步 置 數(shù) 0 1 1 加 法 計 數(shù) CO=nnQQCP03U 0 1 1 減 法 計 數(shù) BO=nnnnQQQQCP0123D 0 1 1 1 保 持 BO=CO=1 74192、74LS192的狀態(tài)表第46頁/共100頁第四十六頁，共100頁。5.3.3 N進(jìn)制計數(shù)器 N進(jìn)制計數(shù)器系指M2n，即非模2n計數(shù)器，也稱任意(rny)進(jìn)制計數(shù)

43、器，如七進(jìn)制、十二進(jìn)制、六十進(jìn)制等。 獲得N進(jìn)制計數(shù)器常用方法有兩種：一是用時鐘觸發(fā)器和門電路進(jìn)行設(shè)計；二是用現(xiàn)成的集成電路通過(tnggu)反饋歸零或反饋置數(shù)的方法構(gòu)成。 用第二種方法構(gòu)成的N進(jìn)制計數(shù)器電路(dinl)結(jié)構(gòu)非常簡單，實際中廣泛采用這種方法。這種方法的關(guān)鍵：弄清楚集成計數(shù)器是同步還是異步清零或置數(shù)。1. 反饋歸零法反饋歸零法：利用計數(shù)器清零端的清零作用，截取計數(shù)過程中的某一個中間狀態(tài)控制清零端，使計數(shù)器由此狀態(tài)返回到零重新開始計數(shù)。這樣就棄掉了一些狀態(tài)，把模較大的計數(shù)器改成了模較小的計數(shù)器。第47頁/共100頁第四十七頁，共100頁。解：74LS90為異步十進(jìn)制計數(shù)器，其邏輯功

44、能(gngnng)與74LS290完全一致，只是管腳排列不同而已。 試?yán)檬M(jìn)制計數(shù)器芯片74LS90構(gòu)成二十三進(jìn)制計數(shù)器。74LS90的狀態(tài)表如表所示。例5.3.2 輸 入 輸 出 R0AR0B S9AS9B CP 13nQ 12nQ 11nQ 10nQ 說 明 1 0 0 0 0 0 清 零 1 1 0 0 1 置 9 0 0 計 數(shù) CP0=CP CP1=Q0 74LS90的狀態(tài)表現(xiàn)要求計數(shù)器的模M=23，故需用兩片才能完成。CP1與Q0相接，計數(shù)脈沖CP從 CP0輸入，構(gòu)成十進(jìn)制計數(shù)器。將低位的Q3作為(zuwi)進(jìn)位輸出與高位的CP0相連即可實現(xiàn)級連（100進(jìn)制計數(shù)器）。第48頁/共

45、100頁第四十八頁，共100頁。根據(jù)狀態(tài)表，應(yīng)將S9A、S9B接地，使其具有計數(shù)或清零條件。由于只要有清零信號，計數(shù)器立即清零，與CP無關(guān)，即異步清零，所以，為構(gòu)成二十三進(jìn)制計數(shù)器，在低位片為3（Q1=Q0=1），高位片為2（Q1=1）的瞬間，應(yīng)立即執(zhí)行歸零功能，只要將此時處于(chy)1狀態(tài)的Q端反饋給R0A、R0B，使R0A=R0B=1就可以了。 Q3 Q2 Q1 Q0 2# 74LS90 R0A R0B S9A S9B CP0 CP1 Q3 Q2 Q1 Q0 1# 74LS90 R0A R0B S9A S9B CP0 CP1 CP & 邏輯圖（N=23）第49頁/共100頁第四十

46、九頁，共100頁。 試用二進(jìn)制計數(shù)器芯片74LS163構(gòu)成一個八十六進(jìn)制計數(shù)器。例5.3.3解：74LS163為同步清零，即當(dāng) =0后，必須要有CP觸發(fā)沿才能完成清零。一片74LS163的最大模數(shù)為16，要構(gòu)成86進(jìn)制計數(shù)器，應(yīng)由兩片完成。在出現(xiàn)（85）10的下一個狀態(tài)時，計數(shù)器歸零。這就要求計數(shù)器的清零所取輸出代碼為（85）10。由于（85）10=（01010101）2，因此，只要將高位芯片Q2、Q0和低位芯片Q2、Q0相與非，作為反饋歸零信號接至端即可。 CR 1# 74LS163 CR D3 D2 D1 D0 Q3 Q2 Q1 Q0 CTT CTP CP CO LD 2# 74LS163

47、 CR D3 D2 D1 D0 Q3 Q2 Q1 Q0 CTT CTP CP LD CO 1 1 1 1 1 & 低位片 高位片 計數(shù)輸入 第50頁/共100頁第五十頁，共100頁。2. 反饋(fnku)置數(shù)法 利用具有(jyu)置數(shù)功能的計數(shù)器（如74163），截取某一計數(shù)中間狀態(tài)反饋到置數(shù)端，而將數(shù)據(jù)輸入端D3D2D1D0全部接0，就會使計數(shù)器的狀態(tài)在0000到這一中間狀態(tài)之間循環(huán)，這種方法類似于反饋歸零法。 另一種方法是利用計數(shù)器到達(dá)1111這個狀態(tài)時產(chǎn)生進(jìn)位信號(xnho)，將進(jìn)位信號(xnho)反饋到置數(shù)端，而數(shù)據(jù)輸入端D3D2D1D0置成某一最小數(shù)d3d2d1d0，則計數(shù)器

48、就可重新從這一最小數(shù)開始計數(shù)，整個計數(shù)器將在d3d2d1d01111等N個狀態(tài)中循環(huán)。第51頁/共100頁第五十一頁，共100頁。解：方法(fngf)一74163芯片(xn pin)在CP作用下才能置數(shù)，即同步置數(shù)，故用 N1=（12）10=（1100）2 試用二進(jìn)制計數(shù)器74163構(gòu)成一個計數(shù)狀態(tài)為自然二進(jìn)制數(shù)的十三進(jìn)制計數(shù)器。例5.3.4 74LS163 CR D3 D2 D1 D0 Q3 Q2 Q1 Q0 CTT CTP CP CO LD & 1 方法一 LD作為置數(shù)信號，數(shù)據(jù)輸入端D3D2D1D0接為0000，由Q3Q2端引出的1信號經(jīng)與非門送置數(shù)控制端 即可，計數(shù)狀態(tài)從000

49、0到1100共13個。第52頁/共100頁第五十二頁，共100頁。方法(fngf)二采用由進(jìn)位信號置最小數(shù)的方法，當(dāng)D3D2D1D0=1111時，由進(jìn)位端CO給出高電平，經(jīng)非門送至 端，置入D3D2D1D0=0011的最小數(shù)，使計數(shù)器從0011狀態(tài)計到1111，實現(xiàn)十三進(jìn)制計數(shù)。LD 74LS163 CR D3 D2 D1 D0 Q3 Q2 Q1 Q0 CTT CTP CP CO LD & 1 方法二 1 第53頁/共100頁第五十三頁，共100頁。3. 提高(t go)歸零可靠性的方法歸零不可靠的原因(yunyn)：用歸零法構(gòu)成N進(jìn)制計數(shù)器時，由于計數(shù)器中各個觸發(fā)器的動態(tài)特性和帶負(fù)載

50、情況不可能都一樣，各種隨機(jī)干擾信號總是存在的，特別是對于異步計數(shù)器還存在各級觸發(fā)器的時間延遲，因此就可能出現(xiàn)各個觸發(fā)器歸零不一致的情況，一旦有任何一個觸發(fā)器歸零，那么，歸零信號就會撤消，沒有來得及翻轉(zhuǎn)的觸發(fā)器顯然就無法再歸零了。解決的思路：用一個基本RS觸發(fā)器將歸零信號或置數(shù)信號暫存一下，從而保證歸零信號有足夠的作用時間，使計數(shù)器能夠(nnggu)可靠地歸零。第54頁/共100頁第五十四頁，共100頁。 74LS161 CR D3 D2 D1 D0 Q3 Q2 Q1 Q0 CTT CTP CP CO LD & 1 1 & & 1 Q 12P Q 11 12 Q Q t

51、12P CP 提高歸零可靠性的一種(y zhn)改進(jìn)型電路（N=12為例）當(dāng)計數(shù)器第12個CP上升沿到來時，計數(shù)器先由10111100狀態(tài)，使 =0，此時，Q=1、 = =0，計數(shù)器立即歸零，同時 立刻撤消。而Q=1、 = =0的狀態(tài)卻要保持到該CP的下降沿。這樣， =0的時間t大大延長了，從而提高了計數(shù)器歸零的可靠性。12PQCRQCR12PCR1第12個CP前001CRQ12P在計數(shù)器計到第12個脈沖前： =1，Q =0， = =1。若計數(shù)器是CP下降沿觸發(fā)，同理可知，只需在CP端至基本RS觸發(fā)器的連線(lin xin)間加一個非門即可。11101第12個CP到來(doli)時第55頁/共

52、100頁第五十五頁，共100頁。5.3.4 計數(shù)器的應(yīng)用(yngyng)51系列單片機(jī)中的2個定時(dn sh)/計數(shù)器T0、T1為預(yù)置位可編程的計數(shù)器。TTC/ =1，計數(shù)器工作方式C/ =0，定時器工作方式兩種工作方式控制位以定時(dn sh)/計數(shù)器T1為例，給出兩種典型的不同工作模式的內(nèi)部工作邏輯圖。 在定時器工作方式，計數(shù)輸入信號是內(nèi)部時鐘脈沖，每個機(jī)器周期使寄存器的值遞增加1。 在計數(shù)器方式工作時，計數(shù)脈沖來自相應(yīng)2個定時/計數(shù)器的外部引腳T0或T1，當(dāng)外部輸入脈沖產(chǎn)生由1到0的跳變時，計數(shù)寄存器（TH、TL）的值遞增加1。 第56頁/共100頁第五十六頁，共100頁。 八位-十六

53、位計數(shù)器的內(nèi)部(nib)工作邏輯圖 TH1、TL1為兩個八位的計數(shù)器，可預(yù)置十六位的初值；TR1、GATE、 為計數(shù)控制信號；T1腳為計數(shù)輸入信號；C/ 為定時/計數(shù)工作方式控制信號，定時器的輸入信號是振蕩器頻率的十二分之一；TF1為計數(shù)完成觸發(fā)器。當(dāng)TH1、TL1計數(shù)器完成計數(shù)時，產(chǎn)生一個脈沖使觸發(fā)器TF1置1，形成中斷請求信號，以使CPU轉(zhuǎn)移到中斷服務(wù)程序。1INTT 振蕩器 12 & 1 & TL1 （8 位） TH1 （8 位） TF1 C/T=0 T1腳 TR1 GATE 1INT 中斷請求 C/T=1 控 制 八位(b wi)-十六位計數(shù)器第57頁/共100頁第五十

54、七頁，共100頁。將TH1當(dāng)作預(yù)置八位計數(shù)(j sh)初值的寄存器；將TL1當(dāng)作八位計數(shù)(j sh)器，其初值由TH1裝入（TH1的內(nèi)容保持不變）；只是當(dāng)TL1計數(shù)(j sh)器完成計數(shù)(j sh)時，不僅使觸發(fā)器TF1置1，形成中斷請求信號，并且同時自動地將TH1寄存器中保存的預(yù)置八位計數(shù)(j sh)初值，重新輸入到TL1計數(shù)(j sh)器中，開始下一輪的計數(shù)(j sh)工作。 八位自動重復(fù)裝載計數(shù)器的內(nèi)部(nib)工作邏輯圖 振蕩器 12 & 1 & TL1 （8 位） TH1 （8 位） TF1 C/T=0 T1腳 TR1 GATE 1INT 中斷請求 C/T=1 去串行

55、口 控 制 再裝入 八位(b wi)自動重復(fù)裝載計數(shù)器第58頁/共100頁第五十八頁，共100頁。寄存器是數(shù)字系統(tǒng)和計算機(jī)中用來(yn li)存放數(shù)據(jù)和代碼信息的一種基本數(shù)字邏輯部件。寄存器具有接收信息、存放信息或傳遞信息的功能。寄存器可由觸發(fā)器構(gòu)成，由于一個觸發(fā)器只能存放一位二進(jìn)制信息，那么，存放n位二進(jìn)制信息的寄存器，就需要n個觸發(fā)器來構(gòu)成。5.4 寄存器按功能基本寄存器移位寄存器按接收信息方式雙拍工作方式單拍工作方式按輸入輸出信息方式并入-并出并入-串出串入-并出串入-串出按使用開關(guān)元件TTL寄存器CMOS寄存器第59頁/共100頁第五十九頁，共100頁。5.4.1 基本(jbn)寄存器

56、如圖所示是由4邊沿D觸發(fā)器組成的集成寄存器74175的示意圖。D0D3是并行數(shù)據(jù)輸入端， 是清零端，CP是時鐘脈沖控制端，Q0Q3是并行數(shù)據(jù)輸出端。CR CP Q0 Q1 Q2 F2 1C 1D F1 1C 1D F0 1C 1D Q3 F3 1C 1D 1 1 CR D3 D2 D1 D0 3Q 2Q 1Q 0Q VCC Q3 3Q D3 D2 2Q Q2 CP CR Q0 0Q D0 D1 1QQ1 地 16 15 14 13 12 11 10 9 1 2 3 4 5 6 7 8 74175 74LS175 邏輯圖引出(yn ch)端排列圖第60頁/共100頁第六十頁，共100頁。邏輯(l

57、u j)功能（1）異步清零(qn ln)無論寄存器原來的狀態(tài)如何，只要清零端 =0，輸出端Q0Q3就直接清零，清零過程與CP無關(guān)。CR（2）并行數(shù)據(jù)輸入(shr)/輸出當(dāng) =1時，由于D觸發(fā)器的特性方程為Qn+1=D，所以，在CP上升沿作用下，數(shù)據(jù)D0D3并行置入寄存器，使Q0Q3與D0D3一一對應(yīng)，實現(xiàn)并行輸入/并行輸出工作方式。Q0Q3以原碼方式輸出， 以反碼方式輸出。CR0Q3Q（3）保持當(dāng) =1、CP上升沿以外時間，寄存器保持內(nèi)容不變，即各個輸出端的狀態(tài)與輸入數(shù)據(jù)無關(guān)，都將保持不變。CR第61頁/共100頁第六十一頁，共100頁。5.4.2 移位(y wi)寄存器移位寄存器不但具有存儲

58、功能，而且具有移位功能?？捎糜诖鎯?shù)碼，也可用于數(shù)據(jù)的串行-并行(bngxng)轉(zhuǎn)換、數(shù)據(jù)的運(yùn)算和數(shù)據(jù)的處理等。移位寄存器分為單向移位寄存器和雙向移位寄存器兩大類。1. 單向(dn xin)移位寄存器如圖是由D觸發(fā)器構(gòu)成的右移移位寄存器。左邊觸發(fā)器的輸出端接右邊觸發(fā)器的數(shù)據(jù)輸入端，僅由第一個觸發(fā)器F0的輸入端D0接收外來的輸入數(shù)據(jù)。 移位指令 CP Q0 Q1 Q2 1D 1C F1 1D 1C F2 1D 1C F3 1D 1C F0 Q3 Di 串行輸出 串行輸入 DR 并 行 輸 出 第62頁/共100頁第六十二頁，共100頁。其工作(gngzu)原理：驅(qū)動方程 D0 =Di D1= D

59、2= D3=nQ0nQ1nQ2狀態(tài)方程 =Di 10nQnnQQ011nnQQ112nnQQ213根據(jù)狀態(tài)方程和假定(jidng)的起始狀態(tài)列出狀態(tài)表。CP有效(yuxio)4位右移移位寄存器的狀態(tài)表 輸入 現(xiàn) 態(tài) 次 態(tài) Di CP nQ0 nQ1 nQ2 nQ3 10nQ 11nQ 12nQ 13nQ 說 明 1 0 0 0 0 1 0 0 0 1 1 0 0 0 1 1 0 0 1 1 1 0 0 1 1 1 0 1 1 1 1 0 1 1 1 1 連續(xù)輸入四個 1 0 1 1 1 1 0 1 1 1 0 0 1 1 1 0 0 1 1 0 0 0 1 1 0 0 0 1 0 0 0 0

60、 1 0 0 0 0 連續(xù)輸入四個 0 當(dāng)連續(xù)輸入四個1時，Di經(jīng)F0在CP的操作下，依次被移入寄存器中，經(jīng)過四個CP脈沖，寄存器就變成全1狀態(tài)。第63頁/共100頁第六十三頁，共100頁。2. 雙向移位(y wi)寄存器 CP Q0 Q1 Q2 1D 1C F1 1D 1C F2 1D 1C F3 1D 1C F0 Q3 D0 DSR & 1 & 1 & 1 & 1 1 DSL M D1 D2 D3 移位方向控制 右移串行輸入 左移串行輸入 并行輸出 驅(qū)動(q dn)方程：SL233122011SROMDQMDMQQMDMQQMDMQDMDnnnnnn第64頁/共100頁第六十四頁，共100頁。代入D觸發(fā)器的特性(txng)方程可求出狀態(tài)方程SL213311220111SR10MDQMQMQQMQMQQMQMQDMQnnnnnnnnnnCP有效(yuxio) M=0時 = DSR10nQnnQQ011nnQQ112nnQQ213