第六章MOS存儲(chǔ)器

1、電子科學(xué)與技術(shù)電子科學(xué)與技術(shù)集成電路設(shè)計(jì)原理集成電路設(shè)計(jì)原理2022-5-14 韓韓 良良1第六章第六章 MOS存儲(chǔ)器存儲(chǔ)器電子科學(xué)與技術(shù)電子科學(xué)與技術(shù)集成電路設(shè)計(jì)原理集成電路設(shè)計(jì)原理2022-5-14 韓韓 良良2MOS存儲(chǔ)器分類存儲(chǔ)器分類通?？煞譃橹蛔x存儲(chǔ)器和隨機(jī)存取存儲(chǔ)器兩大類。通?？煞譃橹蛔x存儲(chǔ)器和隨機(jī)存取存儲(chǔ)器兩大類。 只讀存儲(chǔ)器簡稱只讀存儲(chǔ)器簡稱ROM，屬于非易失性存儲(chǔ)器，又，屬于非易失性存儲(chǔ)器，又可分為固化可分為固化ROM和可改寫和可改寫ROM。可改寫?？筛膶慠OM目前目前常用的有可擦除可編程的常用的有可擦除可編程的EPROM、電可擦除可編程、電可擦除可編程的的E2PROM和閃存

2、和閃存flash。 隨機(jī)存取存儲(chǔ)器簡稱隨機(jī)存取存儲(chǔ)器簡稱RAM，屬于易失性存儲(chǔ)器，屬于易失性存儲(chǔ)器，一分為靜態(tài)和動(dòng)態(tài)（一分為靜態(tài)和動(dòng)態(tài)（SRAM和和DRAM）兩類。）兩類。 還有一些特殊用途的存儲(chǔ)器，如限定存取順序的還有一些特殊用途的存儲(chǔ)器，如限定存取順序的先進(jìn)先出存儲(chǔ)器先進(jìn)先出存儲(chǔ)器FIFO和后進(jìn)先出存儲(chǔ)器和后進(jìn)先出存儲(chǔ)器LIFO、按內(nèi)、按內(nèi)容尋址存儲(chǔ)器容尋址存儲(chǔ)器CAM以及多端口存儲(chǔ)器等。以及多端口存儲(chǔ)器等。 電子科學(xué)與技術(shù)電子科學(xué)與技術(shù)集成電路設(shè)計(jì)原理集成電路設(shè)計(jì)原理2022-5-14 韓韓 良良3 存儲(chǔ)器早期以單塊存儲(chǔ)器早期以單塊IC封裝形式廣泛封裝形式廣泛應(yīng)用于各種電子系統(tǒng)中，目前應(yīng)

3、用于各種電子系統(tǒng)中，目前作為嵌入作為嵌入式存儲(chǔ)器與邏輯功能集成在同一芯片上式存儲(chǔ)器與邏輯功能集成在同一芯片上也被廣泛應(yīng)用。也被廣泛應(yīng)用。電子科學(xué)與技術(shù)電子科學(xué)與技術(shù)集成電路設(shè)計(jì)原理集成電路設(shè)計(jì)原理2022-5-14 韓韓 良良4 只讀存儲(chǔ)器只讀存儲(chǔ)器(read-only memory-ROM)可以分為以下兩大類：可以分為以下兩大類： (1)掩模編程掩模編程ROM，它所儲(chǔ)存的固定邏輯，它所儲(chǔ)存的固定邏輯信息是由生產(chǎn)廠家通過光刻掩模版來決定的。信息是由生產(chǎn)廠家通過光刻掩模版來決定的。 (2)現(xiàn)場可編程現(xiàn)場可編程ROM(programmable read-only memory)， PROM(可編程

4、可編程ROM)。此類。此類ROM通通常采用溶絲結(jié)構(gòu)，用戶可根據(jù)編程的需要常采用溶絲結(jié)構(gòu)，用戶可根據(jù)編程的需要,把把無用的溶絲燒斷來完成編程工作無用的溶絲燒斷來完成編程工作(即把信息寫即把信息寫電子科學(xué)與技術(shù)電子科學(xué)與技術(shù)集成電路設(shè)計(jì)原理集成電路設(shè)計(jì)原理2022-5-14 韓韓 良良5入到存儲(chǔ)器中入到存儲(chǔ)器中)。但一旦編程完畢，就無法再變。但一旦編程完畢，就無法再變更，故用戶只可編程更，故用戶只可編程(寫寫)一次。一次。 EEPROM(電可擦除可編程電可擦除可編程ROM，也叫，也叫E2PROM-electrically erasable programmable read only memory

5、 )。 EPROM(可擦除可編程可擦除可編程ROM-erasable programmable read only memory )。此類。此類ROM存貯單元中存儲(chǔ)信息的管子采用浮柵存貯單元中存儲(chǔ)信息的管子采用浮柵(floating-gate)結(jié)構(gòu)，可用紫外光或結(jié)構(gòu)，可用紫外光或X-射線把原來存的信射線把原來存的信息息一次全部一次全部擦除。擦除。電子科學(xué)與技術(shù)電子科學(xué)與技術(shù)集成電路設(shè)計(jì)原理集成電路設(shè)計(jì)原理2022-5-14 韓韓 良良6 隨機(jī)存取存儲(chǔ)器隨機(jī)存取存儲(chǔ)器(random-access memory)，簡稱簡稱RAM。這類存儲(chǔ)器可以隨時(shí)將外部信息寫。這類存儲(chǔ)器可以隨時(shí)將外部信息寫入到其

6、中的任何一個(gè)單元中去，也可隨意地讀入到其中的任何一個(gè)單元中去，也可隨意地讀出任意一個(gè)單元中的信息。根據(jù)存儲(chǔ)單元存儲(chǔ)出任意一個(gè)單元中的信息。根據(jù)存儲(chǔ)單元存儲(chǔ)信息所用電路的類型，又可分為信息所用電路的類型，又可分為 (1)SRAM(靜態(tài)隨機(jī)存取存儲(chǔ)器靜態(tài)隨機(jī)存取存儲(chǔ)器)，其存儲(chǔ)，其存儲(chǔ)單元由某種單元由某種鎖存器鎖存器作為存儲(chǔ)元件，所以只要不作為存儲(chǔ)元件，所以只要不斷掉電源，存儲(chǔ)的信息就一直保留著。速度快、斷掉電源，存儲(chǔ)的信息就一直保留著。速度快、功耗大、芯片面積大。功耗大、芯片面積大。 電子科學(xué)與技術(shù)電子科學(xué)與技術(shù)集成電路設(shè)計(jì)原理集成電路設(shè)計(jì)原理2022-5-14 韓韓 良良7 (2)DRAM(動(dòng)

7、態(tài)隨機(jī)存取存儲(chǔ)器動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器)，其存儲(chǔ)，其存儲(chǔ)單元是利用一個(gè)很小的電容存儲(chǔ)電荷來保持信單元是利用一個(gè)很小的電容存儲(chǔ)電荷來保持信息的。重寫、集成度高、功耗低、但速度不如息的。重寫、集成度高、功耗低、但速度不如SRAM。電子科學(xué)與技術(shù)電子科學(xué)與技術(shù)集成電路設(shè)計(jì)原理集成電路設(shè)計(jì)原理2022-5-14 韓韓 良良8分類：分類：掩模掩模ROM可編程可編程ROM（PROM）可擦除可編程可擦除可編程ROM（EPROM）隨機(jī)存儲(chǔ)器隨機(jī)存儲(chǔ)器RAM靜態(tài)存儲(chǔ)器靜態(tài)存儲(chǔ)器SRAM動(dòng)態(tài)存儲(chǔ)器動(dòng)態(tài)存儲(chǔ)器DRAM按按功功能能(Read- Only Memory)(Random Access Memory)(Prog

8、rammable ROM)(Erasable PROM)UVEPROMEEPROM只讀存儲(chǔ)器只讀存儲(chǔ)器ROMFlash Memory(Ultra-Violet)(Electrically)電可擦除電可擦除紫外線擦除紫外線擦除(Static RAM)快閃存儲(chǔ)器快閃存儲(chǔ)器(Dynamic RAM)還可以按制造工藝還可以按制造工藝分為雙極型和分為雙極型和MOS型兩種。型兩種。 主要指標(biāo)：存儲(chǔ)容量、存取速度。主要指標(biāo)：存儲(chǔ)容量、存取速度。電子科學(xué)與技術(shù)電子科學(xué)與技術(shù)集成電路設(shè)計(jì)原理集成電路設(shè)計(jì)原理2022-5-14 韓韓 良良96-1 存儲(chǔ)器的結(jié)構(gòu)存儲(chǔ)器的結(jié)構(gòu)電子科學(xué)與技術(shù)電子科學(xué)與技術(shù)集成電路設(shè)計(jì)原

9、理集成電路設(shè)計(jì)原理2022-5-14 韓韓 良良10 思考題思考題1. 存儲(chǔ)器一般由哪幾部分組成？存儲(chǔ)器一般由哪幾部分組成？2.設(shè)計(jì)譯碼電路時(shí)應(yīng)注意什么問題？設(shè)計(jì)譯碼電路時(shí)應(yīng)注意什么問題？3.多級譯碼電路有什么優(yōu)點(diǎn)？多級譯碼電路有什么優(yōu)點(diǎn)？電子科學(xué)與技術(shù)電子科學(xué)與技術(shù)集成電路設(shè)計(jì)原理集成電路設(shè)計(jì)原理2022-5-14 韓韓 良良116.1.1 存儲(chǔ)器的結(jié)構(gòu)圖存儲(chǔ)器的結(jié)構(gòu)圖讀寫控制讀寫控制列譯碼器列譯碼器輸入輸入/輸出輸出( N M )控制控制信號信號數(shù)數(shù)據(jù)據(jù)m位位列地址列地址n位位行行地地址址行譯碼器行譯碼器存儲(chǔ)體存儲(chǔ)體 各種各種存儲(chǔ)器都存儲(chǔ)器都有各自的有各自的特點(diǎn)，但特點(diǎn)，但它們的結(jié)它們的結(jié)

10、構(gòu)大體上構(gòu)大體上是一致的。是一致的。電子科學(xué)與技術(shù)電子科學(xué)與技術(shù)集成電路設(shè)計(jì)原理集成電路設(shè)計(jì)原理2022-5-14 韓韓 良良126.1.2 存儲(chǔ)體存儲(chǔ)體 存儲(chǔ)體是由若干個(gè)存儲(chǔ)單元存儲(chǔ)體是由若干個(gè)存儲(chǔ)單元組成的陣列，若字?jǐn)?shù)為組成的陣列，若字?jǐn)?shù)為N，每個(gè)字，每個(gè)字的位數(shù)為的位數(shù)為M，則表示為，則表示為 N M （與（與行數(shù)和列數(shù)可能有差別，行數(shù)行數(shù)和列數(shù)可能有差別，行數(shù) N，列數(shù)列數(shù) M，行數(shù)行數(shù) 列數(shù)列數(shù)=N M ）。 不同類別存儲(chǔ)器有不同的存儲(chǔ)單元，但是不同類別存儲(chǔ)器有不同的存儲(chǔ)單元，但是有共同的特點(diǎn)：有共同的特點(diǎn)： 每個(gè)存儲(chǔ)單元有兩個(gè)相對穩(wěn)定的狀態(tài)，分每個(gè)存儲(chǔ)單元有兩個(gè)相對穩(wěn)定的狀態(tài)，分別

11、代表二進(jìn)制信息別代表二進(jìn)制信息“0”和和“1”。(N M )存儲(chǔ)體存儲(chǔ)體電子科學(xué)與技術(shù)電子科學(xué)與技術(shù)集成電路設(shè)計(jì)原理集成電路設(shè)計(jì)原理2022-5-14 韓韓 良良136.1.3 地址譯碼器地址譯碼器m位位列地址列地址列譯碼器列譯碼器n位位行行地地址址行譯碼器行譯碼器( N M )存儲(chǔ)體存儲(chǔ)體 存儲(chǔ)體中的每存儲(chǔ)體中的每個(gè)存儲(chǔ)單元都有自己個(gè)存儲(chǔ)單元都有自己唯一的地址（行、唯一的地址（行、列），列），地址譯碼器就地址譯碼器就是將地址信號譯成具是將地址信號譯成具體的選擇地址。體的選擇地址。 一般將地址信一般將地址信號分為行地址信號和列地址信號，因此地址譯號分為行地址信號和列地址信號，因此地址譯碼器分為

12、行地址譯碼器和列地址譯碼器。碼器分為行地址譯碼器和列地址譯碼器。電子科學(xué)與技術(shù)電子科學(xué)與技術(shù)集成電路設(shè)計(jì)原理集成電路設(shè)計(jì)原理 行譯碼器電路的行譯碼器電路的輸入是來源于地址寄輸入是來源于地址寄存器的存器的N位二進(jìn)制地位二進(jìn)制地址，址，首先經(jīng)過緩沖器首先經(jīng)過緩沖器產(chǎn)生正反地址信號，產(chǎn)生正反地址信號，然后通過編碼電路譯然后通過編碼電路譯成對應(yīng)存儲(chǔ)體每一行成對應(yīng)存儲(chǔ)體每一行的地址信號的地址信號(一般稱一般稱為字線為字線WL)。A2A1A0A3字字線線WL0WL1WL2WL3WL154位行地址位行地址產(chǎn)生產(chǎn)生16條條字線字線WL。6.1.4 行地址譯碼器行地址譯碼器(1)基本原理基本原理電子科學(xué)與技術(shù)電

13、子科學(xué)與技術(shù)集成電路設(shè)計(jì)原理集成電路設(shè)計(jì)原理2022-5-14 韓韓 良良156.1.4 行地址譯碼器行地址譯碼器(1)基本原理基本原理A2A1A0A3字字線線WL0WL1WL2WL3WL15WL0 =A3 A2 A1 A0WL1 =A3 A2 A1 A0WL2 =A3 A2 A1 A0WL3 =A3 A2 A1 A0WL4 =A3 A2 A1 A0WL5 =A3 A2 A1 A0WL15 =A3 A2 A1 A04位行地址位行地址產(chǎn)生產(chǎn)生16條條字線字線WL。電子科學(xué)與技術(shù)電子科學(xué)與技術(shù)集成電路設(shè)計(jì)原理集成電路設(shè)計(jì)原理 對于大容量對于大容量存儲(chǔ)器，存儲(chǔ)器，行地址緩行地址緩沖器的負(fù)載將過多，沖

14、器的負(fù)載將過多，編碼電路與非門的編碼電路與非門的輸入端數(shù)過多，輸入端數(shù)過多，都都會(huì)嚴(yán)重影響譯碼速會(huì)嚴(yán)重影響譯碼速度。度。A2A1A0A3字字線線WL0WL1WL2WL3WL154位行地址位行地址產(chǎn)生產(chǎn)生16條條字線字線WL。電子科學(xué)與技術(shù)電子科學(xué)與技術(shù)集成電路設(shè)計(jì)原理集成電路設(shè)計(jì)原理2022-5-14 韓韓 良良176.1.4 行地址譯碼器行地址譯碼器(2)多級譯碼技術(shù)多級譯碼技術(shù)二級譯碼技術(shù)二級譯碼技術(shù)是將是將地址信號地址信號先分組譯碼先分組譯碼(2-4譯碼、譯碼、3-8譯譯碼碼)，再集中編，再集中編碼?？梢杂行Тa?？梢杂行У靥岣叽笕萘康靥岣叽笕萘看鎯?chǔ)器的譯碼存儲(chǔ)器的譯碼速度。速度。A2A1

15、A03-8譯碼譯碼L7L6L5L4L3L2L1L0A3A42-4譯碼譯碼H3H2H1H0被選中者輸出為被選中者輸出為“1”，其余為，其余為“0”A2A1A03-8譯碼譯碼L0L1L2L3L4L5L6L7A3A42-4譯碼譯碼H0H1H2H3被選中者輸出為被選中者輸出為“1”，其余為，其余為“0” 0A 1A 63WL 3WL 1WL 2A 3A 4A 5A 0WL 5A 4A 3A1A10AA 2A10AA 10AA 10AA 0A 32AA 32AA 32AA 32AA 54AA 54AA 54AA 54AA 2WL 4WL 第二級譯碼第二級譯碼第第一一級級譯譯碼碼電子科學(xué)與技術(shù)電子科學(xué)與技

16、術(shù)集成電路設(shè)計(jì)原理集成電路設(shè)計(jì)原理2022-5-14 韓韓 良良186.1.4 行地址譯碼器行地址譯碼器(3)地址同步控制地址同步控制 由于地址信號由于地址信號到達(dá)時(shí)間不一致，到達(dá)時(shí)間不一致，易引起字線的波動(dòng)，易引起字線的波動(dòng)，造成讀寫錯(cuò)誤和功造成讀寫錯(cuò)誤和功耗增加等現(xiàn)象。為耗增加等現(xiàn)象。為了防止此現(xiàn)象發(fā)生，了防止此現(xiàn)象發(fā)生，可加一地址輸入使可加一地址輸入使能信號控制。能信號控制。A2A1A0En字字線線 0A 1A 63WL 3WL 1WL 2A 3A 4A 5A 0WL 5A4A3A1A10AA 2A10AA 10AA 10AA 0A 32AA 32AA 32AA 32AA 54AA 54

17、AA 54AA 54AA 2WL 4WL En電子科學(xué)與技術(shù)電子科學(xué)與技術(shù)集成電路設(shè)計(jì)原理集成電路設(shè)計(jì)原理2022-5-14 韓韓 良良196.1.5 列地址譯碼器列地址譯碼器 1.基本原理基本原理 列譯碼器的輸入是列譯碼器的輸入是來源于地址緩沖器的來源于地址緩沖器的M位二進(jìn)制地址，位二進(jìn)制地址，一般先一般先產(chǎn)生具有合適驅(qū)動(dòng)能力產(chǎn)生具有合適驅(qū)動(dòng)能力的正反地址信號，的正反地址信號，再通再通過樹狀開關(guān)選擇電路構(gòu)過樹狀開關(guān)選擇電路構(gòu)成對應(yīng)存儲(chǔ)體每一列成對應(yīng)存儲(chǔ)體每一列（位線）的地址信號組（位線）的地址信號組合。合。Di位線位線電子科學(xué)與技術(shù)電子科學(xué)與技術(shù)集成電路設(shè)計(jì)原理集成電路設(shè)計(jì)原理2022-5-

18、14 韓韓 良良206.1.5 列地址譯碼器列地址譯碼器 2.開關(guān)樹的設(shè)計(jì)開關(guān)樹的設(shè)計(jì) 對于大容量存儲(chǔ)器通常用四選一和二選對于大容量存儲(chǔ)器通常用四選一和二選一的組合，以避免開關(guān)樹的層次過多而影響一的組合，以避免開關(guān)樹的層次過多而影響速度。速度。CMOS開關(guān)樹性能較好。開關(guān)樹性能較好。四選四選一一四選四選一一四選四選一一四選四選一一四選四選一一四選四選一一四選四選一一四選四選一一四選四選一一四選四選一一二選二選一一列地址選擇信號列地址選擇信號電子科學(xué)與技術(shù)電子科學(xué)與技術(shù)集成電路設(shè)計(jì)原理集成電路設(shè)計(jì)原理2022-5-14 韓韓 良良216.1.6 讀寫控制及輸入輸出電路讀寫控制及輸入輸出電路 讀寫

19、控制電路是對存儲(chǔ)器讀操作和寫操讀寫控制電路是對存儲(chǔ)器讀操作和寫操作時(shí)序上的控制，主要包括地址譯碼器和數(shù)作時(shí)序上的控制，主要包括地址譯碼器和數(shù)據(jù)輸入輸出電路的控制。據(jù)輸入輸出電路的控制。 輸入輸出電路是在控制電路的控制下，輸入輸出電路是在控制電路的控制下，將數(shù)據(jù)寫入譯碼器指定地址的存儲(chǔ)單元中或?qū)?shù)據(jù)寫入譯碼器指定地址的存儲(chǔ)單元中或?qū)⒅付ǖ刂反鎯?chǔ)單元中的數(shù)據(jù)輸出。將指定地址存儲(chǔ)單元中的數(shù)據(jù)輸出。 不同的存儲(chǔ)器有不同的讀寫控制及輸入不同的存儲(chǔ)器有不同的讀寫控制及輸入輸出電路，具體電路根據(jù)存儲(chǔ)器的類別和具輸出電路，具體電路根據(jù)存儲(chǔ)器的類別和具體要求而定。體要求而定。電子科學(xué)與技術(shù)電子科學(xué)與技術(shù)集成電路

20、設(shè)計(jì)原理集成電路設(shè)計(jì)原理2022-5-14 韓韓 良良226-2 Mask ROMMask ROM（掩模編程只讀存儲(chǔ)器（掩模編程只讀存儲(chǔ)器Mask Read-Only Memory）電子科學(xué)與技術(shù)電子科學(xué)與技術(shù)集成電路設(shè)計(jì)原理集成電路設(shè)計(jì)原理2022-5-14 韓韓 良良23 思考題思考題1. Mask ROM 的特點(diǎn)是什么的特點(diǎn)是什么？2. Mask ROM是如何存儲(chǔ)信息是如何存儲(chǔ)信息“0”和信和信息息“1”的的 ？電子科學(xué)與技術(shù)電子科學(xué)與技術(shù)集成電路設(shè)計(jì)原理集成電路設(shè)計(jì)原理2022-5-14 韓韓 良良246.2.1 Mask ROM的特點(diǎn)的特點(diǎn) Mask ROM由用戶提供碼點(diǎn)數(shù)據(jù)由用戶提

21、供碼點(diǎn)數(shù)據(jù)（要存儲(chǔ)的固定數(shù)據(jù)），由芯片設(shè)計(jì)（要存儲(chǔ)的固定數(shù)據(jù)），由芯片設(shè)計(jì)者設(shè)計(jì)版圖，由生產(chǎn)廠家制版、流片者設(shè)計(jì)版圖，由生產(chǎn)廠家制版、流片加工。芯片一旦制成，存儲(chǔ)的信息無加工。芯片一旦制成，存儲(chǔ)的信息無法改變，用戶使用時(shí)只能讀出已固化法改變，用戶使用時(shí)只能讀出已固化的數(shù)據(jù)，掉電信息也不會(huì)丟失。因此，的數(shù)據(jù)，掉電信息也不會(huì)丟失。因此，MASK ROM 只能用來存儲(chǔ)固定信息。只能用來存儲(chǔ)固定信息。電子科學(xué)與技術(shù)電子科學(xué)與技術(shù)集成電路設(shè)計(jì)原理集成電路設(shè)計(jì)原理2022-5-14 韓韓 良良256.2.2 E/D NMOS或非存儲(chǔ)陣列或非存儲(chǔ)陣列Vcc字字位位WordBit電子科學(xué)與技術(shù)電子科學(xué)與技術(shù)集

22、成電路設(shè)計(jì)原理集成電路設(shè)計(jì)原理2022-5-14 韓韓 良良266.2.3 偽偽NMOS或非存儲(chǔ)陣列或非存儲(chǔ)陣列Vcc位位WordBit(1)電路結(jié)構(gòu)電路結(jié)構(gòu) 存儲(chǔ)單元是以字線存儲(chǔ)單元是以字線WL與與位線位線BL之間有無之間有無NMOS存儲(chǔ)存儲(chǔ)管來表示存管來表示存“0”還是存還是存“1”。 選中字線為選中字線為“1”，沒選，沒選中字線為中字線為“0”。被選中單元。被選中單元有存儲(chǔ)管時(shí)位線輸出有存儲(chǔ)管時(shí)位線輸出“0”，而無存儲(chǔ)管時(shí)位線輸出而無存儲(chǔ)管時(shí)位線輸出“1”。 實(shí)質(zhì)就是靜態(tài)偽實(shí)質(zhì)就是靜態(tài)偽NMOS或非門的組合，字線為輸入，或非門的組合，字線為輸入，位線為輸出。位線為輸出。 電子科學(xué)與技術(shù)電

23、子科學(xué)與技術(shù)集成電路設(shè)計(jì)原理集成電路設(shè)計(jì)原理2022-5-14 韓韓 良良276.2.3 偽偽NMOS或非存儲(chǔ)陣列或非存儲(chǔ)陣列Vcc位位WordBit (2)特性分析特性分析 輸出輸出“0”時(shí)有靜態(tài)時(shí)有靜態(tài)功耗產(chǎn)生。采用小尺寸功耗產(chǎn)生。采用小尺寸存儲(chǔ)管有利于降低靜態(tài)存儲(chǔ)管有利于降低靜態(tài)功耗，同時(shí)也有利于減功耗，同時(shí)也有利于減小芯片面積。小芯片面積。 輸出低電平較高，輸出低電平較高，輸出邏輯擺幅小，且下輸出邏輯擺幅小，且下降速度慢，需要由輸出降速度慢，需要由輸出電路進(jìn)行改善。電路進(jìn)行改善。電子科學(xué)與技術(shù)電子科學(xué)與技術(shù)集成電路設(shè)計(jì)原理集成電路設(shè)計(jì)原理2022-5-14 韓韓 良良286.2.3 偽

24、偽NMOS或非存儲(chǔ)陣列或非存儲(chǔ)陣列Vcc位位WordBit (3)版圖版圖電子科學(xué)與技術(shù)電子科學(xué)與技術(shù)集成電路設(shè)計(jì)原理集成電路設(shè)計(jì)原理2022-5-14 韓韓 良良296.2.3 偽偽NMOS或非存儲(chǔ)陣列或非存儲(chǔ)陣列 (4)版圖特點(diǎn)版圖特點(diǎn) 相鄰兩字線存相鄰兩字線存儲(chǔ)單元共享接地有儲(chǔ)單元共享接地有源區(qū)或共享接位線源區(qū)或共享接位線有源區(qū)，有利于減有源區(qū)，有利于減小面積。小面積。 要改變存儲(chǔ)數(shù)要改變存儲(chǔ)數(shù)據(jù)時(shí)，必須更改據(jù)時(shí)，必須更改有源區(qū)和引線孔有源區(qū)和引線孔兩層版圖。兩層版圖。電子科學(xué)與技術(shù)電子科學(xué)與技術(shù)集成電路設(shè)計(jì)原理集成電路設(shè)計(jì)原理2022-5-14 韓韓 良良306.2.4 預(yù)充電結(jié)構(gòu)預(yù)充

25、電結(jié)構(gòu)或非或非存儲(chǔ)陣列存儲(chǔ)陣列Vcc位位WordBit 負(fù)載管作為預(yù)充管，讀操負(fù)載管作為預(yù)充管，讀操作前對位線預(yù)充到作前對位線預(yù)充到“1”。 讀操作時(shí)，預(yù)充管截止。讀操作時(shí)，預(yù)充管截止。輸出輸出“1”的位線保持，輸出的位線保持，輸出“0”的位線放電，因此消除的位線放電，因此消除了靜態(tài)功耗。了靜態(tài)功耗。 低電平可以達(dá)到地電位。低電平可以達(dá)到地電位。 其它方面與偽其它方面與偽NMOS或非或非陣列相似。陣列相似。電子科學(xué)與技術(shù)電子科學(xué)與技術(shù)集成電路設(shè)計(jì)原理集成電路設(shè)計(jì)原理2022-5-14 韓韓 良良316.2.5 偽偽NMOS與非與非存儲(chǔ)陣列存儲(chǔ)陣列 實(shí)質(zhì)就是靜態(tài)偽實(shí)質(zhì)就是靜態(tài)偽NMOS與非門的組

26、合。與非門的組合。 選中字線為選中字線為“0”，沒選，沒選中字線為中字線為“1”。被選中單元。被選中單元有存儲(chǔ)管時(shí)輸出有存儲(chǔ)管時(shí)輸出“1”；而無；而無存儲(chǔ)管時(shí)輸出存儲(chǔ)管時(shí)輸出“0”。非讀狀。非讀狀態(tài)和輸出態(tài)和輸出“0”時(shí)有靜態(tài)功耗。時(shí)有靜態(tài)功耗。 字線不宜過多，否則嚴(yán)字線不宜過多，否則嚴(yán)重影響輸出低電平和下降重影響輸出低電平和下降速度。速度。電子科學(xué)與技術(shù)電子科學(xué)與技術(shù)集成電路設(shè)計(jì)原理集成電路設(shè)計(jì)原理2022-5-14 韓韓 良良326.2.6 預(yù)充電預(yù)充電-求值結(jié)構(gòu)求值結(jié)構(gòu)與非與非存儲(chǔ)陣列存儲(chǔ)陣列(1)電路結(jié)構(gòu)及特點(diǎn)電路結(jié)構(gòu)及特點(diǎn) 實(shí)質(zhì)就是預(yù)充電實(shí)質(zhì)就是預(yù)充電-求值求值結(jié)構(gòu)動(dòng)態(tài)或非門的組合。

27、結(jié)構(gòu)動(dòng)態(tài)或非門的組合。 預(yù)充時(shí)求值管截止，求預(yù)充時(shí)求值管截止，求值時(shí)預(yù)充管截至，消除了值時(shí)預(yù)充管截至，消除了靜態(tài)功耗。求值管是必須靜態(tài)功耗。求值管是必須的，否則不能消除靜態(tài)功的，否則不能消除靜態(tài)功耗。耗。 字線不宜過多，否則嚴(yán)字線不宜過多，否則嚴(yán)重影響輸出低電平和下降重影響輸出低電平和下降速度。速度。Vcc字字Word 位位Bit電子科學(xué)與技術(shù)電子科學(xué)與技術(shù)集成電路設(shè)計(jì)原理集成電路設(shè)計(jì)原理2022-5-14 韓韓 良良336.2.6 預(yù)充電預(yù)充電-求值結(jié)構(gòu)求值結(jié)構(gòu)與非與非存儲(chǔ)陣列存儲(chǔ)陣列(2)版圖特點(diǎn)版圖特點(diǎn) 相鄰兩字線存相鄰兩字線存儲(chǔ)單元共享有源區(qū)儲(chǔ)單元共享有源區(qū)有利于減小面積。有利于減小面

28、積。 要改變存儲(chǔ)數(shù)要改變存儲(chǔ)數(shù)據(jù)時(shí)，必須更改據(jù)時(shí)，必須更改有源區(qū)、引線孔有源區(qū)、引線孔和金屬三層版圖。和金屬三層版圖。電子科學(xué)與技術(shù)電子科學(xué)與技術(shù)集成電路設(shè)計(jì)原理集成電路設(shè)計(jì)原理2022-5-14 韓韓 良良346.2.6預(yù)充電預(yù)充電-求值結(jié)構(gòu)求值結(jié)構(gòu)與非與非存儲(chǔ)陣列存儲(chǔ)陣列(3)便于編程的版圖便于編程的版圖 從結(jié)構(gòu)上可以看出，從結(jié)構(gòu)上可以看出，無器件等效為短接。無器件等效為短接。 金屬編程：所有單金屬編程：所有單元制作存儲(chǔ)管，不需要元制作存儲(chǔ)管，不需要的用金屬將源漏短接。的用金屬將源漏短接。電子科學(xué)與技術(shù)電子科學(xué)與技術(shù)集成電路設(shè)計(jì)原理集成電路設(shè)計(jì)原理2022-5-14 韓韓 良良356.2.

29、6預(yù)充電預(yù)充電-求值結(jié)構(gòu)求值結(jié)構(gòu)與非與非存儲(chǔ)陣列存儲(chǔ)陣列(3)便于編程的版圖便于編程的版圖 耗盡編程：所有單耗盡編程：所有單元制作存儲(chǔ)管，不需要元制作存儲(chǔ)管，不需要的用耗盡層將源漏短接。的用耗盡層將源漏短接。（面積小，但需要增加（面積小，但需要增加耗盡注入工藝）耗盡注入工藝）電子科學(xué)與技術(shù)電子科學(xué)與技術(shù)集成電路設(shè)計(jì)原理集成電路設(shè)計(jì)原理2022-5-14 韓韓 良良366.2.7 與或非與或非存儲(chǔ)陣列存儲(chǔ)陣列字字Word 位位BitVcc電子科學(xué)與技術(shù)電子科學(xué)與技術(shù)集成電路設(shè)計(jì)原理集成電路設(shè)計(jì)原理2022-5-14 韓韓 良良376.2.8 輸出電路輸出電路(1)必要性必要性 由列選電路選擇由列

30、選電路選擇相應(yīng)位數(shù)同時(shí)輸出。相應(yīng)位數(shù)同時(shí)輸出。Vcc位位WordBit列列選選輸出電路輸出電路輸出電路輸出電路 由于位線輸出信號由于位線輸出信號擺幅?。P(guān)鍵是低電平擺幅?。P(guān)鍵是低電平較高），驅(qū)動(dòng)能力差，較高），驅(qū)動(dòng)能力差，速度慢（關(guān)鍵是下降速速度慢（關(guān)鍵是下降速度慢）。為此需要設(shè)計(jì)度慢）。為此需要設(shè)計(jì)相應(yīng)位數(shù)的輸出電路對相應(yīng)位數(shù)的輸出電路對信號進(jìn)行放大。信號進(jìn)行放大。電子科學(xué)與技術(shù)電子科學(xué)與技術(shù)集成電路設(shè)計(jì)原理集成電路設(shè)計(jì)原理2022-5-14 韓韓 良良386.2.8 輸出電路輸出電路(2)結(jié)構(gòu)和特點(diǎn)結(jié)構(gòu)和特點(diǎn)QDCP 輸出電路一般采用倒輸出電路一般采用倒相器，根據(jù)需要可增加驅(qū)相器，根據(jù)需

31、要可增加驅(qū)動(dòng)和寄存。動(dòng)和寄存。 為達(dá)到良好的放大效果，為達(dá)到良好的放大效果，反相器的轉(zhuǎn)折電壓要較高反相器的轉(zhuǎn)折電壓要較高（在位線輸出高低電平的（在位線輸出高低電平的中間）。中間）。電子科學(xué)與技術(shù)電子科學(xué)與技術(shù)集成電路設(shè)計(jì)原理集成電路設(shè)計(jì)原理2022-5-14 韓韓 良良396.2.6 Mask ROM應(yīng)用實(shí)例應(yīng)用實(shí)例 1. 96字符發(fā)生器字符發(fā)生器 由由5 7點(diǎn)陣構(gòu)成，通過控制點(diǎn)陣構(gòu)成，通過控制35個(gè)點(diǎn)的明暗來顯示字符圖形。個(gè)點(diǎn)的明暗來顯示字符圖形。 采用或非存儲(chǔ)陣列（采用或非存儲(chǔ)陣列（ 96 35） ：每個(gè)字：每個(gè)字線上排列線上排列35個(gè)單元，對應(yīng)個(gè)單元，對應(yīng)35個(gè)點(diǎn)，即每個(gè)字個(gè)點(diǎn)，即每個(gè)字

32、有有35位，有位，有MOS管的單元對應(yīng)亮點(diǎn)。管的單元對應(yīng)亮點(diǎn)。96個(gè)字個(gè)字符對應(yīng)符對應(yīng)96條字線，每個(gè)字的對應(yīng)位相接。也條字線，每個(gè)字的對應(yīng)位相接。也可采用可采用48 70陣列，每個(gè)字線對應(yīng)陣列，每個(gè)字線對應(yīng)2個(gè)字符，個(gè)字符，通過列譯碼分選字符輸出。通過列譯碼分選字符輸出。電子科學(xué)與技術(shù)電子科學(xué)與技術(shù)集成電路設(shè)計(jì)原理集成電路設(shè)計(jì)原理2022-5-14 韓韓 良良406.2.6 Mask ROM應(yīng)用實(shí)例應(yīng)用實(shí)例 2.液晶七段數(shù)碼顯示器液晶七段數(shù)碼顯示器 數(shù)碼數(shù)碼7段構(gòu)成，通過控制段構(gòu)成，通過控制7個(gè)個(gè)段的明暗來顯示數(shù)碼圖形。段的明暗來顯示數(shù)碼圖形。 采用或非存儲(chǔ)陣列（采用或非存儲(chǔ)陣列（ 10 7

33、） ：每個(gè)字線：每個(gè)字線上排列上排列7個(gè)單元，對應(yīng)個(gè)單元，對應(yīng)7個(gè)段，即每個(gè)字有個(gè)段，即每個(gè)字有7位，位，有有MOS管的單元對應(yīng)亮段。管的單元對應(yīng)亮段。10個(gè)數(shù)字符對應(yīng)個(gè)數(shù)字符對應(yīng)10條字線，每個(gè)字的對應(yīng)位相接。條字線，每個(gè)字的對應(yīng)位相接。電子科學(xué)與技術(shù)電子科學(xué)與技術(shù)集成電路設(shè)計(jì)原理集成電路設(shè)計(jì)原理2022-5-14 韓韓 良良416-3 PROM PROM（可編程（可編程ROMProgrammable Read-Only Memory）電子科學(xué)與技術(shù)電子科學(xué)與技術(shù)集成電路設(shè)計(jì)原理集成電路設(shè)計(jì)原理2022-5-14 韓韓 良良42 PROM在出廠時(shí)，存儲(chǔ)的內(nèi)容為全在出廠時(shí)，存儲(chǔ)的內(nèi)容為全 0(

34、或全或全1)，用戶，用戶根據(jù)需要，可將某些單元改寫為根據(jù)需要，可將某些單元改寫為 1(或或 0)。 這種這種ROM采采用熔絲或用熔絲或PN結(jié)擊穿的方法編程，由于熔絲燒斷或結(jié)擊穿的方法編程，由于熔絲燒斷或PN結(jié)結(jié)擊穿后不能再恢復(fù)，擊穿后不能再恢復(fù)， 因此因此PROM只能改寫一次。只能改寫一次。電子科學(xué)與技術(shù)電子科學(xué)與技術(shù)集成電路設(shè)計(jì)原理集成電路設(shè)計(jì)原理2022-5-14 韓韓 良良43熔絲型PROM的存儲(chǔ)單元 UCC字線Wi位線Di熔絲(a)(b)字線熔絲位線 熔絲型PROM的存儲(chǔ)矩陣中，每個(gè)存儲(chǔ)單元都接有一個(gè)存儲(chǔ)管，每個(gè)存儲(chǔ)管的一個(gè)電極都通過一根易熔的金屬絲接到相應(yīng)的位線上。 電子科學(xué)與技術(shù)電

35、子科學(xué)與技術(shù)集成電路設(shè)計(jì)原理集成電路設(shè)計(jì)原理2022-5-14 韓韓 良良44熔絲型PROM的存儲(chǔ)單元 UCC字線Wi位線Di熔絲(a)(b)字線熔絲位線 用戶對PROM編程是逐字逐位進(jìn)行的。首先通過字線和位線選擇需要編程的存儲(chǔ)單元，然后通過規(guī)定寬度和幅度的脈沖電流，將該存儲(chǔ)管的熔絲熔斷，這樣就將該單元的內(nèi)容改寫了。電子科學(xué)與技術(shù)電子科學(xué)與技術(shù)集成電路設(shè)計(jì)原理集成電路設(shè)計(jì)原理2022-5-14 韓韓 良良45 采用PN結(jié)擊穿法PROM的存儲(chǔ)單元原理圖如下圖(a)所示，字線與位線相交處由兩個(gè)肖特基二極管反向串聯(lián)而成。PN結(jié)擊穿法PROM的存儲(chǔ)單元字線Wi位線Di(a)V1V2位線Di字線Wi(b

36、)電子科學(xué)與技術(shù)電子科學(xué)與技術(shù)集成電路設(shè)計(jì)原理集成電路設(shè)計(jì)原理2022-5-14 韓韓 良良46 正常工作時(shí)二極管不導(dǎo)通，字線和位線斷開，相當(dāng)于存儲(chǔ)了“0”。PN結(jié)擊穿法PROM的存儲(chǔ)單元字線Wi位線Di(a)V1V2位線Di字線Wi(b)電子科學(xué)與技術(shù)電子科學(xué)與技術(shù)集成電路設(shè)計(jì)原理集成電路設(shè)計(jì)原理2022-5-14 韓韓 良良47 若將該單元改寫為“1”，可使用恒流源產(chǎn)生約 100150 mA電流使V2擊穿短路，存儲(chǔ)單元只剩下一個(gè)正向連接的二極管V1(見圖(b)，相當(dāng)于該單元存儲(chǔ)了“1”；未擊穿V2的單元仍存儲(chǔ)“0”。 PN結(jié)擊穿法PROM的存儲(chǔ)單元字線Wi位線Di(a)V1V2位線Di字線

37、Wi(b)電子科學(xué)與技術(shù)電子科學(xué)與技術(shù)集成電路設(shè)計(jì)原理集成電路設(shè)計(jì)原理2022-5-14 韓韓 良良486-4 EPROM EPROM（可擦除可編程（可擦除可編程ROMErasable- Programmable Read-Only Memory）電子科學(xué)與技術(shù)電子科學(xué)與技術(shù)集成電路設(shè)計(jì)原理集成電路設(shè)計(jì)原理2022-5-14 韓韓 良良49 思考題思考題1. EPROM 的特點(diǎn)是什么的特點(diǎn)是什么？2. EROM是如何存儲(chǔ)信息是如何存儲(chǔ)信息“0”和信息和信息“1”的的 ？電子科學(xué)與技術(shù)電子科學(xué)與技術(shù)集成電路設(shè)計(jì)原理集成電路設(shè)計(jì)原理2022-5-14 韓韓 良良506.4.1 EPROM的特點(diǎn)的特

38、點(diǎn) 用戶可以根據(jù)具體需要對用戶可以根據(jù)具體需要對EPROM存儲(chǔ)存儲(chǔ)的信息進(jìn)行擦除和重寫。的信息進(jìn)行擦除和重寫。 擦除是用紫外線或擦除是用紫外線或X射線擦除器對芯片射線擦除器對芯片進(jìn)行照射（約進(jìn)行照射（約30分鐘），信息是一次性全部分鐘），信息是一次性全部擦除，不能逐字或部分擦除；擦除，不能逐字或部分擦除； 寫入時(shí)使用專用編程器進(jìn)行寫入（需要寫入時(shí)使用專用編程器進(jìn)行寫入（需要較高的電壓），信息寫入后掉電不丟失。較高的電壓），信息寫入后掉電不丟失。 擦除和寫入都要脫機(jī)進(jìn)行，即不能在線擦除和寫入都要脫機(jī)進(jìn)行，即不能在線擦除和寫入。因此，擦除和寫入。因此，EPROM是用來存儲(chǔ)相是用來存儲(chǔ)相對固定的信息

39、。對固定的信息。電子科學(xué)與技術(shù)電子科學(xué)與技術(shù)集成電路設(shè)計(jì)原理集成電路設(shè)計(jì)原理2022-5-14 韓韓 良良516.4.2 FAMOS結(jié)構(gòu)存儲(chǔ)單元結(jié)構(gòu)存儲(chǔ)單元 1.FAMOS 器件結(jié)構(gòu)器件結(jié)構(gòu) FAMOS管的柵極四周被絕管的柵極四周被絕緣介質(zhì)包圍，是浮空的，所以緣介質(zhì)包圍，是浮空的，所以稱為稱為“浮柵浮柵”。 FAMOS管的浮柵上初始狀管的浮柵上初始狀態(tài)是沒有電荷的，處于截止?fàn)顟B(tài)是沒有電荷的，處于截止?fàn)顟B(tài)，當(dāng)浮柵上有足夠的電荷時(shí)，態(tài)，當(dāng)浮柵上有足夠的電荷時(shí)，處于導(dǎo)通狀態(tài)。這兩種狀態(tài)分處于導(dǎo)通狀態(tài)。這兩種狀態(tài)分別代表存有別代表存有“1”和和“0”。Floating-gate Avalance-in

40、jection MOS 浮柵雪崩注入浮柵雪崩注入MOSN-sub SiP+P+SDP溝溝FAMOS電子科學(xué)與技術(shù)電子科學(xué)與技術(shù)集成電路設(shè)計(jì)原理集成電路設(shè)計(jì)原理2022-5-14 韓韓 良良526.4.2 FAMOS結(jié)構(gòu)存儲(chǔ)單元結(jié)構(gòu)存儲(chǔ)單元 2.FAMOS浮柵充電原理浮柵充電原理N-sub SiP+P+SDN-sub SiP+P+SD0V-30V 漏極加較高的負(fù)電壓漏極加較高的負(fù)電壓時(shí)，時(shí)，漏區(qū)漏區(qū)pn結(jié)溝道一側(cè)表面的耗結(jié)溝道一側(cè)表面的耗盡層中發(fā)生盡層中發(fā)生雪崩倍增雪崩倍增，由此，由此產(chǎn)生的高能電子越過產(chǎn)生的高能電子越過Si-SiO2界面勢壘，并在界面勢壘，并在SiO2中電場中電場作用下進(jìn)入浮柵

41、，當(dāng)浮柵帶作用下進(jìn)入浮柵，當(dāng)浮柵帶上足夠多的負(fù)電荷時(shí)，上足夠多的負(fù)電荷時(shí)，MOS管處于導(dǎo)通態(tài)。管處于導(dǎo)通態(tài)。電子科學(xué)與技術(shù)電子科學(xué)與技術(shù)集成電路設(shè)計(jì)原理集成電路設(shè)計(jì)原理2022-5-14 韓韓 良良536.4.2 FAMOS結(jié)構(gòu)存儲(chǔ)單元結(jié)構(gòu)存儲(chǔ)單元 2.FAMOS浮柵充電原理浮柵充電原理 如果用紫外線或如果用紫外線或X射線照射射線照射FAMOS管的柵管的柵極氧化層，則極氧化層，則SiO2層中將產(chǎn)生電子層中將產(chǎn)生電子-空穴對，為空穴對，為浮置柵上的電荷提供泄放通道，使之放電。浮置柵上的電荷提供泄放通道，使之放電。 漏極和源極間的高負(fù)電壓去掉以后，由于漏極和源極間的高負(fù)電壓去掉以后，由于注入到柵極

42、上的電荷沒有放電通路，所以能長注入到柵極上的電荷沒有放電通路，所以能長久保存下來。在久保存下來。在+125oC的環(huán)境溫度下，的環(huán)境溫度下，70%以以上的電荷能保存上的電荷能保存10年以上。年以上。電子科學(xué)與技術(shù)電子科學(xué)與技術(shù)集成電路設(shè)計(jì)原理集成電路設(shè)計(jì)原理2022-5-14 韓韓 良良546.4.2 FAMOS結(jié)構(gòu)存儲(chǔ)單元結(jié)構(gòu)存儲(chǔ)單元 3.FAMOS存儲(chǔ)單元陣列存儲(chǔ)單元陣列X0Xn-1Y0Ym-1VS 實(shí)際電路中每實(shí)際電路中每個(gè)存儲(chǔ)單元由一個(gè)個(gè)存儲(chǔ)單元由一個(gè)普通普通PMOS管和一個(gè)管和一個(gè)FAMOS管組成。普管組成。普通通PMOS管作為門控管作為門控管，管，其柵極為字線，其柵極為字線，漏及為位

43、線，漏及為位線，位線是存儲(chǔ)單元數(shù)據(jù)輸入輸出端口。位線是存儲(chǔ)單元數(shù)據(jù)輸入輸出端口。電子科學(xué)與技術(shù)電子科學(xué)與技術(shù)集成電路設(shè)計(jì)原理集成電路設(shè)計(jì)原理2022-5-14 韓韓 良良556.4.2 FAMOS結(jié)構(gòu)存儲(chǔ)單元結(jié)構(gòu)存儲(chǔ)單元 3.FAMOS存儲(chǔ)單元陣列存儲(chǔ)單元陣列X0Xn-1Y0Ym-1VS 出廠時(shí)所有出廠時(shí)所有FAMOS管都處于管都處于截截止?fàn)顟B(tài)。止?fàn)顟B(tài)。在進(jìn)行寫入在進(jìn)行寫入操作時(shí)，通過地址譯操作時(shí)，通過地址譯碼，使需要寫入信息碼，使需要寫入信息的單元所在的字線為的單元所在的字線為低電平。然后在要寫低電平。然后在要寫入入“0”的的 單元的位線上加負(fù)脈沖。單元的位線上加負(fù)脈沖。電子科學(xué)與技術(shù)電子科

44、學(xué)與技術(shù)集成電路設(shè)計(jì)原理集成電路設(shè)計(jì)原理2022-5-14 韓韓 良良566.4.2 FAMOS結(jié)構(gòu)存儲(chǔ)單元結(jié)構(gòu)存儲(chǔ)單元 3.FAMOS存儲(chǔ)單元陣列存儲(chǔ)單元陣列X0Xn-1Y0Ym-1VS 讀出時(shí)，在需讀出時(shí)，在需要讀出數(shù)據(jù)的字線要讀出數(shù)據(jù)的字線上加低電平，則該上加低電平，則該字線上導(dǎo)通的字線上導(dǎo)通的FAMOS管向相應(yīng)管向相應(yīng)的位線輸出的位線輸出“0”，不導(dǎo)通則輸出不導(dǎo)通則輸出“1”。電子科學(xué)與技術(shù)電子科學(xué)與技術(shù)集成電路設(shè)計(jì)原理集成電路設(shè)計(jì)原理2022-5-14 韓韓 良良576.4.3 SIMOS結(jié)構(gòu)存儲(chǔ)單元結(jié)構(gòu)存儲(chǔ)單元Stacked-gate Injection MOS 疊柵注入疊柵注入M

45、OSP-sub SiN+N+N溝溝SIMOS管管SDG 采用采用FAMOS管的存儲(chǔ)單管的存儲(chǔ)單元需要用兩只元需要用兩只MOS管，所以單管，所以單元面積較大，而且產(chǎn)生雪崩擊元面積較大，而且產(chǎn)生雪崩擊穿所需要的電壓也比較高。穿所需要的電壓也比較高。 1.SIMOS器件結(jié)構(gòu)器件結(jié)構(gòu)電子科學(xué)與技術(shù)電子科學(xué)與技術(shù)集成電路設(shè)計(jì)原理集成電路設(shè)計(jì)原理2022-5-14 韓韓 良良586.4.3 SIMOS結(jié)構(gòu)存儲(chǔ)單元結(jié)構(gòu)存儲(chǔ)單元 P-sub SiN+N+N溝溝SIMOS管管SDG SIMOS管是雙層多晶柵結(jié)管是雙層多晶柵結(jié)構(gòu)，下層多晶稱為構(gòu)，下層多晶稱為“浮柵浮柵”，上層多晶為控制柵。上層多晶為控制柵。 SI

46、MOS管的浮柵上沒有電管的浮柵上沒有電荷時(shí)，開啟電壓較低，當(dāng)浮柵荷時(shí)，開啟電壓較低，當(dāng)浮柵上有負(fù)電荷時(shí)，開啟電壓升高。上有負(fù)電荷時(shí)，開啟電壓升高。因而，控制柵接高電平時(shí)，就因而，控制柵接高電平時(shí)，就有導(dǎo)通和截止之分，分別代表有導(dǎo)通和截止之分，分別代表存有存有“0”和和“1”。1.SIMOS器件結(jié)構(gòu)器件結(jié)構(gòu)電子科學(xué)與技術(shù)電子科學(xué)與技術(shù)集成電路設(shè)計(jì)原理集成電路設(shè)計(jì)原理2022-5-14 韓韓 良良596.4.3 SIMOS結(jié)構(gòu)存儲(chǔ)單元結(jié)構(gòu)存儲(chǔ)單元 2.SIMOS浮柵充電原理浮柵充電原理P-sub SiN+N+SDGP-sub SiN+N+SDG 在漏和源之間加較高的在漏和源之間加較高的電壓，使電子

47、加速，電壓，使電子加速，“熱電熱電子子”能量超過能量超過SiO2 - Si界面界面勢壘，再借助于控制柵勢壘，再借助于控制柵G上上附加的正電壓，電子注入到附加的正電壓，電子注入到浮柵中，浮柵帶負(fù)電，開啟浮柵中，浮柵帶負(fù)電，開啟電壓變高。電壓變高。+V +VVss 同樣可以用紫外同樣可以用紫外線擦除。線擦除。電子科學(xué)與技術(shù)電子科學(xué)與技術(shù)集成電路設(shè)計(jì)原理集成電路設(shè)計(jì)原理2022-5-14 韓韓 良良606.4.3 SIMOS結(jié)構(gòu)存儲(chǔ)單元結(jié)構(gòu)存儲(chǔ)單元 3. SIMOS存儲(chǔ)單元陣列存儲(chǔ)單元陣列 每個(gè)存儲(chǔ)單每個(gè)存儲(chǔ)單元由元由SIMOS管組管組成。其控制柵極成。其控制柵極為字線，漏極是為字線，漏極是存儲(chǔ)單元

48、數(shù)據(jù)輸存儲(chǔ)單元數(shù)據(jù)輸入輸出端口，為入輸出端口，為位線。位線。X0Xn-1Y0Ym-1VS電子科學(xué)與技術(shù)電子科學(xué)與技術(shù)集成電路設(shè)計(jì)原理集成電路設(shè)計(jì)原理2022-5-14 韓韓 良良616-5 EEPROM EEPROM（電可擦除可編程（電可擦除可編程ROMElectrically Erasable- Programmable Read-Only Memory）電子科學(xué)與技術(shù)電子科學(xué)與技術(shù)集成電路設(shè)計(jì)原理集成電路設(shè)計(jì)原理2022-5-14 韓韓 良良62 思考題思考題1. EEPROM 的特點(diǎn)是什么的特點(diǎn)是什么？2. EEROM是如何存儲(chǔ)信息是如何存儲(chǔ)信息“0”和信息和信息“1”的的 ？電子科學(xué)與

49、技術(shù)電子科學(xué)與技術(shù)集成電路設(shè)計(jì)原理集成電路設(shè)計(jì)原理2022-5-14 韓韓 良良636.5.1 EEPROM的特點(diǎn)的特點(diǎn) 信息寫入后掉電不丟失。信息寫入后掉電不丟失。 用戶可以根據(jù)具體需要對用戶可以根據(jù)具體需要對EEPROM存存儲(chǔ)的信息進(jìn)行擦除和重寫。儲(chǔ)的信息進(jìn)行擦除和重寫。 擦除和寫入可以在線進(jìn)行，也可以使用擦除和寫入可以在線進(jìn)行，也可以使用專用編程器進(jìn)行。專用編程器進(jìn)行。 信息可以一次全部擦寫，也可以逐字、信息可以一次全部擦寫，也可以逐字、逐位或分區(qū)擦寫；擦寫過程需要較高電壓，逐位或分區(qū)擦寫；擦寫過程需要較高電壓，目前一般在片內(nèi)產(chǎn)生。目前一般在片內(nèi)產(chǎn)生。 由于由于E2PROM在線擦寫速度較

50、慢，一般在線擦寫速度較慢，一般用來存儲(chǔ)不需要在線更改且相對固定的信息。用來存儲(chǔ)不需要在線更改且相對固定的信息。電子科學(xué)與技術(shù)電子科學(xué)與技術(shù)集成電路設(shè)計(jì)原理集成電路設(shè)計(jì)原理2022-5-14 韓韓 良良646.5.2 Flotox結(jié)構(gòu)存儲(chǔ)單元結(jié)構(gòu)存儲(chǔ)單元 1. Flotox 器件結(jié)構(gòu)器件結(jié)構(gòu) Floating-gate tunnel oxide浮柵隧道氧化物浮柵隧道氧化物 加在控制柵加在控制柵Gc和漏極和漏極D上的電壓是通過上的電壓是通過浮置柵浮置柵-漏漏極間的電容極間的電容和和浮置柵浮置柵-控制柵間的電容控制柵間的電容分壓加在隧道分壓加在隧道區(qū)上的。為了使加在隧道區(qū)上的電壓盡量大，需要盡區(qū)上的

51、。為了使加在隧道區(qū)上的電壓盡量大，需要盡P-sub SiN+SDGcN+埋埋N+ Gf Flotox與與SIMOS管相似，有兩個(gè)柵極管相似，有兩個(gè)柵極控制柵控制柵Gc和浮置柵和浮置柵Gf。不同的是。不同的是Flotox管的浮置柵與漏區(qū)之管的浮置柵與漏區(qū)之間有一個(gè)氧化層極薄的區(qū)域，稱為間有一個(gè)氧化層極薄的區(qū)域，稱為隧道區(qū)隧道區(qū)。 當(dāng)隧道氧化層中的電場達(dá)到當(dāng)隧道氧化層中的電場達(dá)到107V/cm以上時(shí)，電以上時(shí)，電子可以穿越隧道氧化層，對浮柵充電或放電，過程可子可以穿越隧道氧化層，對浮柵充電或放電，過程可逆，這種現(xiàn)象稱為隧道效應(yīng)。逆，這種現(xiàn)象稱為隧道效應(yīng)。 隧道區(qū)隧道區(qū)電子科學(xué)與技術(shù)電子科學(xué)與技術(shù)集

52、成電路設(shè)計(jì)原理集成電路設(shè)計(jì)原理2022-5-14 韓韓 良良656.5.2 Flotox結(jié)構(gòu)存儲(chǔ)單元結(jié)構(gòu)存儲(chǔ)單元 1. Flotox 器件結(jié)構(gòu)器件結(jié)構(gòu) 為了提高擦、寫的可靠為了提高擦、寫的可靠性，并保護(hù)隧道區(qū)超薄氧化性，并保護(hù)隧道區(qū)超薄氧化層，在構(gòu)成層，在構(gòu)成E2PROM存儲(chǔ)單存儲(chǔ)單元時(shí)附加了一個(gè)選通管，如元時(shí)附加了一個(gè)選通管，如右圖所示。右圖所示。Gc T1 T2Wi(字線字線)位位線線 BjD1 S1量減小浮置柵和漏區(qū)間的電容，量減小浮置柵和漏區(qū)間的電容，因而要求把隧道區(qū)的面積做得因而要求把隧道區(qū)的面積做得非常小。非常小。P-sub SiN+SDGcN+埋埋N+ Gf電子科學(xué)與技術(shù)電子科學(xué)

53、與技術(shù)集成電路設(shè)計(jì)原理集成電路設(shè)計(jì)原理2022-5-14 韓韓 良良666.5.2 Flotox結(jié)構(gòu)存儲(chǔ)單元結(jié)構(gòu)存儲(chǔ)單元 2. 工作原理工作原理 (1)讀狀態(tài)讀狀態(tài) Gc加上加上+3V電壓，字線電壓，字線Wi加加+5V的正的正常高電平，如下圖所示。常高電平，如下圖所示。+3VGc T1 T2Wi +5V位位線線 BjD1 S1 這 時(shí)這 時(shí) T2導(dǎo) 通 ， 如 果導(dǎo) 通 ， 如 果Floxtox管的浮置柵上沒有充管的浮置柵上沒有充負(fù)電荷，則負(fù)電荷，則T1導(dǎo)通，在位線導(dǎo)通，在位線Bj上讀出上讀出“0”。 如果如果Flotox管的浮置柵沖管的浮置柵沖有負(fù)電荷，則有負(fù)電荷，則T1截止，在位截止，在位

54、線線Bj上讀出上讀出“1”。電子科學(xué)與技術(shù)電子科學(xué)與技術(shù)集成電路設(shè)計(jì)原理集成電路設(shè)計(jì)原理2022-5-14 韓韓 良良676.5.2 Flotox結(jié)構(gòu)存儲(chǔ)單元結(jié)構(gòu)存儲(chǔ)單元 2. 工作原理工作原理 這時(shí)經(jīng)這時(shí)經(jīng)Gc-Gf間電容和間電容和Gf-漏區(qū)電容分壓在隧道漏區(qū)電容分壓在隧道區(qū)產(chǎn)生強(qiáng)電場，區(qū)產(chǎn)生強(qiáng)電場，吸引漏區(qū)的電子通過隧道區(qū)到達(dá)浮置吸引漏區(qū)的電子通過隧道區(qū)到達(dá)浮置柵，形成存儲(chǔ)電荷，使柵，形成存儲(chǔ)電荷，使Flotox管的開啟電壓提高管的開啟電壓提高到到+7V以上，成為高開啟以上，成為高開啟電壓管。電壓管。讀出時(shí)讀出時(shí)Gc上的電上的電壓只有壓只有+3V，F(xiàn)lotox管管不會(huì)導(dǎo)通。表示讀出不會(huì)導(dǎo)通

55、。表示讀出數(shù)據(jù)為數(shù)據(jù)為“1”。 +20VGc T1 T2Wi +20V 0V位位線線 BjD1 S1 (2)擦除擦除(寫寫“1”)狀態(tài)狀態(tài) Flotox管的控制柵管的控制柵Gc和字和字線線Wi加加+20V左右、寬度為左右、寬度為10ms的脈沖電壓，漏區(qū)接的脈沖電壓，漏區(qū)接0電平，電平，電子科學(xué)與技術(shù)電子科學(xué)與技術(shù)集成電路設(shè)計(jì)原理集成電路設(shè)計(jì)原理2022-5-14 韓韓 良良686.5.2 Flotox結(jié)構(gòu)存儲(chǔ)單元結(jié)構(gòu)存儲(chǔ)單元 2. 工作原理工作原理 (3)寫入寫入(寫寫“0”)狀態(tài)狀態(tài) 寫入寫入“0”就是使該單元就是使該單元Flotox管浮置柵放電。管浮置柵放電。0VGc T1 T2Wi +2

56、0V 20V位位線線 BjD1 S1 為此，在寫入為此，在寫入0時(shí)令控制柵時(shí)令控制柵Gc為為0電平，同時(shí)在字線電平，同時(shí)在字線Wi和位線和位線Bj上加上加+20V左右、左右、寬度為寬度為10ms的脈沖電壓，的脈沖電壓， 這時(shí)浮置柵上的存儲(chǔ)電荷降這時(shí)浮置柵上的存儲(chǔ)電荷降通過隧道區(qū)放電，使通過隧道區(qū)放電，使Flotox管管 開啟電壓降至開啟電壓降至0V左右，成為左右，成為低開啟電壓管讀出時(shí)低開啟電壓管讀出時(shí)Gc上加上加+3V電壓，電壓，F(xiàn)lotox管導(dǎo)通，管導(dǎo)通，讀出讀出“0”。電子科學(xué)與技術(shù)電子科學(xué)與技術(shù)集成電路設(shè)計(jì)原理集成電路設(shè)計(jì)原理2022-5-14 韓韓 良良696.5.2 Flotox結(jié)

57、構(gòu)存儲(chǔ)單元結(jié)構(gòu)存儲(chǔ)單元 3. Flotox 結(jié)構(gòu)的結(jié)構(gòu)的 存儲(chǔ)單元陣列存儲(chǔ)單元陣列X0Xn-1VSY0Ym-1D0DkVCG EEPROM的擦寫方式有的擦寫方式有多種，不同的多種，不同的擦寫方式有不擦寫方式有不同的陣列連接同的陣列連接方式。方式。電子科學(xué)與技術(shù)電子科學(xué)與技術(shù)集成電路設(shè)計(jì)原理集成電路設(shè)計(jì)原理2022-5-14 韓韓 良良706-6 Flash Memory 及電荷泵及電荷泵電子科學(xué)與技術(shù)電子科學(xué)與技術(shù)集成電路設(shè)計(jì)原理集成電路設(shè)計(jì)原理2022-5-14 韓韓 良良71快閃存儲(chǔ)器（快閃存儲(chǔ)器（ Flash Memory ）就是針對）就是針對此缺點(diǎn)研制的。此缺點(diǎn)研制的。采用新型隧道氧化

58、采用新型隧道氧化層層MOS管。管。 EEPROM的缺點(diǎn)：擦寫需要高電壓脈沖；擦寫時(shí)間長；存儲(chǔ)的缺點(diǎn)：擦寫需要高電壓脈沖；擦寫時(shí)間長；存儲(chǔ)單元需兩只單元需兩只MOS管。管。1.隧道層在源區(qū)；隧道層在源區(qū)； 2.隧道層更薄隧道層更薄1015nm。在控制柵和源極間加。在控制柵和源極間加12V電壓即電壓即可使隧道導(dǎo)通?？墒顾淼缹?dǎo)通。該管特點(diǎn)：該管特點(diǎn)：電子科學(xué)與技術(shù)電子科學(xué)與技術(shù)集成電路設(shè)計(jì)原理集成電路設(shè)計(jì)原理2022-5-14 韓韓 良良72存儲(chǔ)單元的工作原理：存儲(chǔ)單元的工作原理：1.寫入利用雪崩注入法。源極接地；寫入利用雪崩注入法。源極接地；漏極接漏極接6V；控制柵；控制柵12V脈沖，寬脈沖，寬1

59、0 s。2.擦除用隧道效應(yīng)?？刂茤沤拥?；擦除用隧道效應(yīng)?？刂茤沤拥?；源極接源極接12V脈沖，寬為脈沖，寬為100ms。因。因?yàn)槠瑑?nèi)所有疊柵管的源極都連在為片內(nèi)所有疊柵管的源極都連在一起，所以一個(gè)脈沖就可擦除全一起，所以一個(gè)脈沖就可擦除全部單元。部單元。3.讀出：源極接地，字線為讀出：源極接地，字線為5V邏邏輯高電平。輯高電平。6V0V12V10 s0V12V100ms快閃存儲(chǔ)器特點(diǎn)：集成度高，容量大，成本低，使用方便?？扉W存儲(chǔ)器特點(diǎn)：集成度高，容量大，成本低，使用方便。5V電子科學(xué)與技術(shù)電子科學(xué)與技術(shù)集成電路設(shè)計(jì)原理集成電路設(shè)計(jì)原理2022-5-14 韓韓 良良73片內(nèi)高壓產(chǎn)生電路（電荷泵）片

60、內(nèi)高壓產(chǎn)生電路（電荷泵） 為了方便用戶在線編為了方便用戶在線編程，通常設(shè)計(jì)片內(nèi)自產(chǎn)生程，通常設(shè)計(jì)片內(nèi)自產(chǎn)生高壓電路。高壓電路。(1)電荷泵（升壓）原理電荷泵（升壓）原理設(shè)初始：設(shè)初始：Vx=0，VA=VDD-VT ， QC=C(VDD-VT) VB=VDD-2VT ， QL=CL(VDD-2VT) Vx=1時(shí)，自舉使時(shí)，自舉使VA=2VDD-VT， M1截止，截止，M2導(dǎo)通導(dǎo)通C和和CL進(jìn)行電荷在分配進(jìn)行電荷在分配， VB上升上升Vx=0時(shí)，時(shí)，VA回落回落， M1導(dǎo)通補(bǔ)充導(dǎo)通補(bǔ)充QC，M2截止使截止使VB保持保持如此往復(fù)，最終使如此往復(fù)，最終使VB=2VDD-2VT （忽略襯偏效應(yīng)等）（忽略