計(jì)算機(jī)組成原理答案唐朔飛精簡(jiǎn)版

1、七夕，古今詩人慣詠星月與悲情。吾生雖晚，世態(tài)炎涼卻已看透矣。情也成空，且作“揮手袖底風(fēng)”罷。是夜，窗外風(fēng)雨如晦，吾獨(dú)坐陋室，聽一曲塵緣，合成詩韻一首，覺放諸古今，亦獨(dú)有風(fēng)韻也。乃書于紙上。畢而臥。凄然入夢(mèng)。乙酉年七月初七。-嘯之記。 第 一 章1. 什么是計(jì)算機(jī)系統(tǒng)、計(jì)算機(jī)硬件和計(jì)算機(jī)軟件？硬件和軟件哪個(gè)更重要？解：P3計(jì)算機(jī)系統(tǒng)計(jì)算機(jī)硬件、軟件和數(shù)據(jù)通信設(shè)備的物理或邏輯的綜合體。計(jì)算機(jī)硬件計(jì)算機(jī)的物理實(shí)體。計(jì)算機(jī)軟件計(jì)算機(jī)運(yùn)行所需的程序及相關(guān)資料。硬件和軟件在計(jì)算機(jī)系統(tǒng)中相互依存，缺一不可，因此同 重要。5. 馮諾依曼計(jì)算機(jī)的特點(diǎn)是什么？解：馮氏計(jì)算機(jī)的特點(diǎn)是：P9 由運(yùn)算器、控制器、存儲(chǔ)器

2、、輸入設(shè)備、輸出設(shè)備五大部件組成； 指令和數(shù)據(jù)以同一形式（二進(jìn)制形式）存于存儲(chǔ)器中； 指令由操作碼、地址碼兩大部分組成； 指令在存儲(chǔ)器中順序存放，通常自動(dòng)順序取出執(zhí)行； 以運(yùn)算器為中心（原始馮氏機(jī)）。7. 解釋下列概念：主機(jī)、C*U、主存、存儲(chǔ)單元、存儲(chǔ)元件、存儲(chǔ)基元、存儲(chǔ)元、存儲(chǔ)字、存儲(chǔ)字長、存儲(chǔ)容量、機(jī)器字長、指令字長。解：P10主機(jī)是計(jì)算機(jī)硬件的主體部分，由CPU+MM（主存或內(nèi)存）組成；CPU中央處理器（機(jī)），是計(jì)算機(jī)硬件的核心部件，由運(yùn)算器 +控制器組成；主存計(jì)算機(jī)中存放正在運(yùn)行的程序和數(shù)據(jù)的存儲(chǔ)器，為計(jì)算機(jī)的主要工作存儲(chǔ)器，可隨機(jī)存?。淮鎯?chǔ)單元可存放一個(gè)機(jī)器字并具有特定存儲(chǔ)地址的存

3、儲(chǔ)單位；存儲(chǔ)元件存儲(chǔ)一位二進(jìn)制信息的物理元件，是存儲(chǔ)器中最小的存儲(chǔ)單位，又叫存儲(chǔ)基元或存儲(chǔ)元，不能單獨(dú)存?。淮鎯?chǔ)字一個(gè)存儲(chǔ)單元所存二進(jìn)制代碼的邏輯單位；存儲(chǔ)字長一個(gè)存儲(chǔ)單元所存二進(jìn)制代碼的位數(shù)；存儲(chǔ)容量存儲(chǔ)器中可存二進(jìn)制代碼的總量；機(jī)器字長CPU能同時(shí)處理的數(shù)據(jù)位數(shù)；指令字長一條指令的二進(jìn)制代碼位數(shù)；義：MQ、X、MAR、MDR、I/*、MIPS、CPI、FL*PS解：CPUCentral Proces*i*g*it，中央處理機(jī)（器），見7題；PCProgram Cou*t*r，程序計(jì)數(shù)器，存放當(dāng)前欲執(zhí)行指令的地址，并可自動(dòng)計(jì)數(shù)形成下一條指令地址的計(jì)數(shù)器；I*Instruction Re*is

4、ter，指令寄存器，存放當(dāng)前正在執(zhí)行的指令的寄存器；8. 解釋下列英文縮寫的中文含CP*、PC、IR、C*、ALU、ACC、CUControl Unit，控制單元（部件），控制器中產(chǎn)生微操作命令序列的部件，為控制器的核心部件；ALUArithmetic Log*cUnit，算術(shù)邏輯運(yùn)算單元，運(yùn)算器中完成算術(shù)邏輯運(yùn)算的邏輯部件；A*CAccumulator，累加器，運(yùn)算器中運(yùn)算前存放操作數(shù)、運(yùn)算后存放運(yùn)算結(jié)果的寄存器；MQMultiplier-Quo*i*ntRegist*r，乘商寄存器，乘 運(yùn)算時(shí)存放乘數(shù)、除 時(shí)存放商的寄存器。X此字母沒有專指的縮寫含義，可以用作任一部件名，在此表示操作數(shù)寄存

5、器，即運(yùn)算器中工作寄存器之一，用來存放操作數(shù)；*ARMem*y AddressRegi*er，存儲(chǔ)器地址寄存器，內(nèi)存中用來存放欲訪問存儲(chǔ)單元地址的寄存器；MDRMemor* DataRegist*r，存儲(chǔ)器數(shù)據(jù)緩沖寄存器，主存中用來存放從某單元讀出、或?qū)懭肽炒鎯?chǔ)單元數(shù)據(jù)的寄存器；I/OI*p*t/Outpute*uipment，輸入/輸出設(shè)備，為輸入設(shè)備和輸出設(shè)備的總稱，用于計(jì)算機(jī)內(nèi)部和外界信息的轉(zhuǎn)換與傳送；MIPS*llio*Instruct*on P*r Seco*d，每秒執(zhí)行百萬條指令數(shù)，為計(jì)算機(jī)運(yùn)算速度指標(biāo)的一種計(jì)量單位；*PICycl* PerInstruction，執(zhí)行一條指令所需

6、時(shí)鐘周期數(shù)，計(jì)算機(jī)運(yùn)算速度指標(biāo)計(jì)量單位之一；FLO*SF*oatingPoint Op*tion PerS*cond，每秒浮點(diǎn)運(yùn)算次數(shù)，計(jì)算機(jī)運(yùn)算速度計(jì)量單位之一。10. 指令和數(shù)據(jù)都存于存儲(chǔ)器中,計(jì)算機(jī)如何區(qū)分它們？解：計(jì)算機(jī)硬件主要通過不同的時(shí)間段來區(qū)分指令和數(shù)據(jù)，即：取指周期（或取指微程序）取出的既為指令，執(zhí)行周期（或相應(yīng)微程序）取出的既為數(shù)據(jù)。另外也可通過地址來源區(qū)分，從PC指出的存儲(chǔ)單元取出的是指令，由指令地址碼部分提供操作數(shù)地址。返回目錄系統(tǒng)總線第三章1. 什么是總線？總線傳輸有何特點(diǎn)？為了減輕總線負(fù)載，總線上的部件應(yīng)具備什么特點(diǎn)？解：總線是多個(gè)部件共享的傳輸部件；總線傳輸?shù)奶攸c(diǎn)是

7、：某一時(shí)刻只能有一路信息在總線上傳輸，即分時(shí)使用；為了減輕總線負(fù)載，總線上的部件應(yīng)通過三態(tài)驅(qū)動(dòng)緩沖電路與總線連通。4. 為什么要設(shè)置總線判優(yōu)控制？常見的集中式總線控制有幾種？各有何特點(diǎn)？哪種方式響應(yīng)時(shí)間最快？哪種方式對(duì)電路故障最敏感？解：總線判優(yōu)控制解決多個(gè)部件同時(shí)申請(qǐng)總線時(shí)的使用權(quán)分配問題；常見的集中式總線控制有三種：鏈?zhǔn)讲樵?、?jì)數(shù)器查詢、獨(dú) 請(qǐng)求；特點(diǎn)：鏈?zhǔn)讲樵兎绞竭B線簡(jiǎn)單，易于擴(kuò)充，對(duì)電路故障最敏感；計(jì)數(shù)器查詢方式優(yōu)先級(jí)設(shè)置較靈活，對(duì)故障不敏感，連線及控制過程較復(fù)雜；獨(dú) 請(qǐng)求方式判優(yōu)速度最快，但硬件器件用量大，連線多，成本較高。5. 解釋下列概念：總線的主設(shè)備（或主模塊）、總線的從設(shè)備（

8、或從模塊）、總線的傳輸周期和總線的通信控制。解：總線的主設(shè)備（主模塊）指一次總線傳輸期間，擁有總線控制權(quán)的設(shè)備（模塊）；總線的從設(shè)備（從模塊）指一次總線傳輸期間，配合主設(shè)備完成傳輸?shù)脑O(shè)備（模塊），它只能被動(dòng)接受主設(shè)備發(fā)來的命令；總線的傳輸周期總線完成一次完整而可靠的傳輸所需時(shí)間；總線的通信控制指總線傳送過程中雙方的時(shí)間配合方式。信。6. 試比較同步通信和異步通解：同步通信由統(tǒng)一時(shí)鐘控制的通信，控制方式簡(jiǎn)單，靈活性差，當(dāng)系統(tǒng)中各部件工作速度差異較大時(shí)，總線工作效率明顯下降。適合于速度差別不大的場(chǎng)合；異步通信不由統(tǒng)一時(shí)鐘控制的通信，部件間采用應(yīng)答方式進(jìn)行聯(lián)系，控制方式較同步復(fù)雜，靈活性高，當(dāng)系統(tǒng)中

9、各部件工作速度差異較大時(shí)，有利于提高總線工作效率。8. 為什么說半同步通信同時(shí)保留了同步通信和異步通信的特點(diǎn)？解：半同步通信既能像同步通信那 由統(tǒng)一時(shí)鐘控制，又能像異步通信那 允許傳輸時(shí)間不一致，因此工作效率介于兩者之間。*0. 為什么要設(shè)置總線標(biāo)準(zhǔn)？你知道目前流行的總線標(biāo)準(zhǔn)有哪些？什么叫plug and*lay？哪些總線有這一特點(diǎn)？解：總線標(biāo)準(zhǔn)的設(shè)置主要解決不同廠家各類模塊化產(chǎn)品的兼容問題；目前流行的總線標(biāo)準(zhǔn)有：ISA、EISA、*CI等；plug and play即插即用，E*SA、*CI等具有此功能。11. 畫一個(gè)具有雙向傳輸功能的總線邏輯圖。解：此題實(shí)際上是要求設(shè)計(jì)一個(gè)雙向總線收發(fā)器，

10、設(shè)計(jì)要素為三態(tài)、方向、使能等控制功能的實(shí)現(xiàn)，可參考74LS245等總線緩沖器芯片內(nèi)部電路。邏輯圖如下：（n位）G *1Bn DIRA1*n1*. 設(shè)數(shù)據(jù)總線上接有A、B、C、D四個(gè)寄存器，要求選用合適的74系列芯片，完成下列邏輯設(shè)計(jì)：（ 1）設(shè)計(jì)一個(gè)電路，在同一時(shí)間實(shí)現(xiàn)*、DB和DC寄存器間的傳送；（ 2）設(shè)計(jì)一個(gè)電路，實(shí)現(xiàn)下列操作：T*時(shí)刻完成D總線；T*時(shí)刻完成總線A；T2時(shí)刻完成A總線；T3時(shí)刻完成總線B。解：（ 1）采用三態(tài)輸出的D型寄存器7*L*74做A、B、C、D四個(gè)寄存器，其輸出可直接掛總線。A、*、C三個(gè)寄存器的輸入采用同一脈沖打入。注意-OE為電平控制，與打入脈沖間的時(shí)間配合

11、關(guān)系為：-OE：令：BUSA=BUSB=B*S*=CP；DBUS= -OE；*P：當(dāng)CP前沿到來時(shí)， DA、B、C?，F(xiàn)以8位總線為例，設(shè)計(jì)此電路，如下圖示：數(shù)據(jù)總線D7*0ABUSBUSA1QOE1D*74A*Q BBUS8D1QOE*D37*BB*SB8Q *BUS8DBUS*1Q*E*D374C8Q D*US8*BUSD1QOE1D37*D8Q8D（ 2）寄存器設(shè)置同（1），由于本題中發(fā)送、接收不在同一節(jié)拍，因此總線需設(shè)鎖存器緩沖，鎖存器采用74LS373（電平使能輸入）。節(jié)拍、脈沖配合關(guān)系如下：時(shí)鐘： CLK：節(jié)拍電平：Ti：打入脈沖：Pi：圖中，脈沖包在電平中，為了留有較多的傳送時(shí)間，

12、脈沖設(shè)置在靠近電平后沿處。節(jié)拍、脈沖分配邏輯如下：T0二位格雷碼同步計(jì)數(shù)器G Y0*11/2139Y2AB Y3-T*1-*1*-T*1-T*1&P0T*&P1T*&*2T3&P31CLK節(jié)拍、脈沖時(shí)序圖如下：時(shí)鐘：CLK：輸出： T0：*1：*2：T3：輸入： P*：P1：P2：返回目錄以 8位總線為例，電路設(shè)計(jì)如下：（圖中，A、B、C、D四個(gè)寄存器與數(shù)據(jù)總線的連接方 同上。）數(shù)據(jù)總線（*7D0）ABUS*U*8Q8DBUSC1QOE1D1QOE1D*74ABU*A*BUS8Q8DB*B*QOE*D374B37*CDBUS8Q8D*SD1QOE1*374D8Q*D1QOE1D8*373 G*

13、D令：ABUS = -T2D*US = -T0BUS* = P1BUS* = P3=1=1T1 T3 * T2存 儲(chǔ) 器第四章4. 說明存取周期和存取時(shí)間的區(qū)別。解：存取周期和存取時(shí)間的主要區(qū)別是：存取時(shí)間僅為完成一次操作的時(shí)間，而存取周期不僅包含操作時(shí)間，還包含操作后線路的恢復(fù)時(shí)間。即：存取周期 =存取時(shí)間 +恢復(fù)時(shí)間5. 什么是存儲(chǔ)器的帶寬？若存儲(chǔ)器的數(shù)據(jù)總線寬度為32位，存取周期為20*ns，則存儲(chǔ)器的帶寬是多少？解：存儲(chǔ)器的帶寬指單位時(shí)間內(nèi)從存儲(chǔ)器進(jìn)出信息的最大數(shù)量。存儲(chǔ)器帶寬 = 1/200ns X 32位= 1*0M位/秒 = 2*M*/S = 5M字/秒6. 某機(jī)字長為32位，其

14、存儲(chǔ)容量是64KB，按字編址它的尋址范圍是多少？若主存以字節(jié)編址，試畫出主存字地址和字節(jié)地址的分配情況。解：存儲(chǔ)容量是64KB時(shí)，按字節(jié)編址的尋址范圍就是64K*，則：按字尋址范圍 = 6*KX8 / 32=1*K字按字節(jié)編址時(shí)的主存地址分配圖如字地址 HB 字節(jié)地址LB下：0*65528*465532 655321565533*66553*7655357. 一個(gè)容量為16KX32位的存儲(chǔ)器，其地址線和數(shù)據(jù)線的總和是多少？當(dāng)選用下列不同規(guī)格的存儲(chǔ)芯片時(shí)，各需要多少片？1KX4位，2KX8位，*KX4位，16KX*位，4KX8位，8KX8位解：地址線和數(shù)據(jù)線的總和 = 14 + 32 = 46根

15、；各需要的片數(shù)為：1KX4：16K*32 / 1KX* = 1*X8 = 128片2KX*：16KX32 / 2K*8 = 8X* = 3*片4KX*：16KX32 / 4KX4 = 4*8 = 32片16KX1：16KX32 / 16KX* = 32片4KX8：16*X32 / *K*8 = 4X4 = 1*片8KX8 16KX32 / 8KX8 = 2X4 = *9. 什么叫刷新？為什么要刷新？說明刷新有幾種方 。解：刷新對(duì)DRAM定期進(jìn)行的全部重寫過程；刷新原因因電容泄漏而引起的DRAM所存信息的衰減需要及時(shí)補(bǔ)充，因此安排了定期刷新操作；常用的刷新方 有三種集中式、分散式、異步式。集中式

16、：在最大刷新間隔時(shí)間內(nèi)，集中安排一段時(shí)間進(jìn)行刷新；分散式：在每個(gè)讀/寫周期之后插入一個(gè)刷新周期，無*PU訪存死時(shí)間；異步式：是集中式和分散式的折衷。*. 半導(dǎo)體存儲(chǔ)器芯片的譯碼驅(qū)動(dòng)方式有幾種？解：半導(dǎo)體存儲(chǔ)器芯片的譯碼驅(qū)動(dòng)方式有兩種：線選 和重合 。線選 ：地址譯碼信號(hào)只選中同一個(gè)字的所有位，結(jié)構(gòu)簡(jiǎn)單，費(fèi)器材；重合 ：地址分行、列兩部分譯碼，行、列譯碼線的交叉點(diǎn)即為所選單元。這種方 通過行、列譯碼信號(hào)的重合來選址，也稱矩陣譯碼?？纱蟠蠊?jié)省器材用量，是最常用的譯碼驅(qū)動(dòng)方式。11. 畫出用1024*4位的存儲(chǔ)芯片組成一個(gè)容量為64KX*位的存儲(chǔ)器邏輯框圖。要求 64K分成4個(gè)頁面，每個(gè)頁面分1*組

17、，指出共需多少片存儲(chǔ)芯片。解：設(shè)采用S*AM芯片，總片數(shù) = 64*X8位 / 1024X4位= 64X2 = 128片題意分析：本題設(shè)計(jì)的存儲(chǔ)器結(jié)構(gòu)上分為總體、頁面、組三級(jí)，因此畫圖時(shí)也應(yīng)分三級(jí)畫。首先應(yīng)確定各級(jí)的容量：頁面容量 =總?cè)萘?/頁面數(shù)= *4KX*位 / 4= 16KX8位；位；組容量 =頁面容量 /組數(shù)= 16KX8位 / 16 = *KX8組內(nèi)片數(shù) =組容量 /片容量= 1KX8位 / 1KX4位 = 2片；地址分配：頁面號(hào) 組號(hào)2 4組內(nèi)地址*0組邏輯圖如下：（位擴(kuò)展）*0-W*-CSi1KX4S*AM1KX81KX4*RAM* 7D 6D 5D4D 3D *D 1D0頁

18、面邏輯框圖：（字?jǐn)U展）A10A1*A12A13組譯碼器4:16-CS0-CS1-CS216KX81*X8（組*）1K*8（組1）1KX8（組2）-CS151KX8（組15）-CEiA90-W* D70存儲(chǔ)器邏輯框圖：（字?jǐn)U展）16*X8（頁面0）*14A15頁面譯碼器2:4-CE0-CE116KX8（頁面1）-CE2*6KX8（頁面2）-CE31*KX8（頁面*）A130 -WE D7*12. 設(shè)有一個(gè)64KX8位的RAM芯片，試問該芯片共有多少個(gè)基本單元電路（簡(jiǎn)稱存儲(chǔ)基元）？欲設(shè)計(jì)一種具有上述同 多存儲(chǔ)基元的芯片，要求對(duì)芯片字長的選擇應(yīng)滿足地址線和數(shù)據(jù)線的總和為最小，試確定這種芯片的地址線和

19、數(shù)據(jù)線，并說明有幾種解答。解：存儲(chǔ)基元總數(shù) = 64KX8位= 512K位 = 2 19位；思路：如要滿足地址線和數(shù)據(jù)線總和最小，應(yīng)盡量把存儲(chǔ)元安排在字向，因?yàn)榈刂肺粩?shù)和字?jǐn)?shù)成2的冪的關(guān)系，可較好地壓縮線數(shù)。設(shè)地址線根數(shù)為a，數(shù)據(jù)線根數(shù)為b，則片容量為：* aXb = 2 19；b = 2 *-a；若a = 19，b = 1，總和 = 19+1 = 20；a = 18，b = 2，總和 = 18+2 = 20；a = 17，b = *，總和 = 1*+* = 21；* = 16，b = 8，總和 = 16+8 = *； 由上可看出：片字?jǐn)?shù)越少，片字長越長，引腳數(shù)越多。片字?jǐn)?shù)、片位數(shù)均按 2的冪

20、變化。結(jié)論：如果滿足地址線和數(shù)據(jù)線的總和為最小，這種芯片的引腳分配方案有兩種：地址線 = 19根，數(shù)據(jù)線 = *根；或地址線 = 18根，數(shù)據(jù)線 = *根。1*. 某*位微型機(jī)地址碼為18位，若使用4KX4位的RA*芯片組成模塊板結(jié)構(gòu)的存儲(chǔ)器，試問：（ 1）該機(jī)所允許的最大主存空間是多少？（ 2）若每個(gè)模塊板為32K*8位，共需幾個(gè)模塊板？（ 3）每個(gè)模塊板內(nèi)共有幾片RAM芯片？（ 4）共有多少片R*M？（ 5）CPU如何選擇各模塊板？解：（ 1）2 18 = 2*6*，則該機(jī)所允許的最大主存空間是256KX8位（或*56KB）；（ 2）模塊板總數(shù) = 256KX8 /32KX8= 8塊；（

21、3）板內(nèi)片數(shù) = 32K*8位 / *K*4位= 8X2 = 16片；（ 4）總片數(shù) = 16片X* = 128片；（ 5）CPU通過最高3位地址譯碼選板，次高3位地址譯碼選片。地址格式分17配如下：板地址 片地址3 3*5 *1* 1*片內(nèi)地址*214. 設(shè)CPU共有16根地址線，8根數(shù)據(jù)線，并用-MR*Q（低電平有效）作訪存控制信號(hào)，R/-W作讀寫命令信號(hào)（高電平為讀，低電評(píng)為寫）?，F(xiàn)有下列存儲(chǔ)芯片：ROM（2KX8位，4KX4位，8*X8位），*AM（1K*4位，2KX8位，4K*8位），及74138譯碼器和其他門電路（門電路自定）。試從上述規(guī)格中選用合適芯片，畫出CP*和存儲(chǔ)芯片的連接

22、圖。要求：（ 1）最小4K地址為系統(tǒng)程序區(qū)，409*16383地址范圍為用戶程序區(qū)；（ 2）指出選用的存儲(chǔ)芯片類型及數(shù)量；（ 3）詳細(xì)畫出片選邏輯。解：（ 1）地址空間分配圖：040954096819181921228712*8163834K（ROM）4K（*RAM） Y14K（SRAM） Y24K（SRAM） Y3*0*15=0A15=1*5535（ 2）選片：ROM：*K*4位：*片；RAM：4KX8位：3片；（ 3）CPU和存儲(chǔ)器連接邏輯圖及片選邏輯：+5V-MREQA15A14A*3A12CPU*1*0R/-WD30D74CB-G2AG1A -*0-G2B74*3* -Y1（3：8）

23、-Y2-CS04KX4ROM-CS14K*8RA*-Y34KX4ROM-*S2*KX8RAM4KX*RAM-CS315. C*U假設(shè)同上題，現(xiàn)有8片8KX8位的*A*芯片與CP*相連，試回答：（ *）用741*8譯碼器畫出*P*與存儲(chǔ)芯片的連接圖；（ *）寫出每片RAM的地址范圍；（ 3）如果運(yùn)行時(shí)發(fā)現(xiàn)不論往哪片RA*寫入數(shù)據(jù)后，以A00*H為起始地址的存儲(chǔ)芯片都有與其相同的數(shù)據(jù)，分析故障原因。（ *）根據(jù)（*）的連接圖，若出現(xiàn)地址線A13與*PU斷線，并搭接到高電平上， 出現(xiàn)什么后果？解：（ 1）*P*與存儲(chǔ)器芯片連接邏輯圖：R/-WD7*A120*PU-MREQA13*1*158KX8*R

24、AM8K*8SRAM8*8*RAM8KX8SR*M-CS0-G2A-G2BA B C-CS1-CS2 -CS*74138（3：8）G1+5V（ 2）地址空間分配圖：Y0 8KX8 RAM 08191Y1 8*X8 RAM 819216383Y2 8KX8 RAM *638424575Y3 8KX8 RAM 2457632767*4 8KX8 *AM 3276840959Y5 8KX8 *AM 409604*151*6 8KX8 *A* 4915*57343Y7 8KX8 RAM 57344*535（ *）如果運(yùn)行時(shí)發(fā)現(xiàn)不論往哪片RAM寫入數(shù)據(jù)后，以A000H為起始地址的存儲(chǔ)芯片都有與其相同的數(shù)

25、據(jù)，則根本的故障原因?yàn)椋涸摯鎯?chǔ)芯片的片選輸入端很可能總是處于低電平。可能的情況有：1）該片的-*S端與-WE端錯(cuò)連或短路；2）該片的-CS端與CPU的-MR*Q端錯(cuò)連或短路；3）該片的-CS端與地線錯(cuò)連或短路；在此，假設(shè)芯片與譯碼器本身都是好的。（ 4）如果地址線A13與CPU斷線，并搭接到高電平上，出現(xiàn)A13恒為1的情況。此時(shí)存儲(chǔ)器只能尋址A13=1的地址空間，A13=0的另一半地址空間 永遠(yuǎn)訪問不到。若對(duì)A13=0的地址空間進(jìn)行訪問，只能錯(cuò)誤地訪問到A13=1的對(duì)應(yīng)空間中去。1*. 某機(jī)字長*6位，常規(guī)的存儲(chǔ)空間為64K字，若想不改用其他高速的存儲(chǔ)芯片，而使訪存速度提高到 8倍，可采取什么

26、措施？畫圖說明。解：若想不改用高速存儲(chǔ)芯片，而使訪存速度提高到8倍，可采取多體交叉存取技術(shù)，圖示如下：08M08K19M*8K210M28K311M38K4*25136*4715 M48KM58KM68*M78K存儲(chǔ)總線存儲(chǔ)管理8體交叉訪問時(shí)序：?jiǎn)误w存取周期返回目錄t啟動(dòng)M0：?jiǎn)?dòng)M1：?jiǎn)?dòng)M2：?jiǎn)?dòng)M3：?jiǎn)?dòng)M4：?jiǎn)?dòng)M5：?jiǎn)?dòng)M6：?jiǎn)?dòng)M7：由圖可知：每隔1/8個(gè)存取周期就可在存儲(chǔ)總線上獲得一個(gè)數(shù)據(jù)。2*. 畫出RZ、NRZ、N*Z1、P*、FM寫入數(shù)字串1011001的寫入電流波形圖。解：RZ：NRZ：NRZ1：P*：FM：1011*01ttttt24. 以寫入*001 0110為例，比

27、較調(diào)頻制和改進(jìn)調(diào)頻制的寫電流波形圖。解：寫電流波形圖如下：1 0 * 1 0 1 1*M:MFM:*FM:0tt*10010110頻率提高一倍后的MFM制。比較：1）FM和MFM寫電流在位周期中心處的變化規(guī)則相同；2）M*M制除連續(xù)一串0時(shí)兩個(gè) 0周期交界處電流仍變化外，基本取消了位周期起始處的電流變化；3）FM制記錄一位二進(jìn)制代碼最多兩次磁翻轉(zhuǎn)，MFM制記錄一位二進(jìn)制代碼最多一次磁翻轉(zhuǎn)，因此MFM制的記錄密度可提高一倍。上圖中示出了在MFM制時(shí)位周期時(shí)間縮短一倍的情況。由圖可知，當(dāng)M*M制記錄密度提高一倍時(shí)，其寫電流頻率與F*制的寫電流頻率相當(dāng)；4）由于MFM制并不是每個(gè)位周期都有電流變化，

28、故自同步脈沖的分離需依據(jù)相鄰兩個(gè)位周期的讀出信息產(chǎn)生，自同步技術(shù)比FM制復(fù)雜得多。25. 畫出調(diào)相制記錄011*0010的驅(qū)動(dòng)電流、記錄磁通、感應(yīng)電勢(shì)、同步脈沖及讀出代碼等幾種波形。110001I：f：e：T：D：解：00*tttt26. 磁盤組有六片磁盤，每片有兩個(gè)記錄面，存儲(chǔ)區(qū)域內(nèi)徑22厘米，外徑33厘米，道密度為*0道/厘米，內(nèi)層密度為400位/厘米，轉(zhuǎn)速2400轉(zhuǎn)/分，問：（ 1）共有多少存儲(chǔ)面可用？（ 2）共有多少柱面？（ 3）盤組總存儲(chǔ)容量是多少？（ 4）數(shù)據(jù)傳輸率是多少？有：解：（ *）若去掉兩個(gè)保護(hù)面，則共6 X 2 - 2 = 10個(gè)存儲(chǔ)面可用；道（ 2）有效存儲(chǔ)區(qū)域=（33

29、-22）/ 2 = *.5cm柱面數(shù) = 40道/cm X 5.5= 220（ 3）內(nèi)層道周長=22*=*9.08cm/cmX69.0*cm道容量=400位= 3454B面容量=3*54B X 220道= 759，880B盤組總?cè)萘?= 759，8*0* X 10面（ 4）轉(zhuǎn)速 = 2*0*轉(zhuǎn) / 60秒= 40轉(zhuǎn)/秒數(shù)據(jù)傳輸率 = 3454B X 40轉(zhuǎn)/秒= 138，160 */S27. 某磁盤存儲(chǔ)器轉(zhuǎn)速為3000轉(zhuǎn)/分，共有4個(gè)記錄盤面，每毫米*道，每道記錄信息12 288字節(jié)，最小磁道直徑為230mm，共有275道，求：（ 1）磁盤存儲(chǔ)器的存儲(chǔ)容量；（ 2）最高位密度（最小磁道的位密度

30、）和最低位密度；（ *）磁盤數(shù)據(jù)傳輸率；（ 4）平均等待時(shí)間。解：返回目錄（ 1）存儲(chǔ)容量 = 2*5道*2 288B/道X4面 = 13 516 8*0B（ 2）最高位密度 = 12 *88B/230p= 1*B/mm = 136位/*m（向下取整）最大磁道直徑=230mm+275道/5道 X2= 230mm + 11*mm = *4*mm最低位密度 = 1* 288B / 340p= *1B/mm = 92位 / mm （向下取整）（ 3）磁盤數(shù)據(jù)傳輸率= 12 288* X 3*00轉(zhuǎn)/分=12 *88B X 50轉(zhuǎn)/秒=6144*0B/*（ 4）平均等待時(shí)間 = 1/50 / * =1

31、0ms輸入輸出系統(tǒng)第五章1. I/O有哪些編址方式？各有何特點(diǎn)？解：常用的*/O編址方式有兩種：I/*與內(nèi)存統(tǒng)一編址和I/O獨(dú) 編址；特點(diǎn)： I/O與內(nèi)存統(tǒng)一編址方式的I/O地址采用與主存單元地址完全一的格式，I/O設(shè)備和主存占用同一個(gè)地址空間，CPU可像訪問主存一 訪問I/O設(shè)備，不需要安排專門的*/*指令。I/O獨(dú) 編址方式時(shí)機(jī)器為I/O設(shè)備專門安排一套完全不同于主存地址格式的地址編碼，此時(shí)I/O地址與主存地址是兩個(gè)獨(dú) 的空間，C*需要通過專門的I/O指令來訪問I/O地址空間。6. 字符顯示器的接口電路中配有緩沖存儲(chǔ)器和只讀存儲(chǔ)器，各有何作用？解：顯示緩沖存儲(chǔ)器的作用是支持屏幕掃描時(shí)的反復(fù)

32、刷新；只讀存儲(chǔ)器作為字符發(fā)生器使用，他起著 字符的ASCII碼轉(zhuǎn)換為字形點(diǎn)陣信息的作用。8. 某計(jì)算機(jī)的I/*設(shè)備采用異步串行傳送方式傳送字符信息。字符信息的格式為一位起始位、七位數(shù)據(jù)位、一位校驗(yàn)位和一位停止位。若要求每秒鐘傳送4*0個(gè)字符，那么該設(shè)備的數(shù)據(jù)傳送速率為多少？解：48010=480*位/秒=480*波特；波特是數(shù)據(jù)傳送速率波特率的單位。10. 什么是*/*接口?為什么要設(shè)置I/O接口？I/O接口如何分類？解： I/O接口一般指CPU和I/O設(shè)備間的連接部件； I/O接口分類方 很多，主要有：按數(shù)據(jù)傳送方式分有并行接口和串行接口兩種；按數(shù)據(jù)傳送的控制方式分有程序控制接口、程序中斷接

33、口、D*A接口三種。*2. 結(jié)合程序查詢方式的接口電路，說明其工作過程。解：程序查詢接口工作過程如下（以輸入為例）：1）CPU發(fā)I/O地址地址總線接口設(shè)備選擇器譯碼選中，發(fā)SEL信號(hào)開命令接收門；向設(shè)備發(fā)啟動(dòng)命令設(shè)備開始工作；3）CPU等待，輸入設(shè)備讀出數(shù)據(jù)DBR；4）外設(shè)工作完成，完成信號(hào)接口 B置0，D置*；5）準(zhǔn)備就緒信號(hào)控制總線 CPU；6）輸入：CPU通過輸入指令（IN）*BR中的數(shù)據(jù)取走；2）CPU發(fā)啟動(dòng)命令 D置0，B置1 接口若為輸出，除數(shù)據(jù)傳送方向相反以外，其他操作與輸入類似。工作過程如下：1）*PU發(fā)I/O地址地址總線接口設(shè)備選擇器譯碼選中，發(fā)SEL信號(hào)開命令接收門；*）輸

34、出： CPU通過輸出指令（OUT）數(shù)據(jù)放入接口DBR中；*）CP*發(fā)啟動(dòng)命令 D置0，B置* 接口向設(shè)備發(fā)啟動(dòng)命令設(shè)備開始工作；4）CPU等待，輸出設(shè)備 數(shù)據(jù)從 D*R取走；5）外設(shè)工作完成，完成信號(hào)接口 B置0，D置1；6）準(zhǔn)備就緒信號(hào)控制總線 CPU，C*U可通過指令再次向接口DBR輸出數(shù)據(jù)，進(jìn)行第二次傳送。1*. 說明中斷向量地址和入口地址的區(qū)別和聯(lián)系。解：中斷向量地址和入口地址的區(qū)別：向量地址是硬件電路（向量編碼器）產(chǎn)生的中斷源的內(nèi)存地址編號(hào)，中斷入口地址是中斷服務(wù)程序首址。中斷向量地址和入口地址的聯(lián)系：中斷向量地址可理解為中斷服務(wù)程序入口地址指示器（入口地址的地址），通過它訪存可獲得

35、中斷服務(wù)程序入口地址。14. 在什么條件下，I/O設(shè)備可以向CPU提出中斷請(qǐng)求？解：I/O設(shè)備向CPU提出中斷請(qǐng)求的條件是：I/O接口中的設(shè)備工作完成狀態(tài)為1（D=*），中斷屏蔽碼為0（MAS*=0），且C*U查詢中斷時(shí)，中斷請(qǐng)求觸發(fā)器狀態(tài)為1（I*TR=1）。15. 什么是中斷允許觸發(fā)器？它有何作用？解：中斷允許觸發(fā)器是CPU中斷系統(tǒng)中的一個(gè)部件，他起著開關(guān)中斷的作用（即中斷總開關(guān)，則中斷屏蔽觸發(fā)器可視為中斷的分開關(guān)）。16. 在什么條件和什么時(shí)間，*PU可以響應(yīng)I/O的中斷請(qǐng)求？解：CP*響應(yīng)I/O中斷請(qǐng)求的條件和時(shí)間是：當(dāng)中斷允許狀態(tài)為1（E*N*=1），且至少有一個(gè)中斷請(qǐng)求被查到，則在

36、一條指令執(zhí)行完時(shí)，響應(yīng)中斷。17. 某系統(tǒng)對(duì)輸入數(shù)據(jù)進(jìn)行取 處理，每抽取一個(gè)輸入數(shù)據(jù)，CPU就要中斷處理一次， 取 的數(shù)據(jù)存至存儲(chǔ)器的緩沖區(qū)中，該中斷處理需P秒。此外，緩沖區(qū)內(nèi)每存儲(chǔ)N個(gè)數(shù)據(jù)，主程序就要其取出進(jìn)行處理，這個(gè)處理需Q秒。試問該系統(tǒng)可以跟蹤到每秒多少次中斷請(qǐng)求？解：這是一道求中斷飽和度的題，要注意主程序?qū)?shù)據(jù)的處理不是中斷處理，因此Q秒不能算在中斷次數(shù)內(nèi)。*個(gè)數(shù)據(jù)所需的處理時(shí)間=P*+Q秒平均每個(gè)數(shù)據(jù)所需處理時(shí)間=（P*+Q） /*秒；求倒數(shù)得：該系統(tǒng)跟蹤到的每秒中斷請(qǐng)求數(shù)=N/（PN+Q）次。*9. 在程序中斷方式中，磁盤申請(qǐng)中斷的優(yōu)先權(quán)高于打印機(jī)。當(dāng)打印機(jī)正在進(jìn)行打印時(shí)，磁盤申

37、請(qǐng)中斷請(qǐng)求。試問是否要 打印機(jī)輸出停下來，等磁盤操作結(jié)束后，打印機(jī)輸出才能繼續(xù)進(jìn)行？為什么？解：這是一道多重中斷的題，由于磁盤中斷的優(yōu)先權(quán)高于打印機(jī)，因此應(yīng)打印機(jī)輸出停下來，等磁盤操作結(jié)束后，打印機(jī)輸出才能繼續(xù)進(jìn)行。因?yàn)榇蛴C(jī)的速度比磁盤輸入輸出的速度慢，并且暫停打印不 造成數(shù)據(jù)丟失。22. CPU對(duì)DM*請(qǐng)求和中斷請(qǐng)求的響應(yīng)時(shí)間是否一 ？為什么？解： CPU對(duì)DMA請(qǐng)求和中斷請(qǐng)求的響應(yīng)時(shí)間不一 ，因?yàn)閮煞N方式的交換速度相差很大，因此CP*必須以更短的時(shí)間間隔查詢并響應(yīng)DMA請(qǐng)求（一個(gè)存取周期末）。24. D*A的工作方式中，CPU暫停方式和周期挪用方式的數(shù)據(jù)傳送流程有何不同？畫圖說明。解：兩

38、種DMA方式的工作流程見下頁，其主要區(qū)別在于傳送階段，現(xiàn)行程序是否完全停止訪存。停止C*U訪存方式的DMA工作流程如下：現(xiàn)行程序DMAC開始工作I/O數(shù)據(jù)送BR或 (BR)送I/O啟動(dòng)I/OI/*準(zhǔn)備DMA 處理：向DMAC送MM緩沖區(qū)首址；*/O設(shè)備地址；交換個(gè)數(shù)；啟動(dòng)I/OCPUA現(xiàn)行程序總線請(qǐng)求數(shù)據(jù)傳送：響應(yīng)，停止*PU訪存現(xiàn)行程序等B待讓出總線DMA請(qǐng)求就緒現(xiàn)行程序A(AR)送MM(MAR)；(AR)+1；R/W(*)送MDR；WC減1；準(zhǔn)備下個(gè)數(shù)據(jù)DMA請(qǐng)求I/*數(shù)據(jù)送BR或 (BR)送I/OC就緒*CPUBDMACCI/OD現(xiàn)行程序等待(AR)送(MAR)；(AR)+1；R/W(B

39、R)送MDR；WC減1；準(zhǔn)備下個(gè)數(shù)據(jù)中斷請(qǐng)求現(xiàn)行程序響應(yīng)中斷現(xiàn)行程序*C=0后處理：中斷服務(wù)程序：校驗(yàn)、錯(cuò)誤檢測(cè)、停止外設(shè)或再啟動(dòng)及初始化。I/O停止周期竊取方式的DMA工作流程如下：現(xiàn)行程序DM*C開始工作I/O數(shù)據(jù)送BR或 (*)送I/O啟動(dòng)*MA 處理：向DMAC送MM緩沖區(qū)首址；I/O設(shè)備地址；交換個(gè)數(shù)；啟動(dòng)I/O*PUA現(xiàn)行程序總線請(qǐng)求數(shù)據(jù)傳送：響應(yīng)，讓出一個(gè)MM周期現(xiàn)行程序I/*/*準(zhǔn)備DMA請(qǐng)求就緒(AR)送*M(MAR)；(AR)+1；*/W(BR)送MDR；WC減1；準(zhǔn)備下個(gè)數(shù)據(jù)現(xiàn)行程序ADMA請(qǐng)求總線請(qǐng)求BI/*數(shù)據(jù)送BR或 (BR)送*/O*就緒DCPUB數(shù)據(jù)傳送：響應(yīng)，

40、讓出一個(gè)M*周期D*AC*I/OD(*R)送(MAR)；(*R)+*；R/W(BR)送MDR；WC減1；準(zhǔn)備下個(gè)數(shù)據(jù)中斷請(qǐng)求現(xiàn)行程序響應(yīng)中斷現(xiàn)行程序WC=0后處理：中斷服務(wù)程序：校驗(yàn)、錯(cuò)誤檢測(cè)、停止外設(shè)或再啟動(dòng)及初始化。I/O停止25. 假設(shè)某設(shè)備向CPU傳送信息的最高頻率是40K次/秒，而相應(yīng)的中斷處理程序其執(zhí)行時(shí)間為40ms，試問該外設(shè)是否可用程序中斷方式與主機(jī)交換信息，為什么？解：該設(shè)備向*PU傳送信息的時(shí)間間隔 =1/40K=0.02510 *=*5ms 40ms則：該外設(shè)不能用程序中斷方式與主機(jī)交換信息，因?yàn)槠渲袛嗵幚沓绦虻膱?zhí)行速度比該外設(shè)的交換速度慢。26. 設(shè)磁盤存儲(chǔ)器轉(zhuǎn)速為30

41、00轉(zhuǎn)/分，分8個(gè)扇區(qū)，每扇區(qū)存儲(chǔ)*K字節(jié)，主存與磁盤存儲(chǔ)器數(shù)據(jù)傳送的寬度為16位（即每次傳送16位）。假設(shè)一條指令最長執(zhí)行時(shí)間是25ms，是否可采用一條指令執(zhí)行結(jié)束時(shí)響應(yīng)D*A請(qǐng)求的方案，為什么？若不行，應(yīng)采取什么方案？解：先算出磁盤傳送速度，然后和指令執(zhí)行速度進(jìn)行比較得出結(jié)論。道容量=1K*8 16 =1K*1*=1K 4=4K字?jǐn)?shù)傳率=4K字30*0轉(zhuǎn)/分=4K字50轉(zhuǎn)/秒 =200*字/秒一個(gè)字的傳送時(shí)間=1/200K字/秒=5ms5 ms25 *s，所以不能采用一條指令執(zhí)行結(jié)束響應(yīng)D*A請(qǐng)求的方案，應(yīng)采取每個(gè)CPU機(jī)器周期末查詢及響應(yīng)DMA請(qǐng)求的方案（通常安排CPU機(jī)器周期=MM存取

42、周期）。27. 試從下面七個(gè)方面比較程序查詢、程序中斷和DMA三種方式的綜合性能。（ 1）數(shù)據(jù)傳送依賴軟件還是硬件；（ 2）傳送數(shù)據(jù)的基本單位；（ 3）并行性；（ 4）主動(dòng)性；（ 5）傳輸速度；（ *）經(jīng)濟(jì)性；（ 7）應(yīng)用對(duì)象。解：比較如下：（ 1）程序查詢、程序中斷方式的數(shù)據(jù)傳送主要依賴軟件，D*A主要依賴硬件。（ 2）程序查詢、程序中斷傳送數(shù)據(jù)的基本單位為字或字節(jié)，DMA為數(shù)據(jù)塊。（ 3）程序查詢方式傳送時(shí)，*PU與I/O設(shè)備串行工作；程序中斷方式時(shí)，CPU與I/O設(shè)備并行工作，現(xiàn)行程序與I/*傳送串行進(jìn)行；DMA方式時(shí)，CPU與I/O設(shè)備并行工作，現(xiàn)行程序與I/*傳送并行進(jìn)行。（ *）程

43、序查詢方式時(shí)，CPU主動(dòng)查詢I/O設(shè)備狀態(tài)；程序中斷及D*A方式時(shí)，CPU被動(dòng)接受I/O中斷請(qǐng)求或D*A請(qǐng)求。（ 5）程序中斷方式由于軟件額外開銷時(shí)間比較大，因此傳輸速度最慢；程序查詢方式軟件額外開銷時(shí)間基本沒有，因此傳輸速度比中斷快；DMA方式基本由硬件實(shí)現(xiàn)傳送，因此速度最快；（ *）程序查詢接口硬件結(jié)構(gòu)最簡(jiǎn)單，因此最經(jīng)濟(jì)；程序中斷接口硬件結(jié)構(gòu)稍微復(fù)雜一些，因此較經(jīng)濟(jì)；DMA控制器硬件結(jié)構(gòu)最復(fù)雜，因此成本最高；（ 7）程序中斷方式適用于中、低速設(shè)備的I/O交換；程序查詢方式適用于中、低速實(shí)時(shí)處理過程；DMA方式適用于高速設(shè)備的I/O交換；30. 什么是多重中斷？實(shí)現(xiàn)多重中斷的必要條件是什么？解