西安郵電大學微機原理與匯編語言PPT學習教案

1、會計學1西安郵電大學微機原理與匯編語言西安郵電大學微機原理與匯編語言第2頁/共51頁第3頁/共51頁第4頁/共51頁根據(jù)制造工藝的不同，隨機讀寫存儲器RAM主要有雙極型和MOS型兩類。雙極型存儲器具有存取速度快、集成度較低、功耗較大、成本較高等特點，適用于對速度要求較高的高速緩沖存儲器；MOS型存儲器具有集成度高、功耗低、價格便宜等特點，適用于內存儲器。 MOS型存儲器按信息存放方式又可分為靜態(tài)RAM(Static RAM，簡稱SRAM)和動態(tài)RAM(Dynamic RAM，簡稱DRAM)。第5頁/共51頁 只讀存儲器ROM在使用過程中，只能讀出存儲的信息而不能用通常的方法將信息寫入存儲器。目

2、前常見的有：掩膜式ROM，用戶不可對其編程，其內容已由廠家設定好，不能更改；可編程ROM(Programmable ROM，簡稱PROM)，用戶只能對其進行一次編程，寫入后不能更改；可擦除的PROM(Erasable PROM，簡稱EPROM)，其內容可用紫外線擦除，用戶可對其進行多次編程；電擦除的PROM(Electrically Erasable PROM，簡稱EEPROM或E2PROM)，能以字節(jié)為單位擦除和改寫。 第6頁/共51頁靜態(tài)RAM動態(tài)RAMMOS型雙極型不可編程掩膜存儲器 MROM可編程存儲器PROM可擦除、可再編程存儲器紫外線擦除的EPROM電擦除的E2PROM隨機讀寫存儲

3、器RAM只讀存儲器ROM半導體存儲器圖6.1 半導體存儲器的分類 第7頁/共51頁第8頁/共51頁 2 2存取時間存取時間 存取時間是指從啟動一次存儲器操作到完成該操作所經歷的時間。例如，讀出時間是指從CPU向存儲器發(fā)出有效地址和讀命令開始，直到將被選單元的內容讀出為止所用的時間。顯然，存取時間越小，存取速度越快。3 3存儲周期存儲周期 連續(xù)啟動兩次獨立的存儲器操作(如連續(xù)兩次讀操作)所需要的最短間隔時間稱為存儲周期。它是衡量主存儲器工作速度的重要指標。一般情況下，存儲周期略大于存取時間。 第9頁/共51頁4 4功耗功耗 功耗反映了存儲器耗電的多少，同時也反映了其發(fā)熱的程度。5 5可靠性可靠性

4、 可靠性一般指存儲器對外界電磁場及溫度等變化的抗干擾能力。存儲器的可靠性用平均故障間隔時間MTBF(Mean Time Between Failures)來衡量。MTBF可以理解為兩次故障之間的平均時間間隔。MTBF越長，可靠性越高，存儲器正常工作能力越強。 第10頁/共51頁6集成度集成度指在一塊存儲芯片內能集成多少個基本存儲電路，每個基本存儲電路存放一位二進制信息，所以集成度常用位/片來表示。7性能/價格比 性能/價格比(簡稱性價比)是衡量存儲器經濟性能好壞的綜合指標，它關系到存儲器的實用價值。其中性能包括前述的各項指標，而價格是指存儲單元本身和外圍電路的總價格。 第11頁/共51頁半導體

5、存儲器芯片的基本結構半導體存儲器芯片的基本結構 地址譯碼器存儲矩陣控制邏輯控制邏輯A0A1An三態(tài)數(shù)據(jù)緩沖器D0D1DNW/RCS圖6.2 半導體存儲器組成框圖 第12頁/共51頁圖6.3 單譯碼方式地址譯碼器012315A0A1A2A3選擇線存儲體數(shù)據(jù)緩沖器控制控制電路電路4位I/O0I/O3CSWR第13頁/共51頁三態(tài)雙向緩沖器32321024存儲矩陣10241控制電路控制電路Y向譯碼器CSWR RDA5A6A7A8A9Y0Y1Y31X0X1X2X31X向譯碼器A0A1A2A3A4I/O(1位)圖6.4 雙譯碼方式 第14頁/共51頁靜態(tài)RAM Intel 2114 SRAM芯片 Int

6、el 2114 SRAM芯片的容量為1K4位，18腳封裝，+5V電源，芯片內部結構及芯片引腳圖和邏輯符號分別如圖6.5和6.6所示。 由于1K44096，所以Intel 2114 SRAM芯片有4096個基本存儲電路，將4096個基本存儲電路排成64行64列的存儲矩陣，每根列選擇線同時連接4位列線，對應于并行的4位,從而構成了64行16列=1K個存儲單元，每個單元有4位。第15頁/共51頁A3A4A5A6A7A8行地址譯碼存儲矩陣6464列選擇A0A1A2A9輸入數(shù)據(jù)控制I/O1&1&2I/O2I/O3I/O4CSWE列I/O電路圖6.5 Intel 2114內部結構 第16頁

7、/共51頁Intel2114123456789101112131415161718Intel2114A6A5A4A3A0A1A2GNDCSWEI/O4I/O3I/O2I/O1A9A8A7VCC(a)A0A1A2A3A4A5A6A7A8A9WECS(b)I/O2I/O3I/O4I/O1圖6.6 Intel 2114引腳及邏輯符號(a) 引腳；(b) 邏輯符號 第17頁/共51頁第18頁/共51頁8位地址鎖存器A0A1A2A3A4A5A6A7128128存儲矩陣128個讀出放大器1/2(1/128列譯碼器)128個讀出放大器128128存儲矩陣1/128行譯碼器1/128行譯碼器128128存儲矩

8、陣128個讀出放大器1/2(1/128列譯碼器)128個讀出放大器128128存儲矩陣1/4I/O門輸出緩沖器DOUTVSSVDD行時鐘緩沖器列時鐘緩沖器寫允許時 鐘緩沖器數(shù)據(jù)輸入緩沖器RASCASWEDIN圖6.7 Intel 2164A內部結構示意圖 第19頁/共51頁第20頁/共51頁12345678910111213141516NCDINVSSA0A2A1VDDDOUTA6A3A4A5A7WECASRASDINA7A0CASRASDOUTWEA7A0CASRASWEVSSVDD地址輸入列地址選通行地址選通寫允許5地(a)(b)圖6.8 Intel 2164A引腳與邏輯符號(a) 引腳；

9、(b) 邏輯符號 第21頁/共51頁掩膜式只讀存儲器(MROM)VCC單元0單元1單元2單元3D0D1D2D3地址譯碼器A0A1圖6.9 掩膜式ROM示意圖 第22頁/共51頁可編程只讀存儲器(PROM)字線位線DiVCC圖6.10 PROM存儲電路示意圖第23頁/共51頁1EPROM和E2PROMDDSFGCGWVSS(地)(b)(a)N34 mNP-SiSiO2SCG FGD圖6.11 SIMOS型EPROM(a) SIMOS管結構；(b) SIMOS EPROM元件電路 第24頁/共51頁2Intel 2716 EPROM芯片芯片 EPROM芯片有多種型號，常用的有2716(2K8)27

10、32(4K8)2764(8K8)27128(16K8)27256(32K8)等。1) 2716的內部結構和外部引腳2716 EPROM芯片采用NMOS工藝制造，雙列直插式24引腳封裝。其引腳、邏輯符號及內部結構如圖6.15所示。第25頁/共51頁Intel2716123456789101112131415161718192021222324A7A6A5A4A3A2A1A0O0O1O2GNDO3O4O5O6O7PD/PGMA10VCCA8A9VPPCS(a)Intel2716石英窗口A0A1A2A3A4A5A6A7A8A9A10PD/PGMO0O1O2O3O4O5O6O7CS(b)列譯碼行譯碼A

11、10A0地址輸入讀出放大2 K8位存儲矩陣輸出緩沖器數(shù)據(jù)輸出端O7O0片選，功率下降和編程邏輯CSPD/PGM(c)VPPGNDVCC圖6.12 Intel 2716的引腳、邏輯符號及內部結構(a) 引腳；(b) 邏輯符號；(c) 內部結構 第26頁/共51頁表表6.1 常用的常用的EPROM芯片芯片 型號容量結構最大讀出時間/ns制造工藝需用電源/V管腳數(shù)27081K8bit350450NMOS5，+122427162K8bit300450NMOS+5242732A4K8bit200450NMOS+52427648 K8bit200450HMOS+5282712816K8bit250450H

12、MOS+5282725632K8bit200450HMOS+5282751264K8bit250450HMOS+52827513464K8bit250450HMOS+528第27頁/共51頁 3. Intel 2816 E2PROM芯片芯片 Intel 2816是2K8位的E2PROM芯片，有24條引腳，單一+5 V電源。其引腳配置見圖6.13。 Intel2816123456789101112131415161718192021222324A7A6A5A4A3A2A1A0I/O0GNDA10VCCA8A9WEI/O1I/O2OECEI/O7I/O6I/O5I/O4I/O3A10A0OEI/O

13、7I/O0CEWE地址引腳輸出允許數(shù)據(jù)輸入/輸出片選信號寫允許圖6.13 Intel 2816的引腳 第28頁/共51頁表表6.2 常用的常用的E2PROM芯片芯片 型號 參數(shù)28162816A28172817A2864A取數(shù)時間/ns250200250250200250250讀電壓VPP/V55555寫/擦電壓VPP/V2152155字節(jié)擦寫時間/ms10915101010寫入時間/ms10915101010封裝DIP24DIP24DIP28DIP28DIP28第29頁/共51頁6.4 6.4 存儲器的擴展存儲器的擴展存儲芯片的擴展存儲器的擴展主要解決兩個問題：一個是如何用容量較小、字長較短

14、的芯片，組成微機系統(tǒng)所需的存儲器；另一個是存儲器如何與CPU的連接。1. 存儲芯片的擴展 存儲芯片的擴展包括位擴展、字擴展和字位同時擴展等三種情況。第30頁/共51頁第31頁/共51頁I/O8I/O7I/O6I/O5I/O4I/O3I/O28 K1I/O1CS WRD7D0數(shù)據(jù)總線CSWR控制總線A0A12地址總線圖6.14 用8K1位芯片組成8K8位的存儲器 第32頁/共51頁第33頁/共51頁2-4譯碼器0123A15A14168(1)CEWE168(2)CEWE168(3)CEWE168(4)CEWEA0A13WED7D0圖6.15 有16K8位芯片組成64K8位的存儲器 第34頁/共5

15、1頁第35頁/共51頁I/O1I/O4RAM12114A9A02-4譯碼器A11A10D3D0A9A0RAM12114I/O1I/O4WECSWECSI/O1I/O4RAM22114A9A0A9A0RAM22114I/O1I/O4WECSWECSI/O1I/O4RAM32114A9A0A9A0RAM32114I/O1I/O4WECSWECSI/O1I/O4RAM42114A9A0A9A0RAM42114I/O1I/O4WECSWECSD7D4WRA9A0圖6.16 字位同時擴展連接圖 第36頁/共51頁第37頁/共51頁第38頁/共51頁2）存儲器與數(shù)據(jù)總線的連接 對于不同型號的CPU，數(shù)據(jù)總

16、線的數(shù)目不一定相同，連接時要特別注意。 8086CPU的數(shù)據(jù)總線有16根，其中高8位數(shù)據(jù)線D15D8接存儲器的高位庫(奇地址庫)，低8位數(shù)據(jù)線D7D0接存儲器的低位庫(偶地址庫)，根據(jù)BHE(選擇奇地址庫)和A0(選擇偶地址庫)的不同狀態(tài)組合決定對存儲器做字操作還是字節(jié)操作。請參考教材P229圖6.20。第39頁/共51頁 8位機和8088CPU的數(shù)據(jù)總線有8根，存儲器為單一存儲體組織，沒有高低位庫之分，故數(shù)據(jù)線的連接較簡單。OEWECEA10A06116D7D0OEWECEA10A06116D7D0D7D0D15D8A11A1RDWRA0BHE第40頁/共51頁 3）存儲器與地址總線的連接

17、對于字擴展和字位同時擴展的存儲器與地址總線的連接分為低位地址線的連接和高位地址線的連接。低位地址線的連接較簡單，直接和存儲芯片的地址信號連接作為片內地址譯碼，而高位地址線的連接主要用來產生選片信號（稱為片間地址譯碼），以決定每個存儲芯片在整個存儲單元中的地址范圍，避免各芯片地址空間的重疊。 片間地址譯碼一般有線選法和譯碼法兩種。第41頁/共51頁 線選法 所謂線選法就是直接將某一高位地址線與某個存儲芯片片選端連接。這種方法的特點是簡單明了,且不需要另外增加電路。但存儲芯片的地址范圍有重疊,且對存儲空間的使用是斷續(xù)的,不能充分有效地利用存儲空間,擴從存儲容量受限。 譯碼法 所謂譯碼法就是使用譯碼

18、電路將高位地址進行譯碼，以其譯碼輸出作為存儲芯片的片選信號。其特點是連接復雜，但能有效地利用存儲空間。譯碼電路可以使用現(xiàn)有的譯碼器芯片。第42頁/共51頁 常用的譯碼芯片有：74LS139（雙2-4譯碼器）和74LS138（3-8譯碼器）等。12345678910111213141516ABCVCC2AG2BGG17YGND0Y1Y2Y3Y4Y5Y6Y圖6.18 74LS138引腳及邏輯符號 ABC2AG2BGG17Y0Y1Y2Y3Y4Y5Y6Y第43頁/共51頁 例例6.1 6.1 設某8位機系統(tǒng)需裝6KB的ROM，地址范圍安排在0000H17FFH。請畫出使用EPROM芯片2716構成的連

19、接線路圖。 【分析分析】 2716的容量為2K8，需用3片進行字擴展。2716有8條數(shù)據(jù)線（O7O0）正好與CPU的數(shù)據(jù)總線（D7D0）連接；11條地址線（A10A0）與CPU的低位地址線（A10A0）連接。2716選片信號（CS）的連接是一個難點，需要考慮兩個問題：一是與CPU高位地址線（A15A11）和控制信號（IOM、RD）如何連接，二是根據(jù)給定的地址范圍如何連接。第44頁/共51頁各組芯片的地址范圍芯片A15A14A13A12A11A10 A0地址范圍EPROM100000000 0000 0000(最低地址)111 1111 1111(最高地址)0000H07FFHEPROM2000

20、01000 0000 0000 (最低地址)111 1111 1111 (最高地址)0800H0FFFHEPROM300010000 0000 0000 (最低地址)111 1111 1111 (最高地址)1000H17FFH74LS138 G2BG2AC BAG1=RD+IO/M 假如選擇譯碼法，根據(jù)給定的地址范圍，可列出3片EPROM的地址范圍如下表所示。 第45頁/共51頁 【解解】 根據(jù)上表，EPROM與CPU的連接如圖6.19所示。其中，高位地址線A11、A12、A14分別與74LS138的輸入端A、B、C連接，A14與使能端G2B連接，A15與使能端G2A連接； 控制信號IO/M、RD經或非門與使能端G1連接。第46頁/共51頁Y01ABCG1G2AG2BY7Y6Y5Y4Y3Y2Y1A15A14A13A12A11A10A0IO/MRDD7D0A10A0A10A0A10A0CSO7O0O7O0O7O0PD/PGMPD/PGMPD/PGMCSCSEPROM12716EPROM22716EPROM3271674LS138圖6.19 EPROM與CPU的連接CPU第47頁/共51頁 例例 6.26.2 設用2114靜態(tài)RAM芯片構成4K8位存儲器，試畫出連接線路圖，并寫出每組芯片的地址范圍。 【分析分析】 2114的結構是1K4位，要用此芯片構成4K8位的存儲器需進行字位同時