基于vhdl數(shù)字鐘的設計說明書

1、安徽工業(yè)經(jīng)濟職業(yè)技術學院畢業(yè)論文（設計）題 目：基于EDA數(shù)字鐘的設計系 別：電子信息技術系專 業(yè)：電子信息工程學 號：201054444班級：51044學生姓名：王忠正指導教師：王俊 二一二年 四月 八日 【摘要】數(shù)字鐘是一種用數(shù)字電路技術實現(xiàn)時、分、秒計時的裝置，與機械式時鐘相比具有更高的準確性和直觀性，且無機械裝置，具有更長的使用壽命，已得到廣泛的使用。數(shù)字鐘從原理上講是一種典型的數(shù)字電路，其中包括了組合邏輯和時序電路。因此，我們此次設計與制做數(shù)字鐘就是為了了解數(shù)字鐘的原理，從而學會制作數(shù)字鐘.而且通過數(shù)字鐘的制作進一步的了解各種在制作中用到的中小規(guī)模集成電路的作用及實用方法.且由于數(shù)字

2、鐘包括組合邏輯電路和時敘電路.通過它可以進一步學習與掌握各種組合邏輯電路與時序電路的原理與使用方法.數(shù)字鐘的設計方法有許多種,例如,可用中小規(guī)模集成電路組成電子鐘；也可以利用專用的電子鐘芯片配以顯示電路及其所需要的外圍電路組成電子鐘；還可以利用單片機來實現(xiàn)電子鐘等等。這些方法都各有其特點。我們是使用VHDL來設計的，并且用仿真器對其進行仿真?！娟P鍵詞】EDA MAXplus軟件 數(shù)字電子鐘 VHDL目錄緒論.1第1章 設計要求說明.2 1.1 簡述EDA極其必要性.41.1.1 簡述EDA.41.1.2 應用EDA的必要性.4 1.2 設計要求.4第2章 方案論證.4第3章 各模塊設計.5 3

3、.1 秒分計時器.5 3.2 時計時器.5 3.3 星期計時器.5 3.4 報時模塊.5第4章 系統(tǒng)設計.5第5章 調試過程.5 5.1 秒計時器.5 5.2 分計時器. .5 5.3 時計時器.5 5.4 星期計時器.5 5.5 報時模塊.5第6章 結論.5第7章 參考文獻.5緒論隨著計算機在國內的逐漸普及，計算機已經(jīng)深入到每一個行業(yè)，計算機與每個工作領域緊密地聯(lián)系在了一起。使用計算機可以大大提高工作效率。電子技術作為信息化社會的重要基石，已經(jīng)成為20世紀下半葉乃至21世紀發(fā)展最迅速、最活躍、最具有滲透力的技術。實現(xiàn)信息化得網(wǎng)絡及關鍵部件不管是計算機還是通訊電子設備，它們的基礎都是集成電路。

4、集成電路技術發(fā)展至今，全世界數(shù)以萬億美元的設備和科研投入，已使電子技術形成非常強大的產業(yè)能力。電子技術水平發(fā)展如此迅速，在于它具有極大的市場應用需求?？茖W水平發(fā)展到今天，衡量許多電子產品技術含量高低在很大程度上取決于電子技術的引入水平。然而，孤立的發(fā)展電子技術是沒有出路的，他必須同各種生產實踐相結合，以社會需求為動力。隨著計算機新技術的發(fā)展以及電子系統(tǒng)設計新需求的上升，技術競爭需要的時對新器件應用的需求，集成電路專業(yè)設計人員需要的是貫穿電子設計過程中的最小花銷、最強的自動化設計手段。正是在這種強烈的技術要求推動下，產生了電子設計自動化EDA（Electronic Design Automati

5、on）技術，EDA是新崛起的現(xiàn)代化電子設計手段。EDA技術的關鍵之一是EDA工具，EDA工具是指以計算機為工作平臺，融合了應用電子技術、計算機技術、智能化技術最新成果而研制成的電子設計通用工具軟件。1 設計要求說明1.1 簡述EDA極其必要性1.1.1 簡述EDA電子產品隨著技術的進步，更新?lián)Q代速度可謂是日新月異。不同行業(yè)層出不窮的技術需求，是的對配套電子系統(tǒng)或部件的功能、可靠性、集成度、成本、設計周期的要求日益提高。隨著時間的推移，科學研究與技術開發(fā)行為日益市場化，而袁飛純粹的學術行為，這要求設計工作必須在較短的時間內出色完成，技術人員敢?guī)Чぷ鲏毫υ絹碓酱?。顯然，采用傳統(tǒng)的電子設計手段完成復

6、雜電子系統(tǒng)設計越來越力不從心了，傳統(tǒng)的電子設計與現(xiàn)實手段受到極大的挑戰(zhàn)。如果在激烈的技術產品競爭中仍然沿用老的辦法，很有可能在激烈的中處于被動落后的境地。例如，當設計比較復雜的電子系統(tǒng)時，要等到做完完全硬件實驗才開始設計印制電路板，這樣，設計周期必然會相應拉長，即使設計出印制電路板來，也很難保證它的電器起來全部正確，各種元件參數(shù)合理以及完善的電磁兼容性能，如果需要設計實現(xiàn)的數(shù)字電路部分規(guī)模較大，仍習慣的利用中、小規(guī)模數(shù)字集成芯片實現(xiàn)，電路的集成度和可靠性在許多應用場合會受到很大的限制，甚至根本無法滿足需求。作為電路主體的器件，特別是集成電路器件功能越來越強大，集成度越來越高，傳統(tǒng)設計方式已難以

7、勝任。EDA技術是以計算機科學和微電子技術發(fā)展為先導，匯集了計算機圖形學、拓撲邏輯學、微電子工藝與結構等多種學科的現(xiàn)先進技術，他是在計算機工作平臺產生的電子系統(tǒng)設計應用技術。EDA技術隨著計算機、集成電路和電子系統(tǒng)設計的發(fā)展，經(jīng)歷了計算機輔助設計CAD、計算機輔助工程設計CAE和電子設計自動化EDA3個階段。EDA技術融合了應用電子技術、計算機技術、信息處理及智能化技術的最新成果，進行電子產品的自動化設計。EDA軟件在電子行業(yè)的應用也越來越廣泛，但和發(fā)達國家相比，我國的電子設計水平仍然存在著相當大的差距，隨著經(jīng)濟全球化，中國已走入WTO，隨著加入WTO，電子行業(yè)將會受到較大的沖擊。但我國許多從

8、事電子設計工作的人員對EDA軟件并不熟悉，因此需要提高電子設計在電腦方面應用的水平。1.1.2 應用EDA的必要性數(shù)字電路課程設計是數(shù)字設計型試驗中的重要組成部分，它要求運用電子技術課程中有關知識和實驗方法，完成一些綜合性較強的設計課題。由于目前在數(shù)字電路實驗教學中，大部分院校仍然用中小規(guī)模的通用集成電路來實現(xiàn)設計功能，當設計的數(shù)字電子鐘系統(tǒng)比較復雜，需要多個集成芯片和大量連線時。就增加了設計電路板的難度和故障調式難度，延長了設計周期，降低了學生的學習興趣；同時，常用中小規(guī)模集成芯片的大量重復使用也大大增加了設計成本。因此，在數(shù)字電路課程設計中引入EDA技術，再用當前國際先進的設計方和理念，改

9、革傳統(tǒng)的課程設計方法，已經(jīng)成為一種趨勢。在學校電子技術實驗的課程中，最讓實驗老師感到頭痛的有兩個問題：一是由于電路的連接、點走元件的損壞或儀表毛病，為了查找這些問題，使得一個試驗在相對短暫的時間內難以完成；二是儀表壞了要修理，元件壞了要拆換，連接導線、電纜線損壞也要調換等。這些不僅大大增加了實驗的開支，同時實驗室的管理也非常困難。應用EDA虛擬的電子實驗平臺，讓學生坐在計算機旁進行各種電子線路的仿真實驗與在實驗室用真實的一起、驚醒電子線路實驗，具有同樣的感受和更具有真實的實驗效果。而且還不會損壞元件，同樣達到了實驗的目的?？梢?，用EDA軟件驚醒仿真電子實驗的卻可以達到事半功倍的效果。1.2 設

10、計要求 設計并實現(xiàn)具有一定功能的數(shù)字小系統(tǒng)（數(shù)字鐘）要求：1、對所有設計的小系統(tǒng)能夠正確分析；2、基于VHDL語言描述系統(tǒng)的功能；3、在maxplusII環(huán)境中編譯通過；4、仿真通過并得到正確的波形；5、給出相應的設計報告。2 方案論證該數(shù)字鐘可以實現(xiàn)3個功能：計時功能、整點報時功能和重置時間功能，因此有3個子模塊：計時、報時（alarm1）、重置時間(s1、m1、h1、d1)。其中計時模塊有4部分構成：秒計時器（second1）、分計時器(minute1)、時計時器(hour1)和星期計時器(day1)。秒計時器（second1）是由一個60進制的計數(shù)器構成的，具有清0、置數(shù)和計數(shù)

11、功能。其中reset為清0信號，當reset為0時，秒計時器清0；set 為置數(shù)信號，當set為0時，秒計時器置數(shù)，置s1的值。clk為驅動秒計時器的時鐘，sec為秒計時器的輸出，ensec為秒計時器的進位信號，作為下一級的時鐘輸入信號。分計時器（minute1）是由一個60進制的計數(shù)器構成的，具有清0、置數(shù)和計數(shù)功能。其中reset為清0信號，當reset為0時，分計時器清0；set 為置數(shù)信號，當set為0時，分計時器置數(shù)，置m1的值。 clkm為驅動分計時器工作的時鐘，與ensec相連接；min為分計時器的輸出；enmin為分計時器的進位信號，作為下一級的時鐘輸入信號。時計時器（hour

12、1）是由一個24進制的計數(shù)器構成的，具有清0、置數(shù)和計數(shù)功能。其中reset為清0信號，當reset為0時，時計時器清0；set 為置數(shù)信號，當set為0時，時計時器置數(shù)，置h1的值。 clkh為驅動時計時器工作的時鐘，與enmin相連接；hour為時計時器的輸出；enhour為時計時器的進位信號，作為下一級的時鐘輸入信號。星期計時器（ day1）是由一個7進制的計數(shù)器構成的，具有清0、置數(shù)和計數(shù)功能。其中reset為清0信號，當reset為0時，星期計時器清0；set 為置數(shù)信號，當set為0時，星期計時器置數(shù)，置d1的值。 clkd為驅動星期計時器工作的時鐘，與enhour相連接；day為

13、星期計時器的輸出。報時模塊（alarm1）的功能是當整點（將min作為該模塊的輸入信號，min=00）時，alarm輸出高電平，并且持續(xù)1分鐘。數(shù)字鐘的工作原理圖如下所示：圖1 數(shù)字鐘工作原理3 各模塊設計3.1 秒計時器（second1）Library ieee;Use ieee.std_logic_1164.all;Use ieee.std_logic_arith.all;Use ieee.std_logic_unsigned.all;Entity second1 is Port(clk,set,reset:in std_logic;    

14、;  S1:in std_logic_vector(7 downto 0);            置數(shù)端（秒）      Sec:buffer std_logic_vector(7 downto 0);       秒輸出端      Ensec:out std_logic);    &

15、#160;    秒計時器的進位，用來驅動分計時器End;Architecture a of second1 is  Begin Process(clk,reset,set,s1)  Begin   If reset='0' then sec<="00000000"           對秒計時器清0   Elsif set='0'

16、; then sec<=s1;                   對秒計時器置s1的數(shù)   Elsif clk'event and clk='1' then     if sec=59 then sec<="00000000"ensec<='1'   

17、; 重復計數(shù)并產生進位     else sec<=sec+1;ensec<='0'                               以驅動下一級      end if

18、; end if;End process;End;  3.2 分計時器（minute1）（同上）3.3 時計時器（hour1）Library ieee;Use ieee.std_logic_1164.all;Use ieee.std_logic_arith.all;Use ieee.std_logic_unsigned.all;Entity hour1 is Port(clkh,set,reset:in std_logic;      h1:in std_logic_vector(7 downto 0); 

19、;             置數(shù)端（時）      hour:buffer std_logic_vector(7 downto 0);         時輸出端      Enhour:out std_logic);       

20、       時計時器的進位，用來驅動星期計時器End;Architecture a of hour1 is  Begin Process(clkh,reset,set,h1)  Begin   If reset='0' then hour<="00000000"             對時計時器清0  

21、  Elsif set='0' then hour<=h1;                  對時計時器置h1的數(shù)    Elsif clkh'event and clkh='1' then       if hour=23 then hour<="00000000

22、"enhour<='1'重復計數(shù)       else hour<=hour+1;enhour<='0'                  并產生進位以驅動下一級       end if;   end if;End proces

23、s;End;  3.4 星期計時器（day1）Library ieee;Use ieee.std_logic_1164.all;Use ieee.std_logic_arith.all;Use ieee.std_logic_unsigned.all;Entity day1 is  Port(clkd,set,reset:in std_logic;d1:in std_logic_vector(2 downto 0);            置數(shù)端（星期）da

24、y:buffer std_logic_vector(2 downto 0);        星期輸出端end;Architecture a of day1 is Begin  Process(clkd,reset,set,d1)   Begin    If reset='0' then day<="000"        &#

25、160;         對星期計時器清0    Elsif set='0' then day<=d1;                    對星期計時器置d1的數(shù)    Elsif clkd'event and clkd='1&

26、#39; thenIf day=6 then day<="000"                 重復計數(shù)  Else day<=day+1;End if;   End if; End process;End;3.5 報時模塊（alarm1）Library ieee;Use ieee.std_logic_1164.all;Use ieee.std_logic_ar

27、ith.all;Use ieee.std_logic_unsigned.all;Entity alarm1 is  Port(reset:in std_logic;                Min:in std_logic_vector(7 downto 0);Alarm:out std_logic);          

28、             輸出的報時信號End;Architecture a of alarm1 is Begin   Alarm<='1' when min="00000000" and reset='1' else    當分為0且清0          '0

29、'                  -信號無效時，輸出高電平并持續(xù)至分不為0end;4 系統(tǒng)設計 將上述5個程序作為底層文件，存放在同一個文件夾中，然后按下面的圖將這幾個文件連接起來，并用元件例化語句編寫頂層文件的程序，如下:圖2 元件連接順序Library ieee;Use ieee.std_logic_1164.all;Use ieee.std_logic_arith.all;Use ieee.std_

30、logic_unsigned.all;Entity topclock is Port(clk,reset,set:in std_logic;S1,m1,h1:in std_logic_vector(7 downto 0);D1: in std_logic_vector(2 downto 0);Alarm:out std_logic;Sec,min,hour:buffer std_logic_vector(7 downto 0);Day:out std_logic_vector(2 downto 0);End;Architecture one of topclock is &

31、#160;Component second1                                        秒元件的例化Port(clk,reset,set: in std_logic;

32、0;          S1: in std_logic_vector(7 downto 0);                   Sec:buffer std_logic_vector(7 downto 0);          

33、60;Ensec:out std_logic);    End Component;  Component minute1                                    

34、60;   分元件的例化Port(clkm,reset,set: in std_logic;           m1: in std_logic_vector(7 downto 0);           min:buffer std_logic_vector(7 downto 0);        

35、60;  Enmin:out std_logic);    End Component;  Component hour1                                   

36、;       時元件的例化Port(clkh,reset,set: in std_logic;           h1: in std_logic_vector(7 downto 0);           hour:buffer std_logic_vector(7 downto 0);    

37、0;      Enhour:out std_logic);    End Component;  Component day1                               

38、            星期元件的例化Port(clkd,reset,set: in std_logic;           d1: in std_logic_vector(2 downto 0);           day:buffer std_logic_vector(2 down

39、to 0);    End Component;  Component alarm1                                       

40、0; 報時元件的例化Port(reset: in std_logic;           min: in std_logic_vector(7 downto 0);           alarm:out std_logic);   End Component;signal enm,enh,enda:std_logic;    

41、0;            秒分、分時、時星期之間的連接信號signal ena:std_logic_vector(7 downto 0);             分與報時之間的連接信號beginu1:second1 port map(reset=>reset,set=>set,s1=>s1,sec=>sec,clk=>clk, ens

42、ec=>enm);u2:minute1 port map(reset=>reset,set=>set,m1=>m1,min=>min, clkm=>enm,enmin=>enh);u3:hour1 port map(reset=>reset,set=>set,h1=>h1,hour=>hour, clkh=>enh,enhour=>enda);u4:day1 port map(reset=>reset,set=>set,d1=>d1,day=>day,clkd=>enda);u5:ala

43、rm1 port map(reset=>reset,min=>min,alarm=>alarm);end;5 調試過程5.1 秒計時器（second1）（Endtime為1us）在秒計時器的clk輸入一個周期為5ns的時鐘信號；清0端（reset）前面一小段（100ns）為低電平，后面均為高電平；置數(shù)端（set）前面一小段（200ns）為低電平，后面均為高電平；秒重置端（s1）可設置數(shù)值為50秒，保存波形圖，進行仿真，產生如下波形：圖3 秒工作波形由上述波形可以清楚的看到：當清0信號（reset）無效時，秒計時器置數(shù)，從50秒開始計數(shù)，到59秒時回到0，并且從ensec輸出一

44、個高電平。5.2 分計時器（minute1）（Endtime為1us）在分計時器的clkm輸入一個周期為5ns的時鐘信號；清0端（reset）前面一小段（100ns）為低電平，后面均為高電平；置數(shù)端（set）前面一小段（200ns）為低電平，后面均為高電平；分重置端（m1）可設置數(shù)值為50分，保存波形圖，進行仿真，產生如下波形：圖4 分工作波形由上述波形可以清楚的看到：當清0信號（reset）無效時，分計時器置數(shù)，從50分開始計數(shù)，到59秒時回到0，并且從enmin輸出一個高電平。5.3 時計時器（hour1）（Endtime為1us）在時計時器的clkh輸入一個周期為5ns的時鐘信號；清0端

45、（reset）前面一小段（100ns）為低電平，后面均為高電平；置數(shù)端（set）前面一小段（200ns）為低電平，后面均為高電平；時重置端（h1）可設置數(shù)值為20時，保存波形圖，進行仿真，產生如下波形：圖5 時工作波形由上述波形可以清楚的看到：當清0信號（reset）無效時，時計時器置數(shù)，從20時開始計數(shù)，到23時回到0，并且從enhour輸出一個高電平。5.4 星期計時器（day1）（Endtime為1us）在星期計時器的clkd輸入一個周期為5ns的時鐘信號；清0端（reset）前面一小段（100ns）為低電平，后面均為高電平；置數(shù)端（set）前面一小段（200ns）為低電平，后面均為高電

46、平；星期重置端（d1）可設置數(shù)值為4(星期四)，保存波形圖，進行仿真，產生如下波形：圖6 星期工作波形由上述波形可以清楚的看到：當清0信號（reset）無效時，星期計時器置數(shù)，從星期四開始計數(shù)，到星期六時回到0。5.5 報時模塊（alarm1）   清0端（reset）前面一小段（200ns）為低電平，后面均為高電平；設置min的值，使其分別為58分、59分、00分、01分、02分、03分，保存波形圖，進行仿真，產生如下波形：圖7 報時模塊工作模型由上述波形可以清楚的看到：alarm在0分時輸出高電平，并且持續(xù)至min不為0。 6、系統(tǒng)總調試（topclock）（

47、Endtime為10us）       在秒計時器的clk輸入一個周期為5ns的時鐘信號；清0端（reset）前面一小段（40ns）為低電平，后面均為高電平；置數(shù)端（set）前面一小段（60ns）為低電平，后面均為高電平；秒重置端（s1）可設置數(shù)值為50秒，分重置端（m1）可設置數(shù)值為57分, 時重置端（h1）可設置數(shù)值為23時, 星期重置端（d1）可設置數(shù)值為6(星期六)；保存波形圖，進行仿真，產生如下波形：圖8 總波形圖由上述波形可以清楚的看到：當reset為0時，數(shù)字鐘清0；當set為1時，數(shù)字鐘置數(shù)，其值為星期六、23時、57

48、分、50秒。圖9 秒分循環(huán)波形由上述波形可以清楚的看到：秒計時器開始計時，當?shù)竭_59秒后，秒計時器sec又從0開始計時，同時分鐘min加了1，為58分。圖10 時、星期循環(huán)波形由上述波形可以清楚的看到：分計時器開始計時，當?shù)竭_59分后，分計時器min又從0開始計時，同時小時hour加了1，為24時，即時計時器hour也又從0開始計時，而此時星期計時器day也由6加1后回0，又從0開始計時。當分計時器min為0時，alarm輸出一個高電平，持續(xù)直到分計時器min的值為1。6 結論由上調試過程可知，該數(shù)字鐘實現(xiàn)了計時、重置時間、整點報時三大功能。在給數(shù)字鐘重置時間后，數(shù)字鐘便開始從所置的時間計時，

49、到達59秒時，秒計時器回到0秒，并且給分鐘加1；當?shù)竭_59分時，分計時器回到0分鐘，并且給小時加1；當?shù)竭_23小時時，時計時器回到0小時，并且給星期加1；當?shù)竭_星期六時，星期計時器又回到0。當?shù)竭_59分，分計時器回到0時，報時裝置輸出高電平，并且持續(xù)一段時間，直到分計時器的值不為0。7 參考文獻1 趙明福 李立軍主編 EDA技術基礎 北京大學出版社，2007 2 北京理工大學ASIC研究所.VHDL語言100例詳解M.北京：清華大學出版社，1999大學本科生畢業(yè)設計（論文）撰寫規(guī)范本科生畢業(yè)設計（論文）是學生在畢業(yè)前提交的一份具有一定研究價值和實用價值的學術資料。它既是本科學生開始從事工程設計

50、、科學實驗和科學研究的初步嘗試，也是學生在教師的指導下，對所進行研究的適當表述，還是學生畢業(yè)及學位資格認定的重要依據(jù)。畢業(yè)論文撰寫是本科生培養(yǎng)過程中的基本訓練環(huán)節(jié)之一，應符合國家及各專業(yè)部門制定的有關標準，符合漢語語法規(guī)范。指導教師應加強指導，嚴格把關。1、論文結構及要求論文包括題目、中文摘要、外文摘要、目錄、正文、參考文獻、致謝和附錄等幾部分。1.1 題目論文題目應恰當、準確地反映論文的主要研究內容。不應超過25字，原則上不得使用標點符號，不設副標題。1.2 摘要與關鍵詞1.2.1 摘要本科生畢業(yè)設計（論文）的摘要均要求用中、英兩種文字給出，中文在前。摘要應扼要敘述論文的研究目的、研究方法、

51、研究內容和主要結果或結論，文字要精煉，具有一定的獨立性和完整性，摘要一般應在300字左右。摘要中不宜使用公式、圖表，不標注引用文獻編號，避免將摘要寫成目錄式的內容介紹。1.2.2 關鍵詞關鍵詞是供檢索用的主題詞條，應采用能覆蓋論文主要內容的通用技術詞條（參照相應的技術術語標準），一般列35個，按詞條的外延層次從大到小排列，應在摘要中出現(xiàn)。1.3 目錄目錄應獨立成頁，包括論文中全部章、節(jié)的標題及頁碼。1.4 論文正文論文正文包括緒論、論文主體及結論等部分。1.4.1 緒論緒論一般作為論文的首篇。緒論應說明選題的背景、目的和意義，國內外文獻綜述以及論文所要研究的主要內容。文管類論文的緒論是畢業(yè)論文

52、的開頭部分，一般包括說明論文寫作的目的與意義，對所研究問題的認識以及提出問題。緒論只是文章的開頭，不必寫章號。畢業(yè)設計（論文）緒論部分字數(shù)不多于全部論文字數(shù)的1/4。1.4.2 論文主體論文主體是論文的主要部分，要求結構合理，層次清楚，重點突出，文字簡練、通順。論文主體的內容要求參照大學本科生畢業(yè)設計（論文）的規(guī)定第五章。論文主體各章后應有一節(jié)“本章小結”。1.4.3 結論結論作為單獨一章排列，但不加章號。結論是對整個論文主要成果的歸納，要突出設計（論文）的創(chuàng)新點，以簡練的文字對論文的主要工作進行評價，一般為4001 000字。1.5 參考文獻參考文獻是論文不可缺少的組成部分，它反映了論文的取

53、材來源和廣博程度。論文中要注重引用近期發(fā)表的與論文工作直接有關的學術期刊類文獻。對理工類論文，參考文獻數(shù)量一般應在15篇以上，其中學術期刊類文獻不少于8篇，外文文獻不少于3篇；對文科類、管理類論文，參考文獻數(shù)量一般為1020篇，其中學術期刊類文獻不少于8篇，外文文獻不少于3篇。在論文正文中必須有參考文獻的編號，參考文獻的序號應按在正文中出現(xiàn)的順序排列。產品說明書、各類標準、各種報紙上刊登的文章及未公開發(fā)表的研究報告（著名的內部報告如PB、AD報告及著名大公司的企業(yè)技術報告等除外）不宜做為參考文獻引用。但對于工程設計類論文，各種標準、規(guī)范和手冊可作為參考文獻。引用網(wǎng)上參考文獻時，應注明該文獻的準

54、確網(wǎng)頁地址，網(wǎng)上參考文獻不包含在上述規(guī)定的文獻數(shù)量之內。1.6 致謝對導師和給予指導或協(xié)助完成論文工作的組織和個人表示感謝。內容應簡潔明了、實事求是，避免俗套。1.7 附錄如開題報告、文獻綜述、外文譯文及外文文獻復印件、公式的推導、程序流程圖、圖紙、數(shù)據(jù)表格等有些不宜放在正文中，但有參考價值的內容可編入論文的附錄中。2、論文書寫規(guī)定2.1 論文正文字數(shù)理工類 論文正文字數(shù)不少于20 000字。文管類 論文正文字數(shù)12 00020 000字。其中漢語言文學專業(yè)不少于7 000字。外語類 論文正文字數(shù)8 00010 000個外文單詞。藝術類 論文正文字數(shù)3 0005 000字。2.2 論文書寫本科

55、生畢業(yè)論文用B5紙計算機排版、編輯與雙面打印輸出。論文版面設置為：畢業(yè)論文B5紙、縱向、為橫排、不分欄，上下頁邊距分別為2.5cm和2cm，左右頁邊距分別為2.4cm和2cm，對稱頁邊距、左側裝訂并裝訂線為0cm、奇偶頁不同、無網(wǎng)格。論文正文滿頁為29行，每行33個字，字號為小四號宋體，每頁版面字數(shù)為957個，行間距為固定值20磅。頁眉。頁眉應居中置于頁面上部。單數(shù)頁眉的文字為“章及標題”；雙數(shù)頁眉的文字為“大學本科生畢業(yè)設計（論文）”。頁眉的文字用五號宋體，頁眉文字下面為2條橫線（兩條橫線的長度與版芯尺寸相同，線粗0.5磅）。頁眉、頁腳邊距分別為1.8cm和1.7cm。頁碼。頁碼用小五號字，

56、居中標于頁面底部。摘要、目錄等文前部分的頁碼用羅馬數(shù)字單獨編排，正文以后的頁碼用阿拉伯數(shù)字編排。2.3 摘要中文摘要一般為300字左右，外文摘要應與中文摘要內容相同，在語法、用詞和書寫上應正確無誤，摘要頁勿需寫出論文題目。中、外文摘要應各占一頁，編排裝訂時放置正文前，并且中文在前，外文在后。2.4 目錄目錄應包括論文中全部章節(jié)的標題及頁碼，含中、外文摘要；正文章、節(jié)題目；參考文獻；致謝；附錄。正文章、節(jié)題目（理工類要求編寫到第3級標題，即.。文科、管理類可視論文需要進行，編寫到23級標題。）2.5 論文正文2.5.1 章節(jié)及各章標題論文正文分章、節(jié)撰寫，每章應另起一頁。各章標題要突出重點、簡明

57、扼要。字數(shù)一般在15字以內，不得使用標點符號。標題中盡量不用英文縮寫詞，對必須采用者，應使用本行業(yè)的通用縮寫詞。2.5.2 層次層次以少為宜，根據(jù)實際需要選擇。層次代號格式見表1和表2。表1 理工類論文層次代號及說明層次名稱示 例說 明章第1章 章序及章名居中排，章序用阿拉伯數(shù)字節(jié)1.1 題序頂格書寫，與標題間空1字，下面闡述內容另起一段條1.1.1 款1.1.1.1 題序頂格書寫，與標題間空1字，下面闡述內容在標題后空1字接排項 (1) 題序空2字書寫，以下內容接排，有標題者，闡述內容在標題后空1字 版心左邊線 版心右邊線表2 文管類論文層次代號及說明章節(jié)條款項一、 （一） 1. （1）居中

58、書寫空2字書寫空2字書寫空2字書寫空2字書寫 版心左邊線 版心右邊線各層次題序及標題不得置于頁面的最后一行（孤行）。2.6 參考文獻正文中引用文獻標示應置于所引內容最末句的右上角，用小五號字體。所引文獻編號用阿拉伯數(shù)字置于方括號“ ”中，如“二次銑削1”。當提及的參考文獻為文中直接說明時，其序號應該與正文排齊，如“由文獻8，1014可知”。經(jīng)濟、管理類論文引用文獻，若引用的是原話，要加引號，一般寫在段中；若引的不是原文只是原意，文前只需用冒號或逗號，而不用引號。在參考文獻之外，若有注釋的話，建議采用夾注，即緊接文句，用圓括號標明。不得將引用文獻標示置于各級標題處。參考文獻書寫格式應符合GB77

59、141987文后參考文獻著錄規(guī)則。常用參考文獻編寫項目和順序應按文中引用先后次序規(guī)定如下：著作圖書文獻序號作者書名（版次）出版地：出版者，出版年:引用部分起止頁 第一版應省略翻譯圖書文獻序號作者書名（版次）譯者出版地: 出版者，出版年:引用部分起止頁 第一版應省略學術刊物文獻序號作者文章名學術刊物名年，卷（期）：引用部分起止頁學術會議文獻序號作者文章名編者名會議名稱，會議地址，年份出版地，出版者，出版年:引用部分起止頁學位論文類參考文獻序號研究生名學位論文題目出版地學校（或研究單位）及學位論文級別答辯年份:引用部分起止頁 西文文獻中第一個詞和每個實詞的第一個字母大寫，余者小寫；俄文文獻名第一個

60、詞和專有名詞的第一個字母大寫，余者小寫；日文文獻中的漢字須用日文漢字，不得用中文漢字、簡化漢字代替。文獻中的外文字母一律用正體。作者為多人時，一般只列出前3名作者，不同作者姓名間用逗號相隔。外文姓名按國際慣例，將作者名的縮寫置前，作者姓置后。學術會議若出版論文集者，可在會議名稱后加上“論文集”字樣。未出版論文集者省去“出版者”、“出版年”兩項。會議地址與出版地相同者省略“出版地”。會議年份與出版年相同者省略“出版年”。學術刊物文獻無卷號的可略去此項，直接寫“年，（期）”。參考文獻序號頂格書寫，不加括號與標點，其后空一格寫作者名。序號應按文獻在論文中的被引用順序編排。換行時與作者名第一個字對齊。

61、若同一文獻中有多處被引用，則要寫出相應引用頁碼，各起止頁碼間空一格，排列按引用順序，不按頁碼順序。參考文獻書寫格式示例見附錄1。2.7 名詞術語科技名詞術語及設備、元件的名稱，應采用國家標準或部頒標準中規(guī)定的術語或名稱。標準中未規(guī)定的術語要采用行業(yè)通用術語或名稱。全文名詞術語必須統(tǒng)一。一些特殊名詞或新名詞應在適當位置加以說明或注解。文管類專業(yè)技術術語應為常見、常用的名詞。采用英語縮寫詞時，除本行業(yè)廣泛應用的通用縮寫詞外，文中第一次出現(xiàn)的縮寫詞應該用括號注明英文全文。2.8 計量單位物理量計量單位及符號一律采用中華人民共和國法定計量單位（GB310031021993，見附錄2），不得使用非法定計量單位及符號。計量單位符號，除用人名命名的單位第一個字母用大寫之外，一律用小寫字母。非物理單位（如件、