高速大容量模擬信號(hào)采集與存儲(chǔ)系統(tǒng)

1、高速大容量模擬信號(hào)采集與存儲(chǔ)系統(tǒng)一、 立題背景1. 選題背景和意義隨著計(jì)算機(jī)的廣泛應(yīng)用和電子學(xué)的高速發(fā)展，數(shù)字系統(tǒng)已被廣泛地應(yīng)用于國(guó)民經(jīng)濟(jì)、國(guó)防建設(shè)和科學(xué)試驗(yàn)的各個(gè)領(lǐng)域。和模擬系統(tǒng)相比，數(shù)字系統(tǒng)有精度高、穩(wěn)定性好等一系列優(yōu)點(diǎn)，但是數(shù)字系統(tǒng)只能處理離散的數(shù)字信號(hào)。外部世界的各種各樣信息經(jīng)過傳感器轉(zhuǎn)換以后，除了極小部分為數(shù)字信號(hào)和開關(guān)信號(hào)之外，絕大部分以電壓或電流等模擬量的形式存在，所以往往需要將這些模擬信號(hào)轉(zhuǎn)化為便于處理和存儲(chǔ)的數(shù)字信號(hào)。這部分工作就需要數(shù)據(jù)采集系統(tǒng)來完成。所謂數(shù)據(jù)采集就是將模擬信號(hào)轉(zhuǎn)化為數(shù)字信號(hào)，并進(jìn)一步予以處理、顯示、存儲(chǔ)和記錄的過程，是獲取信息的基本手段。數(shù)據(jù)采集技術(shù)作為信

2、息科學(xué)的一個(gè)重要分支，與傳感器、信號(hào)測(cè)量與處理、微型計(jì)算機(jī)等技術(shù)為基礎(chǔ)而形成的一門綜合應(yīng)用技術(shù)，它研究數(shù)據(jù)的采集、存儲(chǔ)、處理及控制等作業(yè)，具有很強(qiáng)的實(shí)用性。隨著微電子技術(shù)和數(shù)字信號(hào)處理技術(shù)的飛速發(fā)展，數(shù)據(jù)采集存儲(chǔ)技術(shù)使用越來越廣泛?，F(xiàn)在不管是民用領(lǐng)域、工業(yè)領(lǐng)域或是軍用領(lǐng)域都大量地用到了數(shù)據(jù)采集存儲(chǔ)技術(shù)，比如：語音信號(hào)的處理、雷達(dá)系統(tǒng)回波信號(hào)的采集存儲(chǔ)等等。而且很多領(lǐng)域?qū)?shù)據(jù)采集存儲(chǔ)系統(tǒng)的性能提出了苛刻的要求，它們需要持續(xù)高精度的采集，持續(xù)高速度大容量的存儲(chǔ)，同時(shí)能脫機(jī)運(yùn)行，有較強(qiáng)的便攜性。比如機(jī)載合成孔徑雷達(dá)，目前成像的分辨率相當(dāng)高，不但能夠檢測(cè)、分辨機(jī)動(dòng)車輛、建筑等大目標(biāo)，甚至還能分辨得出鳥

3、群、人群等小目標(biāo)，要達(dá)到如此高的分辨率需要采集的數(shù)據(jù)精度和存儲(chǔ)的數(shù)據(jù)量都是驚人的。面對(duì)各種應(yīng)用領(lǐng)域高精度采集，大容量、脫機(jī)、長(zhǎng)時(shí)間持續(xù)存儲(chǔ)等要求，現(xiàn)有的采集存儲(chǔ)系統(tǒng)性能有限，很難同時(shí)滿足這些要求。在這種情況下，很多系統(tǒng)為了實(shí)現(xiàn)長(zhǎng)時(shí)間持續(xù)存儲(chǔ)大容量的數(shù)據(jù)不得不采用壓縮數(shù)據(jù)或存儲(chǔ)部分?jǐn)?shù)據(jù)的方法，這樣就會(huì)丟失大量的有用信息，由數(shù)據(jù)得出的結(jié)論肯定也就存在誤差。而現(xiàn)在各個(gè)領(lǐng)域需要得到更精確的數(shù)據(jù)，獲得盡可能完整的數(shù)據(jù)信息，可見不完整的數(shù)據(jù)是達(dá)不到要求的。目前市場(chǎng)上雖然有便攜式脫機(jī)數(shù)據(jù)采集存儲(chǔ)系統(tǒng)出售，但大都專業(yè)性強(qiáng)，通用性差，存儲(chǔ)容量小，價(jià)格昂貴，在實(shí)際使用中受到很大的 限。所以，一套能同時(shí)滿足高精度采

4、集，大容量、長(zhǎng)時(shí)間、持續(xù)脫機(jī)存儲(chǔ)要求的采集存儲(chǔ)系統(tǒng)是現(xiàn)在很多領(lǐng)域所據(jù)需的。2. 高速大容量數(shù)據(jù)采集系統(tǒng)國(guó)內(nèi)外發(fā)展?fàn)顩r在隨著信息技術(shù)的日益創(chuàng)新，數(shù)據(jù)采集存儲(chǔ)系統(tǒng)在國(guó)內(nèi)外的發(fā)展也非常迅速。目前在國(guó)外，高速的數(shù)據(jù)采集系統(tǒng)已經(jīng)廣泛應(yīng)用到航天、航空及軍事領(lǐng)域中，速率可達(dá)到幾百兆波特率以上，且在民用領(lǐng)域中也開始應(yīng)用，但速率較低，一般為一百兆波特率以下。國(guó)外市場(chǎng)上出現(xiàn)的數(shù)據(jù)采集系統(tǒng)產(chǎn)品相當(dāng)多，比如美國(guó)NI公司生產(chǎn)的數(shù)據(jù)采集系統(tǒng)采樣精度可達(dá)到16位，采樣頻率高達(dá)1.25M，但往往采樣通道數(shù)較少，且同步功能較差，而一些提供多通道同步功能的數(shù)據(jù)采集系統(tǒng)價(jià)格比較昂貴。美國(guó)安捷倫公司生產(chǎn)的U2300A系列USB模塊化

5、多功能數(shù)據(jù)采集設(shè)備能夠獨(dú)立運(yùn)行或作為模塊化設(shè)備運(yùn)行，并且所有模塊均使用通用而非專有標(biāo)準(zhǔn)的高速USB2.0接口。它支持1216位的采樣精度，64條模擬輸入通道，單一通道采樣率從200K到1M不等，價(jià)格也高達(dá)上萬元。在國(guó)內(nèi)，高速數(shù)據(jù)采集系統(tǒng)的開發(fā)和研制工作也不再處于起步階段，很多研究機(jī)構(gòu)和科技公司也正在開發(fā)越來越高速的系統(tǒng)，市場(chǎng)上也相繼出現(xiàn)了各種新型的數(shù)據(jù)采集系統(tǒng)。例如北京凱文斯系統(tǒng)集成有限責(zé)任公司產(chǎn)品的E16系列并口寬動(dòng)態(tài)范圍的高精度數(shù)據(jù)采集器，數(shù)據(jù)通道可以達(dá)到16個(gè)，可編程增益為1、2、4、8倍，分辨率為16位，采樣最高頻率決定于微機(jī)的CPU及處理速度，一般為60100kHz。北京測(cè)振儀器廠研

6、制的HZ-9609數(shù)據(jù)采集器/振動(dòng)分析儀，它采用中文顯示，直觀醒目，操作簡(jiǎn)單方便；采用高性能電池，體積小，重量輕，便于現(xiàn)場(chǎng)使用；采用頻譜分析技術(shù)和故障診斷技術(shù)，并可以與微機(jī)通訊，建立設(shè)備狀態(tài)數(shù)據(jù)庫，對(duì)連接設(shè)備進(jìn)行更精細(xì)的狀態(tài)分析。該型測(cè)振儀使用簡(jiǎn)便也實(shí)現(xiàn)了脫機(jī)采集，但其體積較大，并且功能單一，無微機(jī)支持時(shí)數(shù)據(jù)存儲(chǔ)量有限。綜上所述，除了傳統(tǒng)的聯(lián)機(jī)使用的數(shù)據(jù)采集存儲(chǔ)系統(tǒng)外，市場(chǎng)上逐漸出現(xiàn)了脫機(jī)使用的數(shù)據(jù)采集存儲(chǔ)的儀器。但國(guó)內(nèi)的發(fā)展技術(shù)與國(guó)外相比還有很大差距，我們的產(chǎn)品普通存在體積大、通用性差、用途單一、采集速度慢、環(huán)境適應(yīng)性差等缺點(diǎn)，未能形成模塊化、標(biāo)準(zhǔn)化的通用產(chǎn)品，從而無法滿足國(guó)內(nèi)用戶不斷增長(zhǎng)的

7、需要，使得價(jià)格高昂的國(guó)外產(chǎn)品占有了相當(dāng)大的市場(chǎng)份額。因此，設(shè)計(jì)高速大容量數(shù)據(jù)采集系統(tǒng)對(duì)提高國(guó)民生產(chǎn)和促進(jìn)生產(chǎn)力發(fā)展具有重要的意義。二、 課題研究?jī)?nèi)容及實(shí)施方案1. 高速數(shù)據(jù)采集系統(tǒng)關(guān)鍵技術(shù)1.1 系統(tǒng)時(shí)鐘電路設(shè)計(jì)時(shí)鐘信號(hào)的穩(wěn)定性決定采樣系統(tǒng)的性能。反映時(shí)鐘短期穩(wěn)定性的指標(biāo)主要有兩個(gè)：時(shí)鐘相位噪聲和時(shí)鐘相位抖動(dòng)。時(shí)鐘相位噪聲描述時(shí)鐘信號(hào)的頻譜純度，而相位抖動(dòng)直接影響時(shí)鐘的過零點(diǎn)根據(jù)上述指標(biāo)，對(duì)高速AD采樣系統(tǒng)通常采用的三種時(shí)鐘源：高頻晶振、鎖相環(huán)和模擬混頻器，按照性能優(yōu)劣排序如下：高頻晶振、鎖相環(huán)、模擬混頻器。在高速電路的設(shè)計(jì)中，一般優(yōu)先考慮高頻晶振作為時(shí)鐘源。在采樣系統(tǒng)中，特別是在高輸入頻率與

8、寬帶情況下，信噪比性能是與取樣時(shí)鐘的穩(wěn)定性緊密相關(guān)的，任何時(shí)鐘信號(hào)噪聲及時(shí)鐘信號(hào)相位抖動(dòng)都會(huì)影響數(shù)據(jù)采集系統(tǒng)精度。通過下面公式可以計(jì)算時(shí)鐘信號(hào)相位抖動(dòng)對(duì)模數(shù)轉(zhuǎn)換信噪比(SNR)的影響：其中fs為采樣時(shí)鐘頻率，N為模數(shù)轉(zhuǎn)換器位數(shù)，clk為時(shí)鐘信號(hào)相位抖動(dòng)量。在設(shè)計(jì)中，時(shí)鐘信號(hào)必須按照阻抗線進(jìn)行等長(zhǎng)度布線，提高時(shí)鐘線的信號(hào)質(zhì)量，防止高速時(shí)鐘信號(hào)反射。當(dāng)時(shí)鐘頻率大于100MHz時(shí)，TTL或者CMOS電路已經(jīng)無法可靠保證時(shí)鐘電路的正常工作了，通常采用的是PECL或者LVDS器件。后者在信號(hào)速度、對(duì)外輻射、器件延遲以及輸出信號(hào)抖動(dòng)上有著前者無法比擬的優(yōu)勢(shì)，適于高精度、高穩(wěn)定度、低噪聲、低抖動(dòng)的采樣時(shí)鐘的

9、產(chǎn)生與傳輸，滿足超高速數(shù)據(jù)采集系統(tǒng)的要求。1.2 模數(shù)轉(zhuǎn)換器的選擇模數(shù)轉(zhuǎn)換器的選擇除了考慮數(shù)據(jù)輸出電平或者接口方式，控制時(shí)序，參考源，帶寬，電源和封裝等因素之外，最重要是根據(jù)設(shè)計(jì)需求，計(jì)算動(dòng)態(tài)指標(biāo)：信噪比、采樣率、孔徑抖動(dòng)和滿度范圍等，然后選擇合適的器件。(1)信噪比：模數(shù)轉(zhuǎn)換器的信噪比取決于量化分層位數(shù)，位數(shù)越多，量化噪聲越小，信噪比越高。理論上，對(duì)于一個(gè)滿量程的正弦波輸入信號(hào)的模數(shù)轉(zhuǎn)換器，其對(duì)量化噪聲的信噪比(SNR)關(guān)系式為：N為模數(shù)轉(zhuǎn)換器位數(shù)。實(shí)際設(shè)計(jì)中，考慮其它損失時(shí)，需要在此基礎(chǔ)上，增加12位量化位數(shù)。(2)采樣率：模數(shù)轉(zhuǎn)換器的采樣率與輸入模擬信號(hào)的最大頻率有關(guān)。根據(jù)奈奎斯特采樣定

10、理，采樣頻率至少為模擬信號(hào)帶寬的兩倍時(shí)，才能保證不失真地復(fù)現(xiàn)輸入信號(hào)。(3)孔徑抖動(dòng)：由于采樣時(shí)鐘受各種隨機(jī)噪聲的影響而產(chǎn)生抖動(dòng)，造成采樣延遲的變化，即兩個(gè)采樣點(diǎn)之間的孔徑延遲的變化，形成孔徑抖動(dòng)。孔徑抖動(dòng)與信噪比之間存在關(guān)系：式中為孔徑抖動(dòng)時(shí)間。因此，在利用信噪比計(jì)算模數(shù)轉(zhuǎn)換器位數(shù)時(shí)，必須考慮孔徑抖動(dòng)帶來的信噪比損失。(4)滿度范圍：指模擬輸入量的最大允許值與最小允許值之差，許多模數(shù)轉(zhuǎn)換器都可以進(jìn)行模擬輸入范圍的選擇，設(shè)計(jì)人員可以根據(jù)被測(cè)信號(hào)性質(zhì)選擇滿度范圍。通過上述動(dòng)態(tài)指標(biāo)計(jì)算，可以得到模數(shù)轉(zhuǎn)換器的位數(shù)、最高時(shí)鐘頻率、模擬輸入范圍等參數(shù)，進(jìn)而計(jì)算出分辨率等參數(shù)，即可選擇所需的模數(shù)轉(zhuǎn)換器。1

11、3 模擬信號(hào)調(diào)理電路設(shè)計(jì)模擬信號(hào)調(diào)理電路是被采樣信號(hào)的輸入通道，在保證被測(cè)信號(hào)不失真的前提下，對(duì)輸入的信號(hào)進(jìn)行低噪聲放大、濾波等預(yù)處理。高速數(shù)據(jù)采集系統(tǒng)的輸入信號(hào)通常為高頻信號(hào)，需要進(jìn)行阻抗匹配和前置放大，可以選用高速低噪聲信號(hào)前置放大器和信號(hào)變壓器。信號(hào)前置放大器的優(yōu)勢(shì)是放大系數(shù)可變，信號(hào)輸入的動(dòng)態(tài)范圍大，還可以配置成有源濾波器，但是放大器的最高工作頻率和工作帶寬必須滿足系統(tǒng)設(shè)計(jì)的需要，避免信號(hào)失真，同時(shí)應(yīng)該考慮放大器引人的噪聲損失，為避免對(duì)ADC性能的不利影響，前置放大器的信噪比應(yīng)遠(yuǎn)大于模數(shù)轉(zhuǎn)換器的信噪比。當(dāng)頻率遠(yuǎn)遠(yuǎn)大于100MHz，盡可能采用信號(hào)變壓器。信號(hào)變壓器的性能指標(biāo)(如最高工作頻

12、率和工作帶寬)優(yōu)于信號(hào)放大器，而且信號(hào)失真很小，但是信號(hào)放大系數(shù)固定，輸入信號(hào)的幅度受到限制。在器件布局方面，高速A/D變換器和前置放大器要盡可能靠近，并與電源和地線不要相隔太遠(yuǎn)，以免造成擾動(dòng)過大，輸入信號(hào)的布線應(yīng)該足夠粗，而且在同一電路層走線，避免引入噪聲。1.4 數(shù)據(jù)存儲(chǔ)器選擇及接口設(shè)計(jì)數(shù)據(jù)存儲(chǔ)器是高速數(shù)據(jù)采集系統(tǒng)關(guān)鍵部分之一，后文單獨(dú)闡述。1.5 系統(tǒng)時(shí)序及控制邏輯電路設(shè)計(jì)系統(tǒng)工作時(shí)序和控制邏輯設(shè)計(jì)是數(shù)據(jù)采集系統(tǒng)控制的核心，與采樣系統(tǒng)所完成的功能密切相關(guān)，主要控制系統(tǒng)采樣的起始、停止以及采樣數(shù)據(jù)的讀取。在設(shè)計(jì)中，通常采用高速DSP或者FPGA實(shí)現(xiàn)。高速數(shù)據(jù)采集系統(tǒng)可以根據(jù)觸發(fā)源、沿/電平

13、觸發(fā)模式以及存儲(chǔ)通道選擇，提供多種組合工作模式。時(shí)序和控制邏輯電路可以按照預(yù)置的默認(rèn)工作模式，產(chǎn)生系統(tǒng)的工作邏輯和時(shí)序；也可以接收上位機(jī)的指令，選擇工作模式，設(shè)置控制計(jì)數(shù)器，超前量、滯后量以及采樣起始和停止時(shí)間等參數(shù)，啟用不同的觸發(fā)源，通過計(jì)數(shù)、計(jì)時(shí)等方法比較各種條件是否滿足，控制模數(shù)轉(zhuǎn)換的進(jìn)行，并產(chǎn)生不同的狀態(tài)標(biāo)志位，使主機(jī)實(shí)時(shí)監(jiān)控采集系統(tǒng)的狀態(tài)。1.6 系統(tǒng)抗干擾設(shè)計(jì)高速數(shù)據(jù)采樣系統(tǒng)在抗干擾方面的問題遠(yuǎn)大于中低速系統(tǒng)，例如信號(hào)連線上的延遲、反射、串?dāng)_，器件內(nèi)部過渡干擾和熱噪聲，電源干擾，地噪聲等，輕則影響運(yùn)算放大器、AD變換器等模擬器件精度，嚴(yán)重時(shí)系統(tǒng)將無法正常工作。因此，在數(shù)據(jù)采集系統(tǒng)設(shè)

14、計(jì)中，整個(gè)系統(tǒng)的采集精度主要取決于系統(tǒng)的抗干擾設(shè)計(jì)，在電路設(shè)計(jì)初期和制板階段就必須采取各種措施，減小或者消除可能的干擾源。高速數(shù)據(jù)采集系統(tǒng)的抗干擾措施應(yīng)主要考慮下面幾個(gè)方面：(1)電源設(shè)計(jì)方面：設(shè)計(jì)全系統(tǒng)電源時(shí)，按照高速電路設(shè)計(jì)理論，AD采集系統(tǒng)中的電源應(yīng)當(dāng)采用線性電源，避免開關(guān)電源引入噪聲，經(jīng)試驗(yàn)驗(yàn)證，前者設(shè)計(jì)可以提高一位有效位數(shù)。為了降低電源阻抗，減小噪聲對(duì)電源的干擾，通常采用電源層設(shè)計(jì)，盡可能增大電源面積。設(shè)計(jì)每個(gè)芯片的供電通路時(shí)，需要在每個(gè)芯片的電源附近并聯(lián)去耦電容和旁路電容，去耦電容為芯片提供局域化的直流，旁路電容能消除高頻輻射噪聲和抑制高頻干擾。此外，電源布線應(yīng)該保持足夠的寬度。(

15、2)接地技術(shù)方面：高速數(shù)字采集系統(tǒng)的模擬地和數(shù)字地嚴(yán)格分開，最后單點(diǎn)共地：共地點(diǎn)位置選擇相當(dāng)重要，通常應(yīng)選擇到ADC芯片所需電流最大的位置，這樣可以使大電流對(duì)地回流最近，避免對(duì)模擬電路的干擾，提高系統(tǒng)的采集精度 模擬地與數(shù)字地可以通過磁珠連接，磁珠的高頻阻抗很大，而直流電阻為零，能夠?yàn)V除高頻電流減少地線 的高頻噪聲。對(duì)于多通道AD轉(zhuǎn)換器，各個(gè)通道的模擬地最好獨(dú)立，最后一點(diǎn)連接。另外，如果需要進(jìn)行電路板地線層分割，會(huì)引起分割帶之間的傳輸線特性阻抗不連續(xù)，因此分割帶不宜過寬，大多數(shù)情況下23mm為宜，同時(shí)應(yīng)盡量減少跨越這一間隙的信號(hào)線數(shù)。(3)布局布線技術(shù)方面：高速數(shù)據(jù)采集系統(tǒng)采用具有獨(dú)立的地線層

16、和電源層的多層電路板，保證信號(hào)的完整性，并按照電路功能，對(duì)器件進(jìn)行分塊布局。其中，ADC輸出數(shù)據(jù)鎖存器盡可能靠近ADC，用以降低ADC輸出數(shù)據(jù)線上的噪聲。高速A/D變換器數(shù)字輸出端的串行端接電阻盡量靠近傳輸終端，以提高數(shù)字輸出的可靠性。在布線方面，高頻數(shù)字信號(hào)走線盡可能遠(yuǎn)離模擬電路和控制電路時(shí)鐘輸入信號(hào)要作為模擬信號(hào)處理，遠(yuǎn)離任何模擬輸入和數(shù)字信號(hào)。不同用途的引線不要平行排列，并要求保持兩線之間的足夠距離，以減小相互干擾。高頻數(shù)字/模擬信號(hào)線按照最短路徑布線原則同一電路層上走線，并盡量保持足夠?qū)挾?。此外，為了避免分布參?shù)對(duì)高頻信號(hào)傳輸所產(chǎn)生的影響，對(duì)模擬電路采用平面技術(shù)和網(wǎng)狀屏蔽技術(shù)。2. 高

17、速AD芯片介紹在越來越多的領(lǐng)域，需要獲得更精確的數(shù)據(jù)、更全面的了解信號(hào)的特征，需要高速數(shù)據(jù)采集系統(tǒng)，數(shù)據(jù)采集系統(tǒng)最重要的期間就是A/D轉(zhuǎn)換器，目前ADC芯片的采樣率和采樣精度都達(dá)到了很高的水平，基本能滿足一般系統(tǒng)需要的要求。不過在一片ADC芯片中采樣率和采樣精度不能同時(shí)做到很高，當(dāng)同時(shí)需要采樣率和采樣精度都很高時(shí)，一般可以采用多片ADC芯片拼接的技術(shù)。以下是市場(chǎng)上的一些高速ADC芯片以及芯片特性：(1) ADS830：8 位ADC，最高速度60MSPS ，具有單端/差動(dòng)輸入、內(nèi)部基準(zhǔn)和可編程輸入范圍；(2)  ADS5122：低功耗 8 通道&

18、#160;10 位ADC，最高速度65MSPS，供電電壓1.8V；(3) ADS822：10 位ADC，最高速度40MSPS ，具有單端/差動(dòng)輸入、內(nèi)/外基準(zhǔn)和斷電；(4) ADS826：10 位 ADC，最高速度60MSPS，SE差動(dòng)，內(nèi)部/外部參考，可編程輸入范圍，具有關(guān)斷狀態(tài)；(5) ADS828：10 位ADC，最高速度75MSPS ，具有單端/差動(dòng)輸入、內(nèi)部/外部參考；(6) ADS2806：雙路12 位ADC，最高速度32MSPS  ，具有內(nèi)部/外部參考、可編程輸入范圍和超出范圍標(biāo)志

19、；(7) ADS2806：雙路12 位 ADC，最高速度32MSPS ，具有內(nèi)部/外部參考、可編程輸入范圍和超出范圍標(biāo)志；(8) ADS2807：雙路12位ADC，最高速度50 MSPS  ，具有內(nèi)部/外部參考、可編程輸入范圍和超出范圍標(biāo)志。這里只列舉八個(gè)高速ADC芯片，市場(chǎng)上的高速ADC芯片還有很多，性能指標(biāo)各不相同，在組件高速數(shù)據(jù)采集系統(tǒng)時(shí)可以有多種選擇。3. 高速大容量的采集數(shù)據(jù)存儲(chǔ)技術(shù)由于整個(gè)數(shù)據(jù)采集系統(tǒng)中數(shù)據(jù)的傳送與存儲(chǔ)的速率是不同步的:數(shù)據(jù)傳送的最大傳送速率由A/D轉(zhuǎn)換器的最大轉(zhuǎn)換速率所決定，實(shí)際傳送速率通常是很快的；數(shù)據(jù)

20、存儲(chǔ)的最大速率是由存儲(chǔ)器，即硬盤所能接受的傳送速率所決定，受到硬盤存儲(chǔ)器性能的限制(主要是硬盤的自身轉(zhuǎn)動(dòng)的機(jī)械速率)，其數(shù)據(jù)存儲(chǔ)速率有限。如果，將A/D轉(zhuǎn)換器的數(shù)字輸出直接送到硬盤存儲(chǔ)，那么當(dāng)數(shù)據(jù)傳送速率高于硬盤所能承受的最大數(shù)據(jù)接收速率時(shí)，就會(huì)出現(xiàn)上一次A/D轉(zhuǎn)換器輸出的數(shù)據(jù)還沒有被存儲(chǔ)器讀取，下一次的轉(zhuǎn)換過程已經(jīng)結(jié)束了，即造成數(shù)據(jù)丟失。因此，有必要在A/D轉(zhuǎn)換器的數(shù)據(jù)輸出和數(shù)據(jù)接收之間建立一個(gè)數(shù)據(jù)緩存區(qū)，使其以A/D轉(zhuǎn)換器的采樣時(shí)鐘的速率(較高)將數(shù)據(jù)寫入緩存區(qū)；再以硬盤儲(chǔ)存器能夠接受的速率將數(shù)據(jù)讀出，送入硬盤中，以實(shí)現(xiàn)準(zhǔn)確無誤的數(shù)據(jù)傳輸。目前在高速數(shù)據(jù)采集系統(tǒng)常用于緩存功能的存儲(chǔ)器種類比

21、較多，主要有靜態(tài)存儲(chǔ)器(SRAM)、動(dòng)態(tài)存儲(chǔ)器(SDRAM)、先進(jìn)先出(FIFO)等。在這些存儲(chǔ)器中，F(xiàn)IFO具有工作頻率高、功耗小的特點(diǎn)。采用FIFO的另一個(gè)好處是省去了大量的地址與數(shù)據(jù)線，在有限的空間內(nèi)可以加大地線面積，有利于減小干擾。FIFO的工作方式為第一個(gè)被寫入FIFO的數(shù)據(jù)第一個(gè)被讀出，第二個(gè)被寫入的數(shù)據(jù)第二個(gè)被讀出，依此類推，所有的數(shù)據(jù)都按照這個(gè)順序進(jìn)行讀寫。與傳統(tǒng)儲(chǔ)存器先尋址，再讀寫的方式有很大的不同，由于不需要進(jìn)行尋址操作，因此具有結(jié)構(gòu)簡(jiǎn)單、使用靈活等優(yōu)點(diǎn)。其缺點(diǎn)就是不能有選擇的對(duì)數(shù)據(jù)進(jìn)行讀寫，只能以固定的順序?qū)?shù)據(jù)進(jìn)行讀寫。新型的FIFO芯片采用基于RAM方式的結(jié)構(gòu)，這種FIFO芯片由大規(guī)模集成電路構(gòu)成。內(nèi)部存儲(chǔ)單元采用一個(gè)雙端口RAM，具有兩套數(shù)據(jù)線輸入和輸出。獨(dú)立的讀寫地址指針在讀寫時(shí)鐘的控制下順序地從存儲(chǔ)單元讀寫數(shù)據(jù)，類似一個(gè)環(huán)形指針從第一個(gè)存儲(chǔ)單元開始到最后一個(gè)存儲(chǔ)單元