第六章時序邏輯電路的分析2、計數(shù)器1

1、數(shù)字電子技術(shù)基礎(chǔ)數(shù)字電子技術(shù)基礎(chǔ)閻石主編（第五版）閻石主編（第五版）信息科學與工程學院基礎(chǔ)部信息科學與工程學院基礎(chǔ)部1,QXFY 輸出方程驅(qū)動方程（或激勵方程）狀態(tài)方程,QXGZ ,QZHQ 第六章第六章 時序邏輯電路時序邏輯電路【 】內(nèi)容內(nèi)容回顧回顧26.2.時序邏輯電路的分析方法時序邏輯電路的分析方法6.2.1 同步時序邏輯電路的分析方法同步時序邏輯電路的分析方法就是給定時序電路，找出該電路的邏輯功能，就是給定時序電路，找出該電路的邏輯功能，即找出在即找出在輸入信號和輸入信號和CLK作用下，電路的次態(tài)和輸出。作用下，電路的次態(tài)和輸出?！?】內(nèi)容內(nèi)容回顧回顧3給定電路給定電路輸出輸出方程方程

2、驅(qū)動驅(qū)動方程方程狀態(tài)狀態(tài)方程方程狀態(tài)狀態(tài)轉(zhuǎn)換轉(zhuǎn)換表表狀態(tài)狀態(tài)轉(zhuǎn)換轉(zhuǎn)換圖圖時時序序圖圖功能描述功能描述【 】內(nèi)容內(nèi)容回顧回顧4【 例例 2 】分析所示同步時序電路的邏輯功能分析所示同步時序電路的邏輯功能 。 寫出輸出方程和驅(qū)動（激勵）方程。寫出輸出方程和驅(qū)動（激勵）方程。 1121KQJ 1212KQJ 求狀態(tài)方程求狀態(tài)方程。1222222QQQKQJQ 1211111QQQKQJQ 2QY 5Q2Q1Y 列狀態(tài)轉(zhuǎn)換表，畫狀態(tài)轉(zhuǎn)換圖。列狀態(tài)轉(zhuǎn)換表，畫狀態(tài)轉(zhuǎn)換圖。0 Q100 11 01 1Q20Q1*1100000Q2*0 0 1 1 Y 分析邏輯功能分析邏輯功能。 由狀態(tài)轉(zhuǎn)換圖可知，電路實現(xiàn)了

3、由狀態(tài)轉(zhuǎn)換圖可知，電路實現(xiàn)了3進制計進制計數(shù)功能，能自啟動。數(shù)功能，能自啟動。100001110011122QQQ 121QQQ 2QY 66.3.2 計數(shù)器計數(shù)器 在計算機和數(shù)字邏輯系統(tǒng)中，計數(shù)器是最基本、最在計算機和數(shù)字邏輯系統(tǒng)中，計數(shù)器是最基本、最常用的部件之一。它不僅可以常用的部件之一。它不僅可以記錄輸入的脈沖個數(shù)記錄輸入的脈沖個數(shù)，還可以實現(xiàn)還可以實現(xiàn)分頻分頻、定時定時、產(chǎn)生節(jié)拍脈沖產(chǎn)生節(jié)拍脈沖和和脈沖序列脈沖序列等。等。計數(shù)器的分類如下：計數(shù)器的分類如下：*按計數(shù)容量分按計數(shù)容量分：七進：七進制計數(shù)器、十進制計數(shù)器、六制計數(shù)器、十進制計數(shù)器、六十進制等十進制等*按時鐘分按時鐘分:同

4、步計數(shù)器、異步計數(shù)器同步計數(shù)器、異步計數(shù)器*按計數(shù)過程中數(shù)字增減分：加法計數(shù)器、減法計數(shù)器按計數(shù)過程中數(shù)字增減分：加法計數(shù)器、減法計數(shù)器和可逆計數(shù)器和可逆計數(shù)器*按計數(shù)器中的數(shù)字編碼分：二進制計數(shù)器、二按計數(shù)器中的數(shù)字編碼分：二進制計數(shù)器、二-十進十進制計數(shù)器和制計數(shù)器和 循環(huán)碼計數(shù)器等循環(huán)碼計數(shù)器等7計數(shù)器中的幾個術(shù)語計數(shù)器中的幾個術(shù)語1.計數(shù)器的計數(shù)器的“模?！?（用（用M表示）：表示）：模計數(shù)器累計輸入脈沖的最大數(shù)目模計數(shù)器累計輸入脈沖的最大數(shù)目。即電。即電路的有效路的有效狀狀態(tài)數(shù)。態(tài)數(shù)。一般計數(shù)器的模為幾，就稱之為模幾計數(shù)器。一般計數(shù)器的模為幾，就稱之為模幾計數(shù)器。2.計數(shù)器的容量計數(shù)

5、器的容量計數(shù)器所能表示的最大數(shù)值。計數(shù)器所能表示的最大數(shù)值。3.分頻分頻所謂分頻，就是把脈沖串的頻率由高分低，使所謂分頻，就是把脈沖串的頻率由高分低，使輸出信號的頻率比輸入信號的頻率低。輸出信號的頻率比輸入信號的頻率低。8一同步二進制計數(shù)器（一同步二進制計數(shù)器（P278P278） 同步計數(shù)器中，各觸發(fā)器的翻轉(zhuǎn)與時鐘脈沖同步。同步計數(shù)器中，各觸發(fā)器的翻轉(zhuǎn)與時鐘脈沖同步。同步計數(shù)器的工作速度較快，工作頻率也較高。同步計數(shù)器的工作速度較快，工作頻率也較高。 1 1同步二進制加法計數(shù)器同步二進制加法計數(shù)器9CLK Q 3 Q2 Q 1 Q0CLK Q 3 Q2 Q 1 Q0 0 0 0 0 0110

6、0 02010 0310104001051010601107111080001911 0 010011 011101112001113101114011115111160000在一個多位二進制數(shù)的末位加在一個多位二進制數(shù)的末位加1時，若其中時，若其中第第i位（即任何一位）以下各位皆為位（即任何一位）以下各位皆為1時，則時，則第第i位應(yīng)改變狀態(tài)（位應(yīng)改變狀態(tài)（0變變1，1變變0）。而最低）。而最低位的狀態(tài)在每次加位的狀態(tài)在每次加1時都要改變時都要改變1101 1同步二進制加法計數(shù)器同步二進制加法計數(shù)器 設(shè)計思想：設(shè)計思想： 所有觸發(fā)器的時鐘控制端均由計數(shù)脈沖所有觸發(fā)器的時鐘控制端均由計數(shù)脈沖CL

7、KCLK輸入，輸入，CLKCLK的每一個觸發(fā)沿都會使所有的觸發(fā)器狀態(tài)更新。的每一個觸發(fā)沿都會使所有的觸發(fā)器狀態(tài)更新。 應(yīng)控制觸發(fā)器的輸入端應(yīng)控制觸發(fā)器的輸入端. .可將觸發(fā)器接成可將觸發(fā)器接成T T觸發(fā)觸發(fā)器。器。 則第則第i位觸發(fā)器輸入端位觸發(fā)器輸入端Ti的邏輯式應(yīng)為：的邏輯式應(yīng)為：在一個多位二進制數(shù)的末位加在一個多位二進制數(shù)的末位加1時，若其中第時，若其中第i位（即任位（即任何一位）以下各位皆為何一位）以下各位皆為1時，則第時，則第i位應(yīng)改變狀態(tài)（位應(yīng)改變狀態(tài)（0變變1，1變變0）。而最低位的狀態(tài)在每次加）。而最低位的狀態(tài)在每次加1時都要改變。時都要改變。10021TQQQTiii.11同

8、步二進制加法計數(shù)器同步二進制加法計數(shù)器驅(qū)動方程驅(qū)動方程: 01230120101QQQTQQTQTT輸出方程：輸出方程：狀態(tài)方程：狀態(tài)方程： )()(01230123301201220101100QQQQQQQQQQQQQQQQQQQQQQQ0123QQQQC 1. 由由T觸發(fā)器構(gòu)成的加法計數(shù)器觸發(fā)器構(gòu)成的加法計數(shù)器12Q3Q2Q1Q0C00100011010000010000010000001010110100010101001101111000111111111101101000000000計數(shù)計數(shù)順序順序電路狀態(tài)電路狀態(tài)等效等效十進十進制數(shù)制數(shù)進位進位輸出輸出CQ3Q2Q1Q000000

9、001000110200102030011304010040501015060110607011170810008091001901010101001110111101211001201311011301411101401511111511600000013Q3的輸出的波形的頻率是的輸出的波形的頻率是CLK的的1/16。Q0的輸出的波形的頻率是的輸出的波形的頻率是CLK的的1/2。二分頻二分頻四分頻四分頻八分頻八分頻十六分頻十六分頻CLKQ0Q1Q2Q3C1 2 3 4 5 6 7 8 9 1011 121314 1516Q1的輸出的波形的頻率是的輸出的波形的頻率是CLK的的1/4。Q2的輸出

10、的波形的頻率是的輸出的波形的頻率是CLK的的1/8。14邏輯功能邏輯功能: :(1)由于每輸入由于每輸入16個個CLK 脈沖觸發(fā)器的狀態(tài)一循環(huán)，并脈沖觸發(fā)器的狀態(tài)一循環(huán)，并在輸出端在輸出端C產(chǎn)生一進位信號，故為產(chǎn)生一進位信號，故為16進制計數(shù)器。若二進制計數(shù)器。若二進制數(shù)碼的位數(shù)為進制數(shù)碼的位數(shù)為n，而計數(shù)器的循環(huán)周期為，而計數(shù)器的循環(huán)周期為2n，這樣，這樣計數(shù)器又叫計數(shù)器又叫二進制計數(shù)器二進制計數(shù)器。將計數(shù)器中能計到的最大數(shù)。將計數(shù)器中能計到的最大數(shù)稱為稱為計數(shù)器的容量，為計數(shù)器的容量，為2n1.(2) 計數(shù)器有分頻功能，也把它叫做分頻器。若計數(shù)器有分頻功能，也把它叫做分頻器。若CLK脈脈沖

11、的頻率為沖的頻率為 f0 , 則由則由16進制計數(shù)器的時序圖可知，輸出進制計數(shù)器的時序圖可知，輸出端端Q0、Q1、Q2、Q3的頻率為的頻率為f0 / 2、f0 / 4、f 0 / 8、f0 / 16.6.3.2 計數(shù)器15CLK：計數(shù)脈沖輸入端，：計數(shù)脈沖輸入端， 上升沿有效上升沿有效。RD：異步清異步清0端，低電平有效。端，低電平有效。LD：同步預(yù)置數(shù)控制端，低電平有效，將預(yù)置輸同步預(yù)置數(shù)控制端，低電平有效，將預(yù)置輸入端入端D3、D2、D1、D0的數(shù)據(jù)送至輸出端，即的數(shù)據(jù)送至輸出端，即Q3Q2Q1Q0=D3D2D1D0。EP、ET：計數(shù)器工作狀態(tài)控制端，高電平有效，只有當計數(shù)器工作狀態(tài)控制端

12、，高電平有效，只有當RD =LD=1， EP=ET=1，在，在CLK作用下計數(shù)器才能正常計數(shù)。當作用下計數(shù)器才能正常計數(shù)。當EP、ET中有一個為低時，計數(shù)器處于保持狀態(tài)。中有一個為低時，計數(shù)器處于保持狀態(tài)。* *中規(guī)模集成的中規(guī)模集成的4 4位同步二進制計數(shù)器位同步二進制計數(shù)器74161(74LS161):74161(74LS161):示例芯片（示例芯片（P282）16* *中規(guī)模集成的中規(guī)模集成的4 4位同步二進制計數(shù)器位同步二進制計數(shù)器74161(74LS161):74161(74LS161):其邏輯圖形符號及功能表如圖所示。其邏輯圖形符號及功能表如圖所示。6.3.2 計數(shù)器計數(shù)器注：注：

13、74161和和74LS161只是內(nèi)部電路結(jié)構(gòu)有些區(qū)別。只是內(nèi)部電路結(jié)構(gòu)有些區(qū)別。74LS163也是也是4位二進制加法計數(shù)器，但清零方式是同步位二進制加法計數(shù)器，但清零方式是同步清零清零EPETCLKD0D1D2D3CQ1Q2Q3Q074161CLKR DLD EPET輸出端工作狀態(tài)輸出端工作狀態(tài)0異步清零異步清零1011111111100預(yù)置數(shù)預(yù)置數(shù) （同步同步）保持保持（包括包括C）保持保持（但但C0）計數(shù)計數(shù)(a)邏輯圖形符號邏輯圖形符號（b）功能表功能表四位同步計數(shù)器四位同步計數(shù)器74161（74LS161）的圖形符號及功能表）的圖形符號及功能表RDLDLD R D17172 2、4 4

14、位同步二進制減法計數(shù)器位同步二進制減法計數(shù)器（P284P284）6.3.2 計數(shù)器計數(shù)器原理：根據(jù)二進制減法運算原理：根據(jù)二進制減法運算規(guī)則可知：在多位二進規(guī)則可知：在多位二進制數(shù)末位減制數(shù)末位減1 1，若第，若第i i位位以下皆為以下皆為0 0時，則第時，則第i i位位應(yīng)翻轉(zhuǎn)。應(yīng)翻轉(zhuǎn)。由此得出規(guī)律，若用由此得出規(guī)律，若用T T觸發(fā)觸發(fā)器構(gòu)成計數(shù)器，則第器構(gòu)成計數(shù)器，則第i i位位觸發(fā)器輸入端觸發(fā)器輸入端T Ti i的邏輯式的邏輯式應(yīng)為：應(yīng)為：10021TQQQTiii. 01230120101QQQTQQTQTT驅(qū)動方程驅(qū)動方程:18183、4位同步二進制可逆計數(shù)器位同步二進制可逆計數(shù)器6.

15、3.2 計數(shù)器計數(shù)器a.單時鐘方式單時鐘方式74LS191（P285）U /DSCLKID0D1D2D3LDC/BQ1Q2Q3Q074LS191輸出端工作狀態(tài)輸出端工作狀態(tài)00111100預(yù)置數(shù)預(yù)置數(shù)(異步異步）保持保持加法計數(shù)加法計數(shù)(a)邏輯圖形符號邏輯圖形符號（b）功能表功能表同步十六進制可逆計數(shù)器同步十六進制可逆計數(shù)器74LS19174LS191的圖形符號及功能表的圖形符號及功能表CLKo減法計數(shù)減法計數(shù)1CLKIS LD U /DS LD 其中：其中：LD 異步置數(shù)端；異步置數(shù)端；S 計數(shù)控制端計數(shù)控制端 U / D加減計數(shù)控制端；加減計數(shù)控制端； C / B進位進位/借位輸出端借位

16、輸出端 D0 D3預(yù)置數(shù)輸入端；預(yù)置數(shù)輸入端； Q0 Q3計數(shù)輸出端計數(shù)輸出端191974LS193為雙時鐘加為雙時鐘加/減計數(shù)器，一個時鐘用作加法計減計數(shù)器，一個時鐘用作加法計數(shù)脈沖，一個時鐘用作減法計數(shù)脈沖，其圖形符號和數(shù)脈沖，一個時鐘用作減法計數(shù)脈沖，其圖形符號和功能表如圖所示。功能表如圖所示。b.雙時鐘方式雙時鐘方式6.3.2 計數(shù)器計數(shù)器CLKDD0D1D2D3LDC/BQ1Q2Q3Q074LS193輸出端工作狀態(tài)輸出端工作狀態(tài)001111預(yù)置數(shù)預(yù)置數(shù)(異步異步）異步清零異步清零加法計數(shù)加法計數(shù)(a)邏輯圖形符號邏輯圖形符號（b）功能表功能表同步十六進制可逆計數(shù)器同步十六進制可逆計數(shù)

17、器74LS19374LS193的圖形符號及功能表的圖形符號及功能表CLKU0減法計數(shù)減法計數(shù)0CLKULD RDCLKD11RDLD 2020十進制計數(shù)器的分析十進制計數(shù)器的分析: :方法：方法：由邏輯圖寫輸出方程、觸發(fā)器的驅(qū)動方程由邏輯圖寫輸出方程、觸發(fā)器的驅(qū)動方程 ( (即即J,K; D; R,SJ,K; D; R,S的表達式的表達式) ) 將驅(qū)動方程代入特征方程，得計數(shù)器的狀態(tài)方程將驅(qū)動方程代入特征方程，得計數(shù)器的狀態(tài)方程 ( (即即Q Q* *的方程的方程) )，表，畫狀態(tài)圖、時序圖，表，畫狀態(tài)圖、時序圖 列計數(shù)狀態(tài)列計數(shù)狀態(tài) 檢查自啟動檢查自啟動 確定邏輯功能確定邏輯功能二、同步十進

18、制計數(shù)器（二、同步十進制計數(shù)器（P287）十進制計數(shù)：常用，便于顯示。十進制計數(shù)：常用，便于顯示。2121基本原理：在四位二進制基本原理：在四位二進制加法計數(shù)器基礎(chǔ)上修改，加法計數(shù)器基礎(chǔ)上修改，當計到當計到1001時，則下一個時，則下一個CLK電路狀態(tài)回到電路狀態(tài)回到0000。6.3.2 計數(shù)器計數(shù)器1、同步十進制加法計數(shù)器、同步十進制加法計數(shù)器030120123QQQQQQQQT 二、同步十進制計數(shù)器二、同步十進制計數(shù)器 01230120101QQQTQQTQTT四位二進制同步加法四位二進制同步加法計數(shù)器的驅(qū)動方程計數(shù)器的驅(qū)動方程0301QQQT 2222a. 驅(qū)動方程：驅(qū)動方程： 3021

19、0310230101QQQQQTQQTQQTT6.3.2 計數(shù)器計數(shù)器同步十進制加法計數(shù)器其電同步十進制加法計數(shù)器其電路如圖所示路如圖所示2323b. 狀態(tài)方程和輸出方程狀態(tài)方程和輸出方程 330210330210*3210210*2130130*10*0)()()()(QQQQQQQQQQQQQQQQQQQQQQQQQQQQQ6.3.2 計數(shù)器03QQC 2424依次設(shè)初態(tài)求次態(tài)及輸出，得狀態(tài)表、狀態(tài)圖、時序圖。依次設(shè)初態(tài)求次態(tài)及輸出，得狀態(tài)表、狀態(tài)圖、時序圖。狀態(tài)表狀態(tài)表如：原態(tài)如：原態(tài)01000123QQQQ可求得次態(tài)為：可求得次態(tài)為：01010101輸出為：輸出為：C C0 0如：原態(tài)

20、如：原態(tài)10010123QQQQ可求得次態(tài)為：可求得次態(tài)為：00000000輸出為輸出為: C: C1 1計數(shù)計數(shù) 狀態(tài)狀態(tài) 輸出輸出 順序順序 Q3 Q2 Q1 Q0 C 0 0 0 0 0 0 1 0 0 0 1 0 2 0 0 1 0 0 3 0 0 1 1 0 4 0 1 0 0 0 5 0 1 0 1 0 6 0 1 1 0 0 7 0 1 1 1 0 8 1 0 0 0 0 9 1 0 0 1 1 10 0 0 0 0 02525狀態(tài)圖狀態(tài)圖時序圖時序圖(暫略暫略)0000000100100011010001010110011110001001/0/0/0/0/0/0/0/0/0/

21、1狀態(tài)狀態(tài)輸出輸出26自啟動能力自啟動能力 4 4個觸發(fā)器共個觸發(fā)器共1616種狀態(tài)，只用種狀態(tài)，只用1010種（有效狀態(tài)）種（有效狀態(tài)）構(gòu)構(gòu)成有效循環(huán)，尚余成有效循環(huán)，尚余6 6種狀態(tài)（無效狀態(tài)）未用。若由于某種狀態(tài)（無效狀態(tài)）未用。若由于某種原因電路進入無效狀態(tài)，在種原因電路進入無效狀態(tài)，在CLKCLK作用下能進入有效狀態(tài)作用下能進入有效狀態(tài)稱具有稱具有自啟動能力自啟動能力。 將無效狀態(tài)作初態(tài)求次態(tài)及輸出，可以判斷自啟動將無效狀態(tài)作初態(tài)求次態(tài)及輸出，可以判斷自啟動能力。能力。101010110100110011010100111011110000 330210330210*3210210*

22、2130130*10*0)()()()(QQQQQQQQQQQQQQQQQQQQQQQQQQQQQ03QQC 276.3.2 計數(shù)器計數(shù)器有效循環(huán)有效循環(huán)計數(shù)器能自計數(shù)器能自啟動啟動完整的狀態(tài)轉(zhuǎn)換圖完整的狀態(tài)轉(zhuǎn)換圖2828*中規(guī)模集成同步十進制加法計數(shù)器中規(guī)模集成同步十進制加法計數(shù)器74160 (74LS160 ):示例芯片（示例芯片（P291）2929CLK：計數(shù)脈沖輸入端，：計數(shù)脈沖輸入端， 上升沿有效上升沿有效。RD：異步清異步清0端，低電平有效。端，低電平有效。LD：同步預(yù)置數(shù)控制端，低電平有效，將預(yù)置輸同步預(yù)置數(shù)控制端，低電平有效，將預(yù)置輸入端入端D3、D2、D1、D0的數(shù)據(jù)送至輸出

23、端，即的數(shù)據(jù)送至輸出端，即Q3Q2Q1Q0=D3D2D1D0。EP、ET：計數(shù)器工作狀態(tài)控制端，高電平有效，只有當計數(shù)器工作狀態(tài)控制端，高電平有效，只有當RD =LD=1， EP=ET=1，在，在CP作用下計數(shù)器才能正常計數(shù)。當作用下計數(shù)器才能正常計數(shù)。當EP、ET中有一個為低時，計數(shù)器處于保持狀態(tài)。中有一個為低時，計數(shù)器處于保持狀態(tài)。*中規(guī)模集成同步十進制加法計數(shù)器中規(guī)模集成同步十進制加法計數(shù)器74160 (74LS160 ):示例芯片（示例芯片（P291）3030*中規(guī)模集成同步十進制加法計數(shù)器中規(guī)模集成同步十進制加法計數(shù)器74160 (74LS160 ):74160 (74LS160 ) 邏輯符號和功能表如圖所示。邏輯符號和功能表如圖所示。注：注：74LS160為十進制加法計數(shù)器，故進位脈沖是在為十進制加法計數(shù)器，故進位脈沖是在1001時出現(xiàn)的，而時出現(xiàn)的，而161為十六進制，進位脈沖是在為十六進制，進位脈沖是在1111時出現(xiàn)的。時出現(xiàn)的。6.3.2 計數(shù)器計數(shù)器EPETCLKD0D1D2D3RDLDCQ1Q2Q3Q074160R DLD EP ET輸出端工作狀態(tài)輸出端工作狀態(tài)0清零清零(異步異步）1011111111100預(yù)置數(shù)預(yù)置數(shù)(同步