EDA實(shí)驗(yàn)指導(dǎo)書(2015)

1、實(shí)驗(yàn)一 半加器的設(shè)計(jì)一、 實(shí)驗(yàn)?zāi)康?、掌握簡(jiǎn)單組合電路的設(shè)計(jì)；2、掌握CASE語句的應(yīng)用方法；3、掌握真值表到VHDL的綜合；4、熟練掌握MAXPLUS II的使用。二、實(shí)驗(yàn)內(nèi)容1、熟練軟件基本操作，完成半加器的設(shè)計(jì)；2、正確設(shè)置仿真激勵(lì)信號(hào)，全面檢測(cè)設(shè)計(jì)邏輯；三、實(shí)驗(yàn)原理1、半加器的設(shè)計(jì)半加器只考慮了兩個(gè)加數(shù)本身，沒有考慮由低位來的進(jìn)位。半加器真值表：被加數(shù)A 加數(shù)B 和數(shù)S 進(jìn)位數(shù)C 0 0 0 0 0 1 1 0 1 0 1 0 1 1 0 1半加器邏輯表達(dá)式：；2、利用CASE語句進(jìn)行半加器的設(shè)計(jì)3、將生成的半加器生成元件四、實(shí)驗(yàn)步驟1、完成半加器設(shè)計(jì)。2、完成VHDL半加器設(shè)計(jì)與仿真

2、（記錄仿真波形）。3、生成半加器元件。五、思考題： 1、怎樣自建元件？自建元件的調(diào)用要注意什么？實(shí)驗(yàn)二 全加器的設(shè)計(jì)二、 實(shí)驗(yàn)?zāi)康?、掌握?qǐng)D形的設(shè)計(jì)方式；2、掌握自建元件及調(diào)用自建元件的方法；3、熟練掌握MAXPLUS II的使用。二、實(shí)驗(yàn)內(nèi)容1、熟練軟件基本操作，完成全加器的設(shè)計(jì)；2、正確設(shè)置仿真激勵(lì)信號(hào)，全面檢測(cè)設(shè)計(jì)邏輯；三、實(shí)驗(yàn)原理1、全加器的設(shè)計(jì)全加器除考慮兩個(gè)加數(shù)外，還考慮了低位的進(jìn)位。全加器真值表： 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 1 0 1 0 1 1 1 0 0 1 1 1 1 1 1全加器邏輯表達(dá)式：；2、利

3、用半加器元件完成全加器的設(shè)計(jì)圖形方式（其中HADDER為半加器元件）四、實(shí)驗(yàn)步驟1、完成圖形全加器設(shè)計(jì)。2、完成VHDL全加器設(shè)計(jì)與仿真（記錄仿真波形）。3、利用半加器元件進(jìn)行圖形的全加器設(shè)計(jì)。五、思考題： 1、怎樣自建元件？自建元件的調(diào)用要注意什么？附加自選實(shí)驗(yàn) 二位加法計(jì)數(shù)器的設(shè)計(jì)一、實(shí)驗(yàn)?zāi)康?1、掌握二位加法計(jì)數(shù)器的原理；2、掌握二位加法計(jì)數(shù)器的VHDL描述。3、深入理解VHDL中元件例化的意義。二、實(shí)驗(yàn)內(nèi)容1、完成帶進(jìn)位功能二位加法計(jì)數(shù)器的VHDL設(shè)計(jì)；2、正確設(shè)置仿真激勵(lì)信號(hào)，全面檢測(cè)設(shè)計(jì)邏輯；3、綜合下載，進(jìn)行硬件電路測(cè)試。三、實(shí)驗(yàn)原理1、二位加法計(jì)數(shù)器中使用了矢量類型的數(shù)據(jù)，用來

4、表示計(jì)數(shù)的數(shù)值。2、元件的例化就是元件的調(diào)用，是層次化設(shè)計(jì)的基礎(chǔ)。具體設(shè)計(jì)程序由學(xué)生自己完成。四、實(shí)驗(yàn)步驟1、了解二位加法計(jì)數(shù)器的工作原理。2、用VHDL文本方式設(shè)計(jì)二位加法計(jì)數(shù)器。3、進(jìn)行二位加法計(jì)數(shù)器的設(shè)計(jì)仿真（記錄仿真波形）。4、進(jìn)行二位加法計(jì)數(shù)器的設(shè)計(jì)下載與測(cè)試。五、思考題 1、怎樣設(shè)計(jì)“減法”計(jì)數(shù)器？2、進(jìn)位信號(hào)的設(shè)置應(yīng)注意什么？實(shí)驗(yàn)三 十進(jìn)制計(jì)數(shù)器的設(shè)計(jì)一、實(shí)驗(yàn)?zāi)康?、掌握流程控制語句（IF語句和CASE語句）的使用。；2、掌握計(jì)數(shù)器進(jìn)制的設(shè)置原理。3、熟練掌握矢量類型數(shù)據(jù)與進(jìn)程語句的使用。4、掌握IF語句的嵌套使用方法，二、實(shí)驗(yàn)內(nèi)容1、完成多功能十進(jìn)制加法計(jì)數(shù)器的VHDL設(shè)計(jì)。2

5、、正確設(shè)置仿真激勵(lì)信號(hào)，全面檢測(cè)設(shè)計(jì)邏輯。3、綜合下載，進(jìn)行硬件電路測(cè)試。三、實(shí)驗(yàn)說明十進(jìn)制計(jì)數(shù)器的VHDL設(shè)計(jì)的關(guān)鍵在于計(jì)數(shù)位寬的設(shè)置與進(jìn)制的設(shè)置，通常應(yīng)具有以下功能：清零、使能、向高位進(jìn)位。要注意進(jìn)位信號(hào)的處理，進(jìn)位信號(hào)的脈寬處理與產(chǎn)生時(shí)間處理。四、實(shí)驗(yàn)步驟1、了解十進(jìn)制計(jì)數(shù)器的工作原理。2、用VHDL文本方式設(shè)計(jì)十進(jìn)制加法計(jì)數(shù)器。3、進(jìn)行十進(jìn)制加法計(jì)數(shù)器的設(shè)計(jì)仿真（記錄仿真波形）。4、進(jìn)行十進(jìn)制加法計(jì)數(shù)器的設(shè)計(jì)下載與測(cè)試。五、實(shí)驗(yàn)報(bào)告要求及思考題：1、進(jìn)制數(shù)與計(jì)數(shù)最大值的關(guān)系是什么？2、能否設(shè)計(jì)出可改變參數(shù)的通用的計(jì)數(shù)器？怎樣設(shè)計(jì)？實(shí)驗(yàn)四 八位雙向移位寄存器的設(shè)計(jì)一、實(shí)驗(yàn)?zāi)康?1、掌握八

6、位雙向移位寄存器的基本原理。2、掌握八位雙向移位寄存器的VHDL描述。 二、實(shí)驗(yàn)內(nèi)容1、完成八位雙向移位寄存器的VHDL設(shè)計(jì)；2、正確設(shè)置仿真激勵(lì)信號(hào)，全面檢測(cè)設(shè)計(jì)邏輯；3、綜合下載，進(jìn)行硬件電路測(cè)試。三、實(shí)驗(yàn)原理八位雙向移位寄存器具有數(shù)據(jù)左移、右移和預(yù)置數(shù)功能。其輸出Q和置數(shù)輸入DATA為八位口；方式控制輸入MODE為2位口。SL_IN，SR_IN分別為左移輸入和右移輸入；CLK為時(shí)鐘信號(hào)（輸入）；RESET為復(fù)位信號(hào)（輸入，高電平有效）。四、實(shí)驗(yàn)步驟1、了解八位雙向移位寄存器的工作原理。2、用VHDL文本方式設(shè)計(jì)八位雙向移位寄存器。3、進(jìn)行八位雙向移位寄存器的設(shè)計(jì)仿真（記錄仿真波形）。4、

7、進(jìn)行八位雙向移位寄存器的設(shè)計(jì)下載與測(cè)試五、實(shí)驗(yàn)報(bào)告要求及思考題 1、八位雙向移位寄存器的外部引腳在測(cè)試時(shí)應(yīng)怎樣連接？實(shí)驗(yàn)五 數(shù)控分頻器一、實(shí)驗(yàn)?zāi)康?、學(xué)會(huì)數(shù)控分頻器的設(shè)計(jì)、分析和測(cè)試方法；2、根據(jù)仿真結(jié)果分析設(shè)計(jì)的優(yōu)缺點(diǎn)。二、實(shí)驗(yàn)原理 數(shù)控分頻器的功能就是當(dāng)輸入端給定不同輸入數(shù)據(jù)時(shí)，將對(duì)輸入的時(shí)鐘信號(hào)有不同的分頻比。三、實(shí)驗(yàn)內(nèi)容1、用VHDL語言寫出源程序，輸入不同的CLK和預(yù)置值D，仿出時(shí)序波形；2、通過編譯仿真、波形分析來驗(yàn)證設(shè)計(jì)；3、下載驗(yàn)證(用示波器)。四、實(shí)驗(yàn)報(bào)告要求1、寫出數(shù)控分頻器源程序； 2、分析設(shè)計(jì)和仿真結(jié)果；3、詳細(xì)敘述數(shù)控分頻器的工作原理。五、思考題 1、如何利用2個(gè)上述

8、所設(shè)計(jì)的模塊來設(shè)計(jì)一個(gè)電路，使其輸出方波的正負(fù)脈沖的寬度分別由兩個(gè)8位輸入數(shù)據(jù)控制？實(shí)驗(yàn)六 計(jì)數(shù)譯碼顯示電路的設(shè)計(jì)一、實(shí)驗(yàn)?zāi)康?1、掌握譯碼電路的設(shè)計(jì)原理。2、掌握靜態(tài)顯示和動(dòng)態(tài)顯示電路的原理。3、熟練多進(jìn)程的VHDL程序設(shè)計(jì)。二、實(shí)驗(yàn)內(nèi)容1、完成七段譯碼器的VHDL設(shè)計(jì)。2、完成靜態(tài)和動(dòng)態(tài)顯示電路的VHDL設(shè)計(jì)。3、正確設(shè)置仿真激勵(lì)信號(hào)，全面檢測(cè)設(shè)計(jì)邏輯。4、綜合下載，進(jìn)行硬件電路測(cè)試。三、實(shí)驗(yàn)原理LED顯示電路分為靜態(tài)方式與動(dòng)態(tài)方式兩種。靜態(tài)方式顯示電路的設(shè)計(jì)比較簡(jiǎn)單，只需完成七段譯碼器的設(shè)計(jì)。動(dòng)態(tài)方式顯示電路除了要完成七段譯碼器的設(shè)計(jì)外，還要進(jìn)行掃描模塊的設(shè)計(jì)。動(dòng)態(tài)掃描模塊要能夠輸出位選

9、信號(hào)和相應(yīng)的待譯碼值。四、實(shí)驗(yàn)步驟1、了解靜態(tài)和動(dòng)態(tài)顯示電路的工作原理。2、完成靜態(tài)顯示電路的方案設(shè)計(jì)和七段譯碼器的VHDL設(shè)計(jì)。3、完成動(dòng)態(tài)掃描模塊的VHDL設(shè)計(jì)。4、利用七段譯碼器和動(dòng)態(tài)掃描模塊完成動(dòng)態(tài)顯示電路的設(shè)計(jì)。5、進(jìn)行設(shè)計(jì)仿真與下載測(cè)試。五、思考題 1、靜態(tài)顯示與動(dòng)態(tài)顯示的區(qū)別是什么？ 2、動(dòng)態(tài)掃描的時(shí)鐘頻率應(yīng)怎樣設(shè)置？附加實(shí)驗(yàn) 數(shù)碼掃描顯示電路設(shè)計(jì)一、實(shí)驗(yàn)?zāi)康?、學(xué)會(huì)數(shù)碼掃描顯示電路的設(shè)計(jì)；2、掌握數(shù)碼掃描顯示電路的分析和測(cè)試方法；3、根據(jù)仿真結(jié)果分析設(shè)計(jì)的優(yōu)缺點(diǎn)。二、實(shí)驗(yàn)原理 電路有8個(gè)數(shù)碼掃描顯示電路，每個(gè)數(shù)碼管的8個(gè)段h、g、f、e、d、c、b、a都分別連在一起，通過選通信

10、號(hào)選擇數(shù)碼管，被選擇的數(shù)碼管顯示數(shù)據(jù)，其余關(guān)閉，8個(gè)選通信號(hào)獨(dú)立工作，可以使得8個(gè)數(shù)碼管同時(shí)顯示，在段信號(hào)輸入口加上希望在該對(duì)應(yīng)數(shù)碼管上顯示的數(shù)據(jù)，從而顯示。三、實(shí)驗(yàn)內(nèi)容1、用VHDL語言寫出源程序，仿出時(shí)序波形；2、通過編譯仿真、波形分析來驗(yàn)證設(shè)計(jì)；四、實(shí)驗(yàn)報(bào)告要求1、寫出數(shù)碼掃描顯示電路源程序；2、分析設(shè)計(jì)和仿真結(jié)果；3、詳細(xì)敘述數(shù)碼掃描顯示電路的工作原理。附加實(shí)驗(yàn)LPM應(yīng)用一、實(shí)驗(yàn)?zāi)康?1、掌握LPM中RAM、ROM等模塊參數(shù)的設(shè)置方法。2、掌握LPM模塊的設(shè)計(jì)、應(yīng)用方法。二、實(shí)驗(yàn)內(nèi)容1、完成基于ROM的4位乘法器設(shè)計(jì)的設(shè)計(jì)。2、正確設(shè)置ROM的參數(shù)。3、正確設(shè)置仿真激勵(lì)信號(hào)，全面檢測(cè)設(shè)

11、計(jì)邏輯。4、綜合下載，進(jìn)行硬件電路測(cè)試。三、實(shí)驗(yàn)原理LPM即是參數(shù)可設(shè)置模塊庫(kù)，這些可以以圖形或硬件語言模塊形式方便調(diào)用的宏功能塊，使得基于EDA技術(shù)的電子設(shè)計(jì)的效率和可靠性有了很大的提高。硬件乘法器的設(shè)計(jì)方法有很多，但相比之下，由高速ROM構(gòu)成的乘法表達(dá)方式的乘法器的運(yùn)算速度最快。四、實(shí)驗(yàn)步驟1、調(diào)用LPM下LPM_ROM模塊。2、參數(shù)設(shè)置，其中地址位寬LPM_WIDTH為8，地址線位寬LPM_WIDTHAD也為8，地址輸入由時(shí)鐘inclock的上升沿來控制，即令LPM_ADDRESS_CONTROL=”REGISTERED”,輸出為非寄存方式，即：LPM_OUTDATA=”UNREGIST

12、ERED”,最后為ROM配置乘法表數(shù)據(jù)文件。3、完成ROM中的數(shù)據(jù)配制。4、進(jìn)行設(shè)計(jì)仿真與下載測(cè)試。五、思考題 1、如何文本進(jìn)行調(diào)用LPM模塊？附加實(shí)驗(yàn) 優(yōu)化設(shè)計(jì)一、實(shí)驗(yàn)?zāi)康膌、熟悉狀態(tài)機(jī)(Moore型)的工作原理；2、用VHDL語言設(shè)計(jì)狀態(tài)機(jī)電路；3、學(xué)會(huì)使用狀態(tài)機(jī)設(shè)計(jì)電路。二、實(shí)驗(yàn)原理Moore型狀態(tài)機(jī)的輸出與狀態(tài)有關(guān)而與輸入無關(guān)，如以下圖所示：若目前處于S0時(shí)，輸入為0則狀態(tài)機(jī)將維持狀態(tài)0不變；若輸入為l則下個(gè)狀態(tài)將改變?yōu)镾l，但不論輸入是什么，此時(shí)輸出均為0。三、實(shí)驗(yàn)內(nèi)容1、用VHDL語言寫出源程序。2、通過編譯仿真、波形分析來驗(yàn)證設(shè)計(jì)；四、實(shí)驗(yàn)報(bào)告要求1、寫出狀態(tài)機(jī)的VHDL源程序；

13、2、詳細(xì)敘述狀態(tài)機(jī)的工作原理；3、畫出工作時(shí)序波形圖。五、思考題 1、狀態(tài)機(jī)兩種描述方式的區(qū)別？ 2、MEALY和MOORE的描述有何不同？附加實(shí)驗(yàn) 多路選擇器一、實(shí)驗(yàn)?zāi)康?熟練掌握多路選擇器的設(shè)計(jì)方法；2用VHDL語言中不同的語句來描述。二、實(shí)驗(yàn)原理 四選一多路選擇器的原理如下圖及下表，由Sl， S0來選擇d0 ，dl ，d2 ，d3的信號(hào)，并使其能在Q上輸出。S1S0Q00d 001d 110d 211d 3XX0三、實(shí)驗(yàn)內(nèi)容1、用VHDL語言的不同語句分別描述任務(wù)選擇器，并通過編譯仿真比較不同語句描述的區(qū)別。2、通過仿真下載并通過硬件驗(yàn)證實(shí)驗(yàn)結(jié)果。四、實(shí)驗(yàn)報(bào)告要求l、寫出幾種不同的VHDL源程序；2、畫出電路的時(shí)序仿真波形；3、分析不同VHDL語句的優(yōu)劣；4、寫出設(shè)計(jì)心得體會(huì)。五、思考題： 1、如何設(shè)計(jì)一個(gè)3選1的選擇器？ 附加實(shí)驗(yàn)JK觸發(fā)器的設(shè)計(jì)一、實(shí)驗(yàn)?zāi)康?1、掌握J(rèn)K觸發(fā)器的原理；2、掌握J(rèn)K觸發(fā)器的VHDL描述;3、掌握VHDL中信號(hào)的特性與使用方法。二、實(shí)驗(yàn)內(nèi)容1、完成JK觸發(fā)器的VHDL設(shè)計(jì)；2、正確設(shè)置仿真激勵(lì)信號(hào)，全面檢測(cè)設(shè)計(jì)邏輯；3、綜合下載，進(jìn)行硬