微機原理與接口技術(shù)_第5章

1、0000H 0001H 0002H XXXXH 讀寫控制總線 數(shù)據(jù)總線 地址譯碼器 地址 內(nèi)容 地址總線 存儲器的邏輯結(jié)構(gòu)示意圖存儲器的邏輯結(jié)構(gòu)示意圖SRAM-SRAM-靜態(tài)靜態(tài)RAM(Static RAM) RAM(Static RAM) ：DRAM-DRAM-動態(tài)動態(tài)RAM(Dynamic RAM)RAM(Dynamic RAM)：一、靜態(tài)隨機存取存儲器一、靜態(tài)隨機存取存儲器(SRAM)1靜態(tài)靜態(tài)RAM的構(gòu)成：的構(gòu)成：靜態(tài)RAM存儲器芯片內(nèi)部結(jié)構(gòu)： 由地址譯碼器、存儲矩陣、控制邏輯、三態(tài)數(shù)據(jù)緩沖器組成，如下圖所示。2.靜態(tài)RAM的例子典型的靜態(tài)RAM芯片：2114（1K4位）；6116（2

2、K8位）；6264（8K8位）；62128（16K8位）；62256（32K8位）； 其中，6264（8K8位）的芯片引腳圖如右圖所示。二、動態(tài)隨機存取存儲器二、動態(tài)隨機存取存儲器(DRAM)1動態(tài)動態(tài)RAM的構(gòu)成的構(gòu)成以單管動態(tài)RAM為例，其基本存儲單元：如下圖所示。一個晶體管一個晶體管 一個電容一個電容存存儲儲單單元元(數(shù)據(jù)線數(shù)據(jù)線)(單元線單元線)2動態(tài)動態(tài)RAM的刷新：的刷新：刷新周期刷新周期接口電路兩次打入刷新控制地址多路器：把來自CPU的地址轉(zhuǎn)換成行地址和列地址，分兩次送到DRAM芯片，實現(xiàn)DRAM芯片地址的兩次打入。 刷新定時器：完成對DRAM芯片進行定時刷新的功能。 刷新地址計

3、數(shù)器：只用RAS的刷新操作，需要提供刷新地址計數(shù)器。對內(nèi)部具有這種刷新地址計數(shù)器的芯片，可用CAS在RAS之前的刷新方式。 仲裁電路：來自CPU的訪問存儲器的請求和來自刷新定時電路的劇新請求同時產(chǎn)生時，由仲裁電路對兩者的優(yōu)先權(quán)進行裁定。 定時發(fā)生器：提供行地址選通信號RAS、列地址選通信號CAS和寫信號WE，供DRAM芯片使用。典型的動態(tài)典型的動態(tài)RAM控制器：控制器：8203芯片可配合DRAM2164工作；MB1430、MB1431支持1M位的DRAM芯片和8086、80286CPU;W4006AF支持16M位的DRAM芯片和80386CPU;3動態(tài)動態(tài)RAM例子例子 Intel2164是6

4、4Kl位的DRAM芯片，內(nèi)部有4個128128基本存儲電路矩陣，如右圖所示。其中：A 0A 7：地址線WE：讀/寫控制線，WE=1為讀出，WE=0為寫入RAS：行選通信號CAS：列選通信號DIN：數(shù)據(jù)輸入DOUT：數(shù)據(jù)輸出Vcc：+5VGND：地 2164片內(nèi)有64K個地址單元個地址單元，需要16條地址線尋址條地址線尋址。采用行和列兩部分地址，地址線只需8條。內(nèi)部有地址鎖存器，利用外接多路開關(guān)，先由RAS信號信號選通8位行地址行地址并鎖存。再由CAS信號信號選通8位列地址列地址并鎖存，16位地址選中64K存儲單元之中一個。 64K存儲體有4個個128128的存儲矩陣的存儲矩陣，每個128128

5、的存儲矩陣，由7條行地址和7條列地址進行選擇，再由1/4 I/O門選中一個單元進行讀寫。刷新刷新時由一個行地址同時對4個存儲矩個存儲矩陣的同一行陣的同一行，即4128512個單元個單元進行刷新。由WE控制數(shù)據(jù)的讀或?qū)懀?164芯片無專門的片選信號，行選通信號行選通信號可認(rèn)為是片選信號片選信號。三、存儲器的工作時序三、存儲器的工作時序 存儲器對存儲器對讀周期讀周期的時序要求，如下圖所示。的時序要求，如下圖所示。存儲器對存儲器對寫周期寫周期的時序要求，如下圖所示。的時序要求，如下圖所示。存儲器讀周期的時序存儲器讀周期的時序存儲器寫周期的時序存儲器寫周期的時序高速緩沖存儲器高速緩沖存儲器CACHE主

6、要由硬件來實現(xiàn)，對程序員是透明的。掩膜型ROM：(2)可編程只讀存儲器(PROM)： (3)可擦除可編程只讀存儲器(EPROM) ：(4)電可擦除可編程只讀存儲器(EEPROM)：一、掩膜型一、掩膜型ROM信息寫入： ROM中的信息由廠家對芯片圖形掩膜進行兩次光刻而完成。構(gòu)成： 由二極管、雙極型晶體管或MOS型晶體管構(gòu)成。特點： 集成度高；MOS型功耗小但速度較慢，而雙極型速度較快但功耗較大；單個造價高，但批量便宜。二、可編程二、可編程ROM (PROM)信息寫入： ROM中的信息可由用戶編寫，但只允許編程一次。構(gòu)成： 由二極管矩陣組成，出廠時，用可熔金屬絲連接所有存儲單元發(fā)射極，寫入的過程是

7、熔斷絲燒斷的過程，燒斷的二極管代表“1”，因此信息只能寫入一次。特點： 造價與批量無關(guān)，但較貴。 MOS管的柵極被SiO2包圍，形成浮柵。當(dāng)字線加正向電壓時使管子導(dǎo)通，則ROM存儲信息為“1”；編程寫入時，浮柵注入大量電荷，使管子開啟電壓提高，既使加正向電壓管子仍然截止，ROM存儲信息為“0”。 當(dāng)浮柵受到紫外光照射時，電荷形成光電流而泄漏，電路回復(fù)初態(tài)。 初態(tài)下所有位為“1”。2. EPROM 例例1：Intel 2764Intel 2764只讀方式只讀方式Intel 2764編程方式編程方式 讀方式、編程方式、檢驗方式、備用方式。 ROM中的信息可由用戶用特定設(shè)備寫入。 讀方式、寫方式、字

8、節(jié)擦除方式、整體擦除方式。例例 51圖圖 部分譯碼選擇方式是將高位地址線中的幾位經(jīng)過譯碼后作為片選控制，是線性選擇法與全譯碼選擇法的混合方式，通常采用3：8譯碼器74LSl38，其管腳圖及真值表如下所示。 如果要設(shè)計一個8K8的存儲器系統(tǒng)，采用2K8的RAM芯片4片，選用A10A0作為片內(nèi)尋址，用A13A11作為74LSl38的譯碼輸入，利用輸出端Y0Y3作為片選信號，其地址分配為： 第一片：000007FFH : :_00 0 第二片：08000FFFH :_00 1 :_00 1 第三片：100017FFH :_01 0 :_01 0 第四片：18001FFFH :_01 1 :_01 1

9、 在存儲器的一段(64K)內(nèi)，A14和A15可以任意選擇，所以地址仍有重疊區(qū)。 _CB A_CB A 若利用輸出端作為片選信號，4片RAM芯片的地址分配又不同，分別為： 第一片：200027FFH : :_10 0 第二片：28002FFFH : :_10 1 第三片：300037FFH : :_11 0 第四片：38003FFFH : :_11 1 可尋址空間比選擇，比選擇方式的地址空間要。的譯碼器，但地址擴展受到一定的限制，并且出現(xiàn)地址重疊區(qū)。使用作片選控制信號時，它們的也將，此方式經(jīng)常應(yīng)用在設(shè)計較小的微型計算機系統(tǒng)中。 總之，CPU與存儲器相連時：將線連到存儲器線上，實現(xiàn)選址。將單獨選用

10、(線選法)或經(jīng)過譯碼器(部分譯碼或全譯碼)譯碼芯片的端，以實現(xiàn)芯片間尋址。 連接時要地址分布及重疊區(qū)。 二、存儲器的數(shù)據(jù)線及控制線的連接二、存儲器的數(shù)據(jù)線及控制線的連接 與8086CPU相連的存儲器，由2個512K字節(jié)的存儲體組成：低位(偶地址)存儲體和高位(奇地址)存儲體。 用A0和BHE信號分別來選擇兩個存儲體，用A19A1來選擇存儲體體內(nèi)的地址。若A00選中偶地址存儲體，其數(shù)據(jù)線連到數(shù)據(jù)總線低8位D7D0；若BHE0選中奇地址存儲體，其數(shù)據(jù)線連到數(shù)據(jù)總線高8位D15D8。若讀寫一個字，A0和BHE均為0，兩個存儲體全選中。 8086CPU與存儲器芯片連接的控制信號主要有：地址鎖存信號ALE，讀選通信號RD，寫選通信號WR，存儲器或I/O選擇信號M/IO，數(shù)據(jù)允許輸出信號DEN，數(shù)據(jù)收發(fā)控制信號DT/R，準(zhǔn)備好信號READY。 在最小模式系統(tǒng)配置中，數(shù)據(jù)線和地址線經(jīng)過地址鎖存器8282及數(shù)據(jù)收發(fā)器8286輸出。 例例5-4 要求用4K8的EPROM芯片2732，8K8的RAM芯片6264，譯碼器74LS138構(gòu)成8K字字ROM和8K字字R