微機(jī)原理與接口技術(shù)_第5章

1、0000H 0001H 0002H XXXXH 讀寫(xiě)控制總線 數(shù)據(jù)總線 地址譯碼器 地址 內(nèi)容 地址總線 存儲(chǔ)器的邏輯結(jié)構(gòu)示意圖存儲(chǔ)器的邏輯結(jié)構(gòu)示意圖SRAM-SRAM-靜態(tài)靜態(tài)RAM(Static RAM) RAM(Static RAM) ：DRAM-DRAM-動(dòng)態(tài)動(dòng)態(tài)RAM(Dynamic RAM)RAM(Dynamic RAM)：一、靜態(tài)隨機(jī)存取存儲(chǔ)器一、靜態(tài)隨機(jī)存取存儲(chǔ)器(SRAM)1靜態(tài)靜態(tài)RAM的構(gòu)成：的構(gòu)成：靜態(tài)RAM存儲(chǔ)器芯片內(nèi)部結(jié)構(gòu)： 由地址譯碼器、存儲(chǔ)矩陣、控制邏輯、三態(tài)數(shù)據(jù)緩沖器組成，如下圖所示。2.靜態(tài)RAM的例子典型的靜態(tài)RAM芯片：2114（1K4位）；6116（2

2、K8位）；6264（8K8位）；62128（16K8位）；62256（32K8位）； 其中，6264（8K8位）的芯片引腳圖如右圖所示。二、動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器二、動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)1動(dòng)態(tài)動(dòng)態(tài)RAM的構(gòu)成的構(gòu)成以單管動(dòng)態(tài)RAM為例，其基本存儲(chǔ)單元：如下圖所示。一個(gè)晶體管一個(gè)晶體管 一個(gè)電容一個(gè)電容存存儲(chǔ)儲(chǔ)單單元元(數(shù)據(jù)線數(shù)據(jù)線)(單元線單元線)2動(dòng)態(tài)動(dòng)態(tài)RAM的刷新：的刷新：刷新周期刷新周期接口電路兩次打入刷新控制地址多路器：把來(lái)自CPU的地址轉(zhuǎn)換成行地址和列地址，分兩次送到DRAM芯片，實(shí)現(xiàn)DRAM芯片地址的兩次打入。 刷新定時(shí)器：完成對(duì)DRAM芯片進(jìn)行定時(shí)刷新的功能。 刷新地址計(jì)

3、數(shù)器：只用RAS的刷新操作，需要提供刷新地址計(jì)數(shù)器。對(duì)內(nèi)部具有這種刷新地址計(jì)數(shù)器的芯片，可用CAS在RAS之前的刷新方式。 仲裁電路：來(lái)自CPU的訪問(wèn)存儲(chǔ)器的請(qǐng)求和來(lái)自刷新定時(shí)電路的劇新請(qǐng)求同時(shí)產(chǎn)生時(shí)，由仲裁電路對(duì)兩者的優(yōu)先權(quán)進(jìn)行裁定。 定時(shí)發(fā)生器：提供行地址選通信號(hào)RAS、列地址選通信號(hào)CAS和寫(xiě)信號(hào)WE，供DRAM芯片使用。典型的動(dòng)態(tài)典型的動(dòng)態(tài)RAM控制器：控制器：8203芯片可配合DRAM2164工作；MB1430、MB1431支持1M位的DRAM芯片和8086、80286CPU;W4006AF支持16M位的DRAM芯片和80386CPU;3動(dòng)態(tài)動(dòng)態(tài)RAM例子例子 Intel2164是6

4、4Kl位的DRAM芯片，內(nèi)部有4個(gè)128128基本存儲(chǔ)電路矩陣，如右圖所示。其中：A 0A 7：地址線WE：讀/寫(xiě)控制線，WE=1為讀出，WE=0為寫(xiě)入RAS：行選通信號(hào)CAS：列選通信號(hào)DIN：數(shù)據(jù)輸入DOUT：數(shù)據(jù)輸出Vcc：+5VGND：地 2164片內(nèi)有64K個(gè)地址單元個(gè)地址單元，需要16條地址線尋址條地址線尋址。采用行和列兩部分地址，地址線只需8條。內(nèi)部有地址鎖存器，利用外接多路開(kāi)關(guān)，先由RAS信號(hào)信號(hào)選通8位行地址行地址并鎖存。再由CAS信號(hào)信號(hào)選通8位列地址列地址并鎖存，16位地址選中64K存儲(chǔ)單元之中一個(gè)。 64K存儲(chǔ)體有4個(gè)個(gè)128128的存儲(chǔ)矩陣的存儲(chǔ)矩陣，每個(gè)128128

5、的存儲(chǔ)矩陣，由7條行地址和7條列地址進(jìn)行選擇，再由1/4 I/O門(mén)選中一個(gè)單元進(jìn)行讀寫(xiě)。刷新刷新時(shí)由一個(gè)行地址同時(shí)對(duì)4個(gè)存儲(chǔ)矩個(gè)存儲(chǔ)矩陣的同一行陣的同一行，即4128512個(gè)單元個(gè)單元進(jìn)行刷新。由WE控制數(shù)據(jù)的讀或?qū)懀?164芯片無(wú)專(zhuān)門(mén)的片選信號(hào)，行選通信號(hào)行選通信號(hào)可認(rèn)為是片選信號(hào)片選信號(hào)。三、存儲(chǔ)器的工作時(shí)序三、存儲(chǔ)器的工作時(shí)序 存儲(chǔ)器對(duì)存儲(chǔ)器對(duì)讀周期讀周期的時(shí)序要求，如下圖所示。的時(shí)序要求，如下圖所示。存儲(chǔ)器對(duì)存儲(chǔ)器對(duì)寫(xiě)周期寫(xiě)周期的時(shí)序要求，如下圖所示。的時(shí)序要求，如下圖所示。存儲(chǔ)器讀周期的時(shí)序存儲(chǔ)器讀周期的時(shí)序存儲(chǔ)器寫(xiě)周期的時(shí)序存儲(chǔ)器寫(xiě)周期的時(shí)序高速緩沖存儲(chǔ)器高速緩沖存儲(chǔ)器CACHE主

6、要由硬件來(lái)實(shí)現(xiàn)，對(duì)程序員是透明的。掩膜型ROM：(2)可編程只讀存儲(chǔ)器(PROM)： (3)可擦除可編程只讀存儲(chǔ)器(EPROM) ：(4)電可擦除可編程只讀存儲(chǔ)器(EEPROM)：一、掩膜型一、掩膜型ROM信息寫(xiě)入： ROM中的信息由廠家對(duì)芯片圖形掩膜進(jìn)行兩次光刻而完成。構(gòu)成： 由二極管、雙極型晶體管或MOS型晶體管構(gòu)成。特點(diǎn)： 集成度高；MOS型功耗小但速度較慢，而雙極型速度較快但功耗較大；單個(gè)造價(jià)高，但批量便宜。二、可編程二、可編程ROM (PROM)信息寫(xiě)入： ROM中的信息可由用戶(hù)編寫(xiě)，但只允許編程一次。構(gòu)成： 由二極管矩陣組成，出廠時(shí)，用可熔金屬絲連接所有存儲(chǔ)單元發(fā)射極，寫(xiě)入的過(guò)程是

7、熔斷絲燒斷的過(guò)程，燒斷的二極管代表“1”，因此信息只能寫(xiě)入一次。特點(diǎn)： 造價(jià)與批量無(wú)關(guān)，但較貴。 MOS管的柵極被SiO2包圍，形成浮柵。當(dāng)字線加正向電壓時(shí)使管子導(dǎo)通，則ROM存儲(chǔ)信息為“1”；編程寫(xiě)入時(shí)，浮柵注入大量電荷，使管子開(kāi)啟電壓提高，既使加正向電壓管子仍然截止，ROM存儲(chǔ)信息為“0”。 當(dāng)浮柵受到紫外光照射時(shí)，電荷形成光電流而泄漏，電路回復(fù)初態(tài)。 初態(tài)下所有位為“1”。2. EPROM 例例1：Intel 2764Intel 2764只讀方式只讀方式Intel 2764編程方式編程方式 讀方式、編程方式、檢驗(yàn)方式、備用方式。 ROM中的信息可由用戶(hù)用特定設(shè)備寫(xiě)入。 讀方式、寫(xiě)方式、字

8、節(jié)擦除方式、整體擦除方式。例例 51圖圖 部分譯碼選擇方式是將高位地址線中的幾位經(jīng)過(guò)譯碼后作為片選控制，是線性選擇法與全譯碼選擇法的混合方式，通常采用3：8譯碼器74LSl38，其管腳圖及真值表如下所示。 如果要設(shè)計(jì)一個(gè)8K8的存儲(chǔ)器系統(tǒng)，采用2K8的RAM芯片4片，選用A10A0作為片內(nèi)尋址，用A13A11作為74LSl38的譯碼輸入，利用輸出端Y0Y3作為片選信號(hào)，其地址分配為： 第一片：000007FFH : :_00 0 第二片：08000FFFH :_00 1 :_00 1 第三片：100017FFH :_01 0 :_01 0 第四片：18001FFFH :_01 1 :_01 1

9、 在存儲(chǔ)器的一段(64K)內(nèi)，A14和A15可以任意選擇，所以地址仍有重疊區(qū)。 _CB A_CB A 若利用輸出端作為片選信號(hào)，4片RAM芯片的地址分配又不同，分別為： 第一片：200027FFH : :_10 0 第二片：28002FFFH : :_10 1 第三片：300037FFH : :_11 0 第四片：38003FFFH : :_11 1 可尋址空間比選擇，比選擇方式的地址空間要。的譯碼器，但地址擴(kuò)展受到一定的限制，并且出現(xiàn)地址重疊區(qū)。使用作片選控制信號(hào)時(shí)，它們的也將，此方式經(jīng)常應(yīng)用在設(shè)計(jì)較小的微型計(jì)算機(jī)系統(tǒng)中。 總之，CPU與存儲(chǔ)器相連時(shí)：將線連到存儲(chǔ)器線上，實(shí)現(xiàn)選址。將單獨(dú)選用

10、(線選法)或經(jīng)過(guò)譯碼器(部分譯碼或全譯碼)譯碼芯片的端，以實(shí)現(xiàn)芯片間尋址。 連接時(shí)要地址分布及重疊區(qū)。 二、存儲(chǔ)器的數(shù)據(jù)線及控制線的連接二、存儲(chǔ)器的數(shù)據(jù)線及控制線的連接 與8086CPU相連的存儲(chǔ)器，由2個(gè)512K字節(jié)的存儲(chǔ)體組成：低位(偶地址)存儲(chǔ)體和高位(奇地址)存儲(chǔ)體。 用A0和BHE信號(hào)分別來(lái)選擇兩個(gè)存儲(chǔ)體，用A19A1來(lái)選擇存儲(chǔ)體體內(nèi)的地址。若A00選中偶地址存儲(chǔ)體，其數(shù)據(jù)線連到數(shù)據(jù)總線低8位D7D0；若BHE0選中奇地址存儲(chǔ)體，其數(shù)據(jù)線連到數(shù)據(jù)總線高8位D15D8。若讀寫(xiě)一個(gè)字，A0和BHE均為0，兩個(gè)存儲(chǔ)體全選中。 8086CPU與存儲(chǔ)器芯片連接的控制信號(hào)主要有：地址鎖存信號(hào)ALE，讀選通信號(hào)RD，寫(xiě)選通信號(hào)WR，存儲(chǔ)器或I/O選擇信號(hào)M/IO，數(shù)據(jù)允許輸出信號(hào)DEN，數(shù)據(jù)收發(fā)控制信號(hào)DT/R，準(zhǔn)備好信號(hào)READY。 在最小模式系統(tǒng)配置中，數(shù)據(jù)線和地址線經(jīng)過(guò)地址鎖存器8282及數(shù)據(jù)收發(fā)器8286輸出。 例例5-4 要求用4K8的EPROM芯片2732，8K8的RAM芯片6264，譯碼器74LS138構(gòu)成8K字字ROM和8K字字R