計算機組成原理實驗報告.

1、計算機組成原理實驗報告評語：成績教師：年月日班級：學號：姓名：地點：時間：實驗一存儲器實驗1、FPGA中LPM_ROM定制與讀出實驗實驗課件參考：/CMPUT_EXPMT/EXPERIMENTS/EXPMT3/實驗3-1.PPT實驗示例參考：/CMPUT_EXPMT/Experiments/Expmt3/DEMO_3_1_rom一.實驗目的1、掌握FPGA中l(wèi)pm_ROM的設置，作為只讀存儲器ROM的工作特性和配置方法。2、用文本編輯器編輯mif文件配置ROM,學習將程序代碼以mif格式文件加載于lpm_ROM中；3、在初始化存儲器編輯窗口編輯mif文件配置ROM;4、驗證FPGA中mega_

2、lpm_ROM的功能。二.實驗原理ALTERA的FPGA中有許多可調(diào)用的LPM(LibraryParameterizedModules)參數(shù)化的模塊庫，可構(gòu)成如lpm_rom、lpm_ram_io、lpm_fifo、lpm_ram_dq的存儲器結(jié)構(gòu)。CPU中的重要部件，如RAM、ROM可直接調(diào)用他們構(gòu)成，因此在FPGA中利用嵌入式陣列塊EAB可以構(gòu)成各種結(jié)構(gòu)的存儲器，lpm_ROM是其中的一種。lpm_ROM有5組信號：地址信號address卜數(shù)據(jù)信號q卜時鐘信號inclock、outclock、允許信號memenable,其參數(shù)都是可以設定的。由于ROM是只讀存儲器，所以它的數(shù)據(jù)是單向的輸出

3、端口，ROM中的數(shù)據(jù)是在對FPGA現(xiàn)場配置時，通過配置文件一起寫入存儲單元的。圖3-1-1中的lpm_ROM有3組信號：inclk輸入時鐘脈沖；q23.0lpm_ROM的24位數(shù)據(jù)輸出端；a5.0lpm_ROM的6位讀出地址。實驗中主要應掌握以下三方面的內(nèi)容：(1)lpm_ROM的參數(shù)設置；(2)lpm_ROM中數(shù)據(jù)的寫入，即LPM_FILE初始化文件的編寫；(3) lpm_ROM的實際應用，在GW48_CP+實驗臺上的調(diào)試方法。三.實驗步驟(1)用圖形編輯，進入mega_lpm元件庫，調(diào)用lpm_rom元件，設置地址總線寬度address口和數(shù)據(jù)總線寬度q口，分別為6位和24位，并添加輸入輸

4、出引腳，如圖3-1-1設置和連接。(2)設置圖3-1-1為工程。(3)在設置lpm_rom數(shù)據(jù)參數(shù)選擇項lpm_file的對應窗口中(圖3-1-2),用鍵盤輸入lpm_ROM配置文件的路徑(rom_a.mif),然后設置在系統(tǒng)ROM/RA讀寫允許，以便能對FPGA中的ROMB系統(tǒng)讀寫。(4)用初始化存儲器編輯窗口編輯lpm_ROM配置文件(文件名.mif)。這里預先給出后面將要用到的微程序文件：rom_a.mif。rom_a.mif中的數(shù)據(jù)是微指令碼(圖3-1-3)。(5)全程編譯。(6)下載SOF文件至FPGA,改變lpm_ROM的地址a5.0,外加讀脈沖，通過實驗臺上的數(shù)碼管比較讀出的數(shù)據(jù)

5、是否與初始化數(shù)據(jù)(rom_a.mif中的數(shù)據(jù))一致。注，下載sof示例文件至實驗臺上的FPGA,選擇實驗電路模式仍為NO.0,24位數(shù)據(jù)輸出由數(shù)碼8至數(shù)碼3顯示，6位地址由鍵2、鍵1輸入，鍵1負責低4位，地址鎖存時鐘CLK由鍵8控制，每一次上升沿，將地址鎖入，數(shù)碼管8/7/6/5/4/3將顯示ROM中輸出的數(shù)據(jù)。發(fā)光管8至1顯示輸入的6位地址值。值覃叮.二-串刈elk厘皿二三5國守而juubiiuliirnv_jLocaitiorPIN_4LocationPIN_6LocationPIN_7QptioiniUHlueLocationPIN240Location3|N21Lucation3IN_

6、41Locartloni|N_128Location3IN_132LocationPINJ33LtjcsrtlonN_134Lucartion31N_135LMAtlDH3IN_136LocationjIN_137tSSEHihTfiiJpjil圖3-1-1lpm_ROM的結(jié)構(gòu)圖DoyouvniI。s.p*eifytheiili&1esntint&Ethe：BeffiSbry?即斗lebve：itKIank,iesus«1口i寫Eixemr3電memoryeententT*u己鄧useaHexadecimalFilt.hexoraHencryInitialiEatio

7、nFile.mif.)Filt|O_Amif即酬一.TheinitialcontentfileI,(“Mdtowhh|ruJSl_AJJ設置在系統(tǒng)ROM/RA曜寫允許RAllowIn-SyslesMemoryCantiiilEdit&rtocapture皿也upd4tgcontenlindepend«ntlyofthesysteitThe：InstaiLceIDofth!s.fank"3-Addr+0+1+2+3+4+5+6+700|01810800ED8200C05000E00400B00501A206959A01QQ印QFoeOOEDSA00ED8CooAooa

8、008001062009062009070A060302011000100100ED8300ED8700ED9900ED9C31821D31821F3182211831822300E01A00A01B070A0100D18121881E01980129882020019801118822019801198824019801018110000002000003沔nnnnmnnnnn6nnnnnAnnnnn?nnnnnRnnnnnqnnnnnAnnnnnR30ooooocOOOOODOOOOOEOOOOOF0000100000110000120000133800001400001500001600

9、001700001800001900001A00001c圖3-1-3rom_a.mif中的數(shù)據(jù)JTAfiChaiii.|JTjra-idyHardwareI.Je0ronJ-OOOODD01iODD0700OOOODE07000015310000IC00ij010023190DOO2A000000310000003B00OOOD3FM_yF_H-D146D4cQQQ132QQ111OA210OOOOBEOBDBOUOO2A1FE17E5880110001DDZ288UUOEE8889OOQ-H-03111000DOO32OOOOOCLL1O8F6580201001OPO291OOOCE189-

10、8OOODOOLLLO.OO4-03302507008220011udzbqoooEAE880000000130-0000003200005L7A13QDO9OOOOBHE9OOOODoooloooo0000000009B24E2?s12oo112DPOBOOOOA7JEAB0口I&QOIOOOQn-n-n-n-loooo6Aoo19DoAoA-25-b9DC115C3A9000011DA300O0EoA-oooo0710000DDDDDDD（7）打開QuartusII的在系統(tǒng)存儲模塊讀寫工具，了解FPGA中ROM中的數(shù)據(jù)，并對其進行在系統(tǒng)寫操作（圖3-1-4

11、）。圖3-1-4在系統(tǒng)存儲模塊讀寫四.實驗要求（1）實驗前認真復習LPM-ROM存儲器部分的有關內(nèi)容。（2）記錄實驗數(shù)據(jù)，寫出實驗報告，給出仿真波形圖。（3）通過本實驗，對FPGA中EAB構(gòu)成的LPM-ROM存儲器有何認識，有什么收獲？Addr+0+1+2I+3441第）+6+700P1810800ED62O0CO5000EC04C0600501A20695gAe11OOECOF08OOED8A00ED8COOAOOfi008001062009062005070A0&03820110001OOIQI0EDB3OOED9700ED9900ED9C31821D31621F31C221183

12、102230QE01AOOAD1B070A01口0018121831E019S0129892020019801118322010001198B2401930101011000000200000328000004000005000006000007000008000009OOOOOAOOOOOS30ooooocOOOOODOOOOOEOOOOOF0000100000110000120000133800001400001500001600001700001800001900001A00001c惘2LPHB0Mbdf|用RQM.A.MlFPIN21PIN41PIN'：益PI”59PIn15U

13、PIN二畫在桓電川應第PIN。丘PIN1165pin!i6sPIN1S7PIN-f692. FPGA中LPM_RAM讀寫實驗實驗課件參考：/CMPUT_EXPMT/EXPERIMENTS/EXPMT3/實驗3-2.PPT實驗示例參考：/CMPUT_EXPMT/Experiments/Expmt3/DEMO_3_2_RAM一.實驗目的1、了解FPGA中RAMlpm_ram_dq的功能，2、掌握lpm_ram_dq的參數(shù)設置和使用方法，3、掌握lpm_ram_dq作為隨機存儲器RAM的工作特性和讀寫方法。二.實驗原理在FPGA中利用嵌入式陣列塊EAB可以構(gòu)成存儲器，lpm_ram_dq的結(jié)構(gòu)如圖3

14、-2-1。數(shù)據(jù)從ram_dp0的左邊D7.0輸入，從右邊Q7.0輸出，R/W為讀/寫控制信號端。數(shù)據(jù)的寫入：當輸入數(shù)據(jù)和地址準備好以后，在inclock是地址鎖存時鐘，當信號上升沿到來時，地址被鎖存，數(shù)據(jù)寫入存儲單元。數(shù)據(jù)的讀出：從A7.0輸入存儲單元地址，在CLK信號上升沿到來時，該單元數(shù)據(jù)從Q7.0輸出。R/W讀/寫控制端，低電平時進行讀操作，高電平時進行寫操作；CLK讀/寫時鐘脈沖；DATA7.0RAM_dq0的8位數(shù)據(jù)輸入端；A7.0RAM的讀出和寫入地址；Q7.0RAM_dq0的8位數(shù)據(jù)輸出端。三.實驗步驟（1）按圖3-2-1輸入電路圖。并進行編譯、引腳鎖定、FPGA配置。（2）通過

15、鍵1、鍵2輸入RAM的8位數(shù)據(jù)（選擇實驗電路模式1）,鍵3、鍵4輸入存儲器的8位地址。鍵8控制讀/寫允許，低電平時讀允許，高電平時寫允許；鍵7（CLK0）產(chǎn)生讀/寫時鐘脈沖，即生成寫地址鎖存脈沖，對lpm_ram_dq進行寫/讀操作。（3）注意，lpm_ram_dq也能加入初始化文件（這里是5_ram.mif,是后面將要用到的模型CPU執(zhí)行微程序文件），注意此文件加入的路徑表達和文件表達（3-2-2）：./5_ram.mif,（后綴mif要小寫）；同時擇在系統(tǒng)讀寫RAM功能，RAM的ID名取為：ram1。注，驗證程序文件在DEMO5_lpm_ram目錄，工程名是ram_dp1.bdf,下載ra

16、m_dp1.sof至實驗臺上的FPGA,選擇實驗電路模式為NO.1,按以上方式首先進行驗證實驗。首先控制讀出初始化數(shù)據(jù)，與載入的初始化文件ram_dp1.mif中的數(shù)據(jù)進行比較，然后控制寫入一些數(shù)據(jù)，再讀出比較。使用在系統(tǒng)讀寫RAM的工具對其中的數(shù)據(jù)進行讀寫操作（圖3-2-3）,設置成連續(xù)讀模式，將在系統(tǒng)讀寫工具窗口的數(shù)據(jù)與實驗箱上數(shù)碼管上顯示的數(shù)據(jù)對照起來看。四.實驗要求（1）實驗前認真復習運算器和存儲器部分的有關內(nèi)容；（2）寫出實驗報告。圖3-2-2lpm_ram_dq加入初始化文件和選擇在系統(tǒng)讀寫RAM功能OOtlKJOValueLocallonPM.233LocallonPN_234L

17、ocailonPIM.235LocailonPIM_236LecallonPIM_237LoclonPrJ_230LotionPIM_239LocalionPIM_240OMlonValueLocationPIN_1LocfltenPIN_2L«abcnPIN.3PIN4LocstenPIN,6LoeabonPIN_7LoceticnPIN.SMabenPIN_12r/wvOptionValueLoMionFTIJ73MW：b7.O'II"I«'CLKO愷mdqQi- dda7.0(|qj/.JCJ- wer»- 皿n會口Q- >i

18、nclackinst- 7NO-1;.DUTHT,產(chǎn)書濟JI，一，一，“I，一r,uI-一.,r*解:二而汪林:I/-Ap.fiF:;-K4.K3:;j：D而坨.而二噫山；:CLKO-"-L優(yōu)MionPfN.21Lm&tionPINEL優(yōu)&tianPIN126L優(yōu)簸口而0屈)L優(yōu)武的口PIN-133LdMiori337LGCgrtkJn麗z而檢ramdp1nMf朝RAMCP1,MIF|0In-Sslsnbmm即CLKDpn1E9-v一1k"V""一"rciala7.O)wren一麗亡BQWres«(70>ira;

19、tochPIN.233PIMJ34PINRPIN.236PIN_237PIN_238PIN239PIN240FMMjnPW_2PTd_3PIM_4PIM_SFTd_7PfrJ_8PIM12PIN_21PlN_4lPINJ28PINJ32PINJ33PINJ34PIMJ35PINJ36圖3-2-1lpm_ram_dp實驗電路圖raid?i.airAddr+0+1+2可+4+5中6+7ODm-121314151161718081921222324252627102Q29302121333435183S373B3900。口00口口20000000000000000020000000000000000

20、030口口00000000叩00ao330000uoOD00000000400000QO00000000u。43000000000DU000050000000000000000050ao0000000000006000co0000000co0068oo00oo00000000oo70ao00叩0000叩00口口780000UUa0000co0080oo00oooooo0000g8800000000000Q叩009000000000000000009800w00OCI00000000血口口00000000叩0000笈80000UU0000000000bo00w用000000cob8口口00000

21、0000000加cO0000000000000000c3口口00QOOCI0000coUQdo0000000000DO0000d30000000000000000eO口口00oo0000cocoCICIeS0000000000DOco00fOoo00oooo000000008口口00口口00000Q00加RAM對存放在存儲單元內(nèi)的數(shù)據(jù)修改前的圖形:OQOOOO00100A200日300B40120034000000000000000Q0000000。00DO0000000000001D00000000ooOD0000OO0000OQoo0000口口ooOD00OQ0C0000QD00000QQ

22、D0000Q03AQOon0000oo000000QQonQQ00QQonQQ00QQ00QO00QQ0000000000QQ000000005700000000oo0000000000000000uo000000oooaoooo0000000000OO0000QQQQ74QQnoQO口口QQDQ時noQQnoQQ00QQnnQQnoQQnoooOQ時noQQnoQU口口QQno時000091oa000000oa00DOODoa00oa000000oaIjij000000000000oa00oa00oa00oaOOnodEoaoaoo00QOooooooooooMoaoaoaodOOOOCEo

23、a000000oo0000ODOO00oa000000oa00000000000000oa000000000Q口口加EgQO0000M00MQO加00加口口00加00M00%00QOca0iam1.RAM對存放在存儲單元內(nèi)的數(shù)據(jù)修改后的圖形:310rami:0-0000-000DDoDoDo-Dn-OQOQOOOOOQOQQOODOQO.OOOODDODODODn-oooooooooQoQQfl-oQQQOQOOODooDoDoDn-OQOQOOOfl0000000-0-0000-000000QDUDODODOooooQooooOQOOOQOQflQOQOOOGOODDDDDDODQOOQOQ

24、OOOOoooooooooooooooooooo-UOQoooooo-UQOQfllon-QOOOQOOOOOOOOQDODOOOQOQOOOn-OOQOOOfl-OQmDOQQDOQQDODODOQOoo-UOooooo-UO-UQQQOOQQOQOQOOOOOOOOQDODOoooooooooOOOOQOOOO30qdqdqdo.n-o-UOQooooOOQOQOOOflzoooooooo.1Q_oDoDoDo.ooooooooo400000000BOQO00-000DoODD-DODD-OQOQOOOO300000000Booo0-0000QDQDD-DD-DDooooooooo7&qu

25、ot;QOQQOOOQAOQOQOOOO1OQOQOOOOlooooooofl200000000ZDDDQDODOOODCQO00D01D?？贛軸00005700007400091口帖以EOODCCBODDDES實驗二運算器組成實驗1 .算術(shù)邏輯運算實驗一.實驗目的1 .了解簡單運算器的數(shù)據(jù)傳輸通路。2 .驗證運算功能發(fā)生器的組合功能。3 .掌握算術(shù)邏輯運算加、減、與的工作原理。4 .驗證實驗臺運算的8位加、減、與、直通功能。5 .按給定數(shù)據(jù)，完成幾種指定的算術(shù)和邏輯運算。二.實驗內(nèi)容1.實驗原理算術(shù)邏輯單元ALU的數(shù)據(jù)通路如圖2-1所示。其中運算器ALU181根據(jù)74LS181的功能用VHD

26、L硬件描述語言編輯而成，構(gòu)成8位字長的ALU。參加運算的兩個8位數(shù)據(jù)分別為A7.0和B7.0,運算模式由S3.0的16種組合決定，而S3.0的值由4位2進制計數(shù)器LPM_COUNTER產(chǎn)生，計數(shù)時鐘是Sclk（圖2-1）;此外，設M=0,選擇算術(shù)運算，M=1為邏輯運算，Cn為低位的進位位；F7.0為輸出結(jié)果，Co為運算后的輸出進位位。兩個8位數(shù)據(jù)由總線IN7.0分別通過兩個電平鎖存器74373鎖入，ALU功能如表2-1所示。表2-1ALU181的運算功能選擇端高電平作用數(shù)據(jù)S3S2S1S0M=HM=L算術(shù)操作邏輯功能Cn=L（無進位）Cn=H（有進位）0000F=AF=AF=人加10001F=

27、A+BF=A+BF=(A+B)力口10010f=AbF=A+BF=A+B+10011F=0F=減1（2的補碼）F=00100f=ABF=A力口ABF=人加人口加10101F=BF=(A+B)加ABF=(A+B)加AB+10110F=A$BF=人減8F=A減B減10111F=ABF=A+BF=(A+B)減11000F=A+BF=A力口ABF=A力口AB加11001F=A©BF=人加8F=A力口B力口11010F=BF=(A+B)加ABF=(A+B)加AB力口11011F=ABF=ABF=AB減11100F=1F=人加人F=人加人加11101F=A+BF=(A+B)加AF=(A+B)力口

28、A力口11110F=A+BF=(A+B)加AF=(A+B)加A加11111F=AF=AF=A減1注1、*表示每一位都移至下一更高有效位，“+”是邏輯或，“加”是算術(shù)加注2、在借位減法表達上，表2-1與標準的74181的真值表略有不同。三.實驗步驟(1)設計ALU元件在QuartusII環(huán)境下，用文本輸入編輯器TextEditor輸入ALU181.VHD算術(shù)邏輯單元文件，編譯VHDL文件，并將ALU181.VHD文件制作成一個可調(diào)用的原理圖元件。(2)以原理圖方式建立頂層文件工程選擇圖形方式。根據(jù)圖2-1輸入實驗電路圖，從QuartusII的基本元件庫中將各元件調(diào)入圖形編輯窗口、連線，添加輸入輸

29、出引腳。將所設計的圖形文件ALU.bdf保存到原先建立的文件夾中，將當前文件設置成工程文件，以后的操作就都是對當前工程文件進行的。(3)器件選擇選才iCyclone系列，在Devices中選擇器件EP1C6QC240cB編譯，引腳鎖定，再編譯。引腳鎖定后需要再次進行編譯，才能將鎖定信息確定下來，同時生成芯片編程/配置所需要的各種文件。(4)芯片編程Programming(可以直接選擇光盤中的示例已完成的設計進行驗證實驗)打開編程窗口。將配置文件ALU.sof下載進GW48系列現(xiàn)代計算機組成原理系統(tǒng)中的FPGA中。(5)選擇實驗系統(tǒng)的電路模式是NO.0,驗證ALU的運算器的算術(shù)運算和邏輯運算功能

30、根據(jù)表2-1,從鍵盤輸入數(shù)據(jù)A7.0和B7.0,并設置S3.0、M、Cy,驗證ALU運算器的算術(shù)運算和邏輯運算功能，記錄實驗數(shù)據(jù)。LPMCOUNTtER74373b小圣氏OENI旭JIGENID18.1GnOCTALLATCHESJBiauiaiJBiiiui74373bpiPirr"OCTALLATCHES=E»-7C-ALU181CNco23.0)N0.OI卬0|KEY2NEVIA0JB1-KEY3SCLKKEV6CnKEY?M-KEYSA7.JDhED2,LED1日|7.01印$國3F7.0»-Lffi6lLED6CN4LED7S3,J0LSOUTPUT&#

31、39;rt±Z>'S3：.dj'>CN4穿皿二67：.0j圖2-1算術(shù)邏輯單元ALU實驗原理圖四.實驗任務(1)按圖2-1所示，在本驗證性示例中用數(shù)據(jù)選擇開關(鍵3控制)的高/低電平選擇總線通道上的8位數(shù)據(jù)進入對應的74373中；即首先將鍵3輸入高電平，用鍵2、鍵1分別向A7.0置數(shù)01010101(55H),這時在數(shù)碼管4/3上顯示輸入的數(shù)據(jù)(55H);然后用鍵3輸入低電平，再用鍵2、鍵1分別向B7.0置數(shù)10101010(AAH),這時在數(shù)碼管2/1上顯示輸入的數(shù)據(jù)(AAH);這時表示在圖2-1中的兩個74373鎖存器中分別被鎖入了加數(shù)55H和被加數(shù)A

32、AH?？呻p擊圖2-1的ALU181元件，了解其VHDL描述。(2)設定鍵8為低電平，即M=0(允許算術(shù)操作)，鍵6控制時鐘SCLK可設置表2-1的S3.0=0Fo現(xiàn)連續(xù)按動鍵6,設置操作方式選擇S3.0=9（加法操作），使數(shù)碼管8顯示9,以驗證ALU的算術(shù)運算功能：當鍵7設置cn=0（最低位無進位）時，數(shù)碼管7/6/5=0FF（55H+AAH=0FFH）;當鍵7設置cn=1（最低位有進位）時，數(shù)碼管7/6/5=100（55H+AAH+1=100H）;（3）若設定鍵8為高電平，即M=1,鍵KEY6控制時鐘SCLK設置S3.0=0F,KEY7設置cn=0或cn=1,驗證ALU的邏輯運算功能，并記錄

33、實驗數(shù)據(jù)。表2-2A7.0,B7.0設置值檢查F7.0SW_B寄存器內(nèi)容S3S2S1S0MBUSA7.0B7.0010101011010101010010101011010101010（4）驗證ALU181的算術(shù)運算和邏輯運算功能，ALU181模塊功能可參照表2-1。表2-3給定了寄存器DRl=A7.0和DR2=B7.0的數(shù)據(jù)（十六進制），要求根據(jù)此數(shù)據(jù)對照邏輯功能表所得的理論值（要求課前完成）與實驗結(jié)果值進行比較（均采用正邏輯0）。（4）表2-4列出了8種常用的算術(shù)與邏輯運算要求指定的操作內(nèi)容，正確選擇運算器數(shù)據(jù)通路、控制參數(shù)S3、S2、S1、S0、M,并將實驗結(jié)果值填入括號內(nèi)，表中給定原始

34、數(shù)據(jù)DR1=A7.0和DR2=B7.0,以后的數(shù)據(jù)取自前面運算的結(jié)果。表2-3S3S2S1S0A7.0B7.0算術(shù)運算M=0邏輯運算（M=1）cn=0（無進位）cn=1（有進位）0000AA55F=(0AA)F=(0AB)F=(155)0001AA55F=(0FF)F=(100)F=(100)0010AA55F=(1AA)F=(1AB)F=(055)0011AA55F=(000)F=(1FF)F=(000)0100FF01F=(1FD)F=(1FE)F=(1FE)0101FF01F=(1FD)F=(1FE)F=(1FE)0110FF01F=(0FE)F=(0FD)F=(0FE)0111FF01

35、F=(1FF)F=(1FE)F=(0FE)1000FFFFF=(1FE)F=(1FF)F=(000)1001FFFFF=(1FE)F=(1FF)F=(1FF)1010FFFFF=(0FE)F=(0FF)F=(0FF)1011FFFFF=(0FF)F=(0FE)F=(0FF)11005501F=(0AA)F=(0AB)F=(001)11015501F=(0AA)F=(0AB)F=(1FF)11105501F=(054)F=(055)F=(055)11115501F=(055)F=(054)F=(055)表2-48種常用的算術(shù)與邏輯運算操作S3S2S1S0MCnDR1DR2運算關系及結(jié)果顯示Cn4

36、邏輯乘10111066FFDR1,DR2-DR2(66)0傳送10101066FFDR1-DR2(66)0按位加01101066FFDR1©DR2-DR2(99)0取反01011066FFDR1-DR2(99)1加100000166FFDR2+1-DR2(00)1求負00100100FF函+1-DR2（01）1加法1001006622DR1+DR2fDR2（88）0減法0110006622DR1DR2-DR2（44）0TAc>ol年a目蛛仙二心0X>國dlu.bdl8附口口:而證苑框底同；:e-AO劃二屁內(nèi)：-'-；址巾；二加施一；：-；七二二后，：二二：a：1:

37、"二萬A7p>LEp2,LEDl*"-6(7-切-LH；L于：:印丁；則；在玩向5；，；cAk人.餐bKSck74373bCiENi：淞J畸U$0CTALL耳T<HE導7的7：比QiNqg.1Dpa.i)白A0.B1I：CCTALL&KHKfajr.jaisfcoi:tiai'taitai(IIiiSf：>.0-<H&6.皿JZ=>A|?.0|I-r-t-rr-t=lf-t-rrrr"UTE_1S而二甲一實驗三節(jié)拍脈沖發(fā)生器實驗一.實驗目的（1）掌握節(jié)拍脈沖發(fā)生器的設計方法和工作原理。（2）理解節(jié)拍脈沖發(fā)生器的

38、工作原理。二.實驗原理計算機之所以能夠按照人們事先規(guī)定的順序進行一系列的操作或運算，就是因為它的控制部分能夠按一定的先后順序正確地發(fā)出一系列相應的控制信號。這就要求計算機必須有時序電路?？刂菩盘柧褪歉鶕?jù)時序信號產(chǎn)生的。本實驗說明時序電路中節(jié)拍脈沖發(fā)生器的工作原理。1、連續(xù)節(jié)拍發(fā)生電路設計（圖4-1-1）:可由4個D觸發(fā)器組成，可產(chǎn)生4個等間隔的時序信號TiT4,其中CLK1為時鐘信號，由實驗臺右邊的方波信號源clock0提供，可產(chǎn)生1Hz12MHz的方波信號頻率。實驗者可根據(jù)實驗自行選擇信號頻率。當RST1為低電平時，T1輸出為“1”，而T2、T3、T4輸出為“0”；當RST1由低電平變?yōu)楦唠?/p>

39、平后，T1T4將在CLK1的輸入脈沖作用下，周期性地輪流輸出正脈沖，機器進入連續(xù)運行狀態(tài)（EXEC）。LClE寸I11INO,1T1-D1T2-D2TA口3T4-D4CLK1-ClockORSTI-KEYSCLEMF附D0>9CLR忖>O-RNVDCIKPTVCCCLK1RST1圖4-1-1節(jié)拍脈沖發(fā)生器的工作原理T1T4以及CLK1、RST1的工作波形如圖4-1-2所示。示例工程文件是T4.bdf。硬件實驗1,Clock0接4Hz,鍵8控制T2、T3、T4的輸出電平（實驗證方法如圖4-1-1所示，下載T4.SOF文件，選擇實驗模式RST1,高電平時可以看到，發(fā)光管1、2、3、4分

40、別顯示T1、驗結(jié)果與仿真波形圖4-1-2比較！）。Nam已：_-RST1CLK1tT4-13QT27.0U58.Dusg.DuwlO.QusI.Ou-s2.0U53.0ub4.OusS.DusG.Oih_rLrLrLrLrLr_rLrLrLrLrLrLrLrLrLrLr_rLrLrLTLT1-D1T2-D2T3-D3T4-D4"拍脈沖發(fā)生器中乍波形工:整圖4-1-2圖4-1-3單步運行電路工作原理CLK1QockORST1KEY8RST1nnNametf-RSTI1Qusa口83口“4Ou?5口噌5口心7Qus6Qus9口81口Ous11Qus1?Qu&iiiiiiiiii_

41、二-LJLTTJn_TTTTTTTTTTTT_rT_rT_rT_n_rT_rL_TL_n_n_r-LIBDaT41圖4-1-4單步運行電路工作波形2、單步節(jié)拍發(fā)生電路（圖4-1-3）:將圖4-1-1電路稍加改變即可得到圖4-1-3所示的單步運行電路。該電路每當RST1出現(xiàn)一個負脈沖后，僅輸出一組T1、T2、T3、T4節(jié)拍信號，直到RST1出現(xiàn)下一個負脈沖，波形如圖4-1-4所示。示例工程文件是T5.bdfo硬件實驗驗證方法如圖4-1-3所示，下載T5.SOF文件，選擇實驗模式1,Clock0接4Hz（選擇范圍是1Hz-50MH）,鍵8控制RST1。每出現(xiàn)一個負脈沖，發(fā)光管1、2、3、4分別顯示

42、T1、T2、T3、T4的輸出電平一次（實驗結(jié)果與仿真波形圖4-1-4比較?。?。3、單步/連續(xù)節(jié)拍發(fā)生電路（圖4-1-5）:。增加兩個2-1多路選擇器，可將圖4-1-3電路改變?yōu)閳D4-1-5所示電路。S0是單步或連續(xù)節(jié)拍發(fā)生控制信號，當S0=0,選擇單步運行方式；當S0=1,選擇連續(xù)運行方式。圖4-1-6為此電路的仿真波形。示例工程文件是TS5.bdf。硬件實驗驗證：下載TS5.SOF文件，選擇實3模式1,Clock。接4Hz,鍵8控制RST1,鍵7控制S0,發(fā)光管1、2、3、4分別顯示T1、T2、T3、T4的輸出電平（實驗結(jié)果與仿真波形圖4-1-6比較?。?。rsti'=>i*圖4

43、-1-5單步/連續(xù)運行電路工作原理NjmE-SOg-RSTlaclki2T1312TJT430pus35g嗨DD0DDWirLTLrULRJinn.11IuIrLnnrLrLrwinmwwuwwwuinjuwwwuwwuu門口nn1n圖4-1-6單步運行電路工作波形三.實驗步驟（1）硬件驗證測試連續(xù)節(jié)拍發(fā)生電路（圖4-1-1）,實驗結(jié)果與仿真波形圖4-1-2比較?。?）硬件驗證測試單步節(jié)拍發(fā)生電路（圖4-1-3）,實驗結(jié)果與仿真波形圖4-1-4比較?。?）硬件驗證測試單步/連續(xù)節(jié)拍發(fā)生電路（圖4-1-5）,實驗結(jié)果與仿真波形圖4-1-6比較?。?）繪出相應的時序波形圖。四.實驗報告(1)實驗原

44、理。討論。(2)繪制相應的時序波形圖。(3)實驗結(jié)果分析、SiiiHjidtianW-dvefornii-MasteiTimeIiJalet12-68-4.6nsEnd3D.Dns120.DnsL6D.0ns2D0.0ns240.DnsZSD.Dns320.0be3B0.0ns<iD.Dns<40.0rr_llezr_cvr_j®T50DFJVUUVLrUUVtrVLrLrULnrLrLmrVWULrmrVWVVLnmnjWViJtmr.1.一rri_ri_il一rirLrn.一i-i.n一n.rr.一.nr.nlti；nlttjnLnnllh_L口口L口L口StatH7

45、.25nsIrtervt17.25nsEnd:，"Pointa:口電DpsHaslerTrneSarAozrmzmrmzmrmzmrmzrmzmrmzrD-LTLrLrmzA-Tl英J££Qans40.Dat6D.0600nsl(H0i,s1ZQ.DbeHD.OuIMQm1600ns2D0.D22D.Q.xI11|e_|e|q實驗四程序計數(shù)器PC與地址寄存器AR實驗一.實驗目的1 .掌握地址單元的工作原理。2 .掌握的兩種工作方式，加1計數(shù)和重裝計數(shù)器初值的實現(xiàn)方法；3 .掌握地址寄存其從程序計數(shù)器獲得數(shù)據(jù)和從內(nèi)部總線獲得數(shù)據(jù)的實現(xiàn)方法。二.實驗原理地址單元主要由

46、三部分組成：地址寄存器和多路開關。程序計數(shù)器PC用以指出下一條指令在主存中的存放地址，CPU正是根據(jù)PC的內(nèi)容去存取指令的。因程序中指令是順序執(zhí)行的，所以PC有自增功能。程序計數(shù)器提供下一條程序指令的地址，如電路圖4-2-1所示，在T4時鐘脈沖的作用下具有自動加1的功能；在LDPC信號的作用下可以預置計數(shù)器的初值(如子程序調(diào)用或中斷相應等)。當LDPC為高電平時，計數(shù)器裝入data端輸入的數(shù)據(jù)。aclr是計數(shù)器的清0端，高電平有效（高電平清零）；aclr為低電平時，允許計數(shù)器正常計數(shù)。LDARIbFLiTvccLPMCOUNTERdatabresultKEY2,KEY!inputB7-01匚T

47、4KEYSCLRKEY7LDPCINPlJ-"VGCdataa)BUSMUXdataqT4GLK375pLJTPIIT273eQARSTRUCTURENO.OCLR-KEY5ILDAR-KEYSLDPCKEY7T4KEYSB7.O-KEY1.KEY2inandDISPLAYONLED2/LQ7itQ_LED7,LED8>Q7-0LEO2/LjZ>LED7.O圖4-2-1程序計數(shù)器原理圖地址寄存器AR（74273）鎖存訪問內(nèi)存SRAM的地址。273中的地址來自兩個渠道。一是程序計數(shù)器PC的輸出，通常是下一條指令的地址；二是來自于內(nèi)部數(shù)據(jù)總線的數(shù)據(jù)，通常是被訪問操作數(shù)的地址。

48、為了實現(xiàn)對兩路輸入數(shù)據(jù)的切換，在FPGA的內(nèi)部通過總線多路開關BUSMUX進行選擇。LDAR與多路選擇器的sel相連，當LDAR為低電平，選擇程序計數(shù)器的輸出；當LDAR為高電平時，選擇內(nèi)部數(shù)據(jù)總線的數(shù)據(jù)。N才用白.i-T-LDPCLDARB-CLR日口|Q7.0Ymlu吐iqug2gLi宕3期$4Qua5Qug叫Ug型皿8Qu*gRug1O?ug1112.嶺履史皆15pug16.我MTrtmnnmAnmnTTTWtTTTWtmnTtmnmrt0HACHAC卬X5日X7日K齪XE5JL已百口102100川1）（口”的）。間06工07108月居1畫國）?。〦5X日£日日;日/日4日E圖4-2-2程序計數(shù)器工作波形三.實驗步驟1 .按照圖4-2-1程序計數(shù)器原理圖編輯、輸入電路，實驗臺選擇NO.0工作模式。對輸入原理圖進行編譯、引腳鎖定、并下載到實驗臺。示例工程文件是PC_unit.bdf。硬件實驗驗證（與仿真波形圖4-2-2比較?。?。實驗說明：（1）下載pc_unit.sof;（2）用模式鍵選模式“0”，再按一次右側(cè)的復位鍵；（3）鍵2和鍵1可輸入8位總線數(shù)據(jù)B7.0（此值顯示于發(fā)光管D1D8和數(shù)碼管2/1）;CLR（鍵5）按2次（0