數(shù)字電子技術(shù)基礎(chǔ)——集成邏輯門(mén)電路PPT學(xué)習(xí)教案

1、會(huì)計(jì)學(xué)1數(shù)字電子技術(shù)基礎(chǔ)數(shù)字電子技術(shù)基礎(chǔ)集成邏輯門(mén)電路集成邏輯門(mén)電路晶體管開(kāi)關(guān)特性晶體管開(kāi)關(guān)特性基本晶體管門(mén)電路基本晶體管門(mén)電路 第2頁(yè)/共70頁(yè)理想開(kāi)關(guān)理想開(kāi)關(guān) 開(kāi)關(guān)閉合時(shí)，開(kāi)關(guān)兩端電壓為開(kāi)關(guān)閉合時(shí)，開(kāi)關(guān)兩端電壓為0； 開(kāi)關(guān)斷開(kāi)時(shí)，其流過(guò)的電流為開(kāi)關(guān)斷開(kāi)時(shí)，其流過(guò)的電流為0，其兩端間呈現(xiàn)的電阻為無(wú)窮大；，其兩端間呈現(xiàn)的電阻為無(wú)窮大； 且開(kāi)關(guān)的轉(zhuǎn)換在瞬間完成。且開(kāi)關(guān)的轉(zhuǎn)換在瞬間完成。 半導(dǎo)體二極管、三極管和半導(dǎo)體二極管、三極管和MOS管，是構(gòu)成這種電子開(kāi)關(guān)的基本開(kāi)關(guān)元件。管，是構(gòu)成這種電子開(kāi)關(guān)的基本開(kāi)關(guān)元件。 可用邏輯變量的可用邏輯變量的“1”“0”來(lái)表示。來(lái)表示。 導(dǎo)通時(shí)，相當(dāng)于開(kāi)關(guān)閉合；導(dǎo)

2、通時(shí)，相當(dāng)于開(kāi)關(guān)閉合；截止時(shí)，相當(dāng)于開(kāi)關(guān)斷開(kāi)。截止時(shí)，相當(dāng)于開(kāi)關(guān)斷開(kāi)。第3頁(yè)/共70頁(yè)1.二極管的開(kāi)關(guān)特性二極管的開(kāi)關(guān)特性（1）靜態(tài)特性。）靜態(tài)特性。mAiD/陰極陰極陽(yáng)極陽(yáng)極VuD/0.5 0.7( (V VT T) )（a） 電路符號(hào)電路符號(hào)（b）特性曲線(xiàn)特性曲線(xiàn)二極管當(dāng)作開(kāi)關(guān)來(lái)使用正是利用了二極管的單向?qū)щ娦?。二極管當(dāng)作開(kāi)關(guān)來(lái)使用正是利用了二極管的單向?qū)щ娦浴?第4頁(yè)/共70頁(yè)當(dāng)外加正向電壓大于死區(qū)電壓時(shí)，二極管呈現(xiàn)很小的電阻處于導(dǎo)通狀態(tài)，相當(dāng)于開(kāi)關(guān)閉合，一般硅管的正向?qū)▔航诞?dāng)外加正向電壓大于死區(qū)電壓時(shí)，二極管呈現(xiàn)很小的電阻處于導(dǎo)通狀態(tài)，相當(dāng)于開(kāi)關(guān)閉合，一般硅管的正向?qū)▔航礥D約為約

3、為0.60.7V，鍺管約為，鍺管約為0.20.3V。 當(dāng)二極管兩端加上反向電壓時(shí)，在開(kāi)始很大范圍內(nèi)，二極管相當(dāng)于非常大的電阻，反向電流極小，二極管處于截止?fàn)顟B(tài)，此時(shí)相當(dāng)于開(kāi)關(guān)斷開(kāi)。當(dāng)二極管兩端加上反向電壓時(shí)，在開(kāi)始很大范圍內(nèi)，二極管相當(dāng)于非常大的電阻，反向電流極小，二極管處于截止?fàn)顟B(tài)，此時(shí)相當(dāng)于開(kāi)關(guān)斷開(kāi)。 mAiD/uD/0.5 0.7( (V VT T) )V開(kāi)關(guān)等效電路開(kāi)關(guān)等效電路 伏安特性曲線(xiàn)伏安特性曲線(xiàn) 普通二極管反向擊穿后，將失去單向?qū)щ娦?。普通二極管反向擊穿后，將失去單向?qū)щ娦?。注意：注意：?頁(yè)/共70頁(yè)（2）動(dòng)態(tài)特性。）動(dòng)態(tài)特性。通常情況下，二極管從截止變?yōu)閷?dǎo)通和從導(dǎo)通變?yōu)榻刂?/p>

4、都需要一定的時(shí)間，不能象理想開(kāi)關(guān)那樣瞬間完成。而且從導(dǎo)通變?yōu)榻刂顾璧臅r(shí)間更長(zhǎng)一些。通常情況下，二極管從截止變?yōu)閷?dǎo)通和從導(dǎo)通變?yōu)榻刂苟夹枰欢ǖ臅r(shí)間，不能象理想開(kāi)關(guān)那樣瞬間完成。而且從導(dǎo)通變?yōu)榻刂顾璧臅r(shí)間更長(zhǎng)一些。一般把二極管從導(dǎo)通到截止所需的時(shí)間稱(chēng)為反向恢復(fù)時(shí)間一般把二極管從導(dǎo)通到截止所需的時(shí)間稱(chēng)為反向恢復(fù)時(shí)間tre。若輸入信號(hào)頻率過(guò)高，負(fù)半周寬度小于。若輸入信號(hào)頻率過(guò)高，負(fù)半周寬度小于tre時(shí)，二極管會(huì)雙向?qū)?，失去單向?qū)щ娮饔?。時(shí)，二極管會(huì)雙向?qū)?，失去單向?qū)щ娮饔谩Ｒ虼烁哳l應(yīng)用時(shí)需要考慮此參數(shù)的影響。因此高頻應(yīng)用時(shí)需要考慮此參數(shù)的影響。第6頁(yè)/共70頁(yè)T T+ +U UCCCCR R

5、B BR RC CCiBiiuouVuCE/放放大大區(qū)區(qū)飽飽和和區(qū)區(qū)截止區(qū)截止區(qū)AiB0AiC/（a） 電路電路（b）特性曲線(xiàn)特性曲線(xiàn)2.三極管的開(kāi)關(guān)特性三極管的開(kāi)關(guān)特性（1）靜態(tài)特性。）靜態(tài)特性。第7頁(yè)/共70頁(yè)其中其中 為三極管的導(dǎo)通電壓，如硅管為三極管的導(dǎo)通電壓，如硅管此時(shí)，此時(shí)， 、 均近似為均近似為0 0，三極管的集電極和發(fā)射極之間相當(dāng)于開(kāi)關(guān)斷開(kāi)，三極管的集電極和發(fā)射極之間相當(dāng)于開(kāi)關(guān)斷開(kāi) 。在開(kāi)關(guān)狀態(tài)下，三極管主要工作在飽和區(qū)（開(kāi)關(guān)閉合）和截止區(qū)（開(kāi)關(guān)斷開(kāi)），放大區(qū)只是極短暫的過(guò)渡狀態(tài)。在開(kāi)關(guān)狀態(tài)下，三極管主要工作在飽和區(qū)（開(kāi)關(guān)閉合）和截止區(qū)（開(kāi)關(guān)斷開(kāi)），放大區(qū)只是極短暫的過(guò)渡狀態(tài)。

6、A、截止區(qū)、截止區(qū)uCE/放放大大區(qū)區(qū)飽飽和和區(qū)區(qū)截止區(qū)截止區(qū)AiB0AiC/VTHBEUuTHUVUTH5 . 0BiCiB、飽和區(qū)飽和區(qū)BSBIiCCCBSRUI其中，其中， 為臨界飽和電流。為臨界飽和電流。第8頁(yè)/共70頁(yè)三極管的發(fā)射結(jié)正偏，集電結(jié)正偏，集電極和發(fā)射極間電壓為反向飽和電壓三極管的發(fā)射結(jié)正偏，集電結(jié)正偏，集電極和發(fā)射極間電壓為反向飽和電壓UCES（0.20.3V左右）。左右）。飽和越深，飽和越深，UCE越小。三極管的集電極和發(fā)射極間相當(dāng)于短路狀態(tài)。越小。三極管的集電極和發(fā)射極間相當(dāng)于短路狀態(tài)。 三極管相當(dāng)于一個(gè)由基極電流控制的開(kāi)關(guān)。三極管相當(dāng)于一個(gè)由基極電流控制的開(kāi)關(guān)。 開(kāi)

7、關(guān)等效電路開(kāi)關(guān)等效電路 第9頁(yè)/共70頁(yè)三極管的工作狀態(tài)處于哪個(gè)區(qū)域，對(duì)應(yīng)的輸出電壓三極管的工作狀態(tài)處于哪個(gè)區(qū)域，對(duì)應(yīng)的輸出電壓 為多少？為多少？ 例例1 Ou若三極管導(dǎo)通電壓為若三極管導(dǎo)通電壓為0.5V0.5V，飽和時(shí)，飽和時(shí)U UBEBE=0.7V=0.7V，U UCESCES=0.3V=0.3V。求當(dāng)輸入。求當(dāng)輸入 分別為分別為0.3V0.3V和和10V10V時(shí)，時(shí)，IuIuOuUBB=-8VUCC=12VTRc1KR28.2KR13.9K20 解：分析三極管電路，關(guān)鍵是要抓住三極管三種工作狀態(tài)的條件和特點(diǎn)。解：分析三極管電路，關(guān)鍵是要抓住三極管三種工作狀態(tài)的條件和特點(diǎn)。 第10頁(yè)/共7

8、0頁(yè)當(dāng)當(dāng) 時(shí)：時(shí)：UBB=-8VR28.2KR13.9KVuI3 . 00BiVuI3 . 0假設(shè)三極管已截止，假設(shè)三極管已截止，0CBii等效電路等效電路 38. 282 . 82 . 89 . 383 . 0221BBBBIBEVRRRUuU 因?yàn)橐驗(yàn)閁BE 0.5V，三極管截止的假設(shè)成立，根據(jù)截止時(shí)三極管，三極管截止的假設(shè)成立，根據(jù)截止時(shí)三極管，VUuCCO120CBii可求出第11頁(yè)/共70頁(yè)當(dāng)當(dāng) 時(shí)：時(shí)： 假設(shè)三極管已飽和，則假設(shè)三極管已飽和，則UBE=0.7VIuOuUBB=-8VUCC=12VTRc1KR28.2KR13.9K20 UBB=-8VR28.2KR13.9KVuI10

9、BiUBE=0.7V等效電路等效電路 VuI10mARVuRuuiiiBBBEBEIB32. 12 . 887 . 09 . 37 . 0102121又知：又知：mARUVICCESCCBS58. 01203 . 012BSBIi三極管飽和的假設(shè)成立，可求出三極管飽和的假設(shè)成立，可求出VUuCESO3 . 0。 第12頁(yè)/共70頁(yè)（2）動(dòng)態(tài)特性。）動(dòng)態(tài)特性。IHUIuOuCCUCSI9 . 0CSICSI 1 . 0t tr rt ts st td dt tf f( (a a) )( (b b) )( (c c) )t tt tt tCi延遲時(shí)間延遲時(shí)間td ,上升時(shí)間上升時(shí)間tr存儲(chǔ)時(shí)間存儲(chǔ)

10、時(shí)間ts ,下降時(shí)間下降時(shí)間tf 從截止到飽和所需的時(shí)間。從截止到飽和所需的時(shí)間。 從飽和到截止所需的時(shí)間。從飽和到截止所需的時(shí)間。 開(kāi)通時(shí)間開(kāi)通時(shí)間 ton=td+tr關(guān)閉時(shí)間關(guān)閉時(shí)間 toff=ts+tf開(kāi)關(guān)時(shí)間越短，開(kāi)關(guān)速度越高，在高頻應(yīng)用時(shí)需要特別注意考慮這個(gè)問(wèn)題。開(kāi)關(guān)時(shí)間越短，開(kāi)關(guān)速度越高，在高頻應(yīng)用時(shí)需要特別注意考慮這個(gè)問(wèn)題。 第13頁(yè)/共70頁(yè)電位電位 -指絕對(duì)電壓的大小。指絕對(duì)電壓的大小。 電平電平 -指一定的電壓范圍。指一定的電壓范圍。 門(mén)電路的輸入和輸出信號(hào)都是用電平（或電位）的高低來(lái)表示的。門(mén)電路的輸入和輸出信號(hào)都是用電平（或電位）的高低來(lái)表示的。 高電平和低電平又可用邏

11、輯高電平和低電平又可用邏輯“1”和邏輯和邏輯“0”表示，這樣可以得到邏輯電路的真值表，便于進(jìn)行邏輯分析。表示，這樣可以得到邏輯電路的真值表，便于進(jìn)行邏輯分析。 第14頁(yè)/共70頁(yè)1.與門(mén)與門(mén)邏輯狀態(tài)表邏輯狀態(tài)表A AB BF F0 0（0V0V）0 0（0V0V）0 0（0.7V0.7V）0 0（0V0V）1 1（5V5V）0 0（0.7V0.7V）1 1（5V5V）0 0（0V0V）0 0（0.7V0.7V）1 1（5V5V）1 1（5V5V）1 1（5V5V）第15頁(yè)/共70頁(yè)與門(mén)電路波形圖與門(mén)電路波形圖 2.或門(mén)或門(mén)電路圖和符號(hào)電路圖和符號(hào)第16頁(yè)/共70頁(yè)或門(mén)邏輯狀態(tài)表或門(mén)邏輯狀態(tài)表

12、A AB BF F0 0（0V0V）0 0（0V0V）0 0（0V0V）0 0（0V0V）1 1（5V5V）1 1（4.3V4.3V）1 1（5V5V）0 0（0V0V）1 1（4.3V4.3V）1 1（5V5V）1 1（5V5V）1 1（4.3V4.3V）電路波形圖電路波形圖 第17頁(yè)/共70頁(yè)3.非門(mén)非門(mén)邏輯狀態(tài)表邏輯狀態(tài)表 A AF F0 0（0V0V）1 1（12V12V）1 1（3V3V）0 0（0.3V0.3V）電路波形圖電路波形圖 數(shù)字電路邏輯符號(hào)中，若在輸入端加小圓圈，表示輸入低電平信號(hào)有效。若在輸出端加小圓圈，表示輸出信號(hào)取反。數(shù)字電路邏輯符號(hào)中，若在輸入端加小圓圈，表示輸入

13、低電平信號(hào)有效。若在輸出端加小圓圈，表示輸出信號(hào)取反。 第18頁(yè)/共70頁(yè)與非門(mén)電路與非門(mén)電路 FTABD1D2D&FAB+5V+12V-12VR R1 1Rc1uR R2 2R R3 3邏輯狀態(tài)表邏輯狀態(tài)表 A AB BF F0 0（0V0V）0 0（0V0V）1 1（5.7V5.7V）0 0（0V0V）1 1（5V5V）1 1（5.7V5.7V）1 1（5V5V）0 0（0V0V）1 1（5.7V5.7V）1 1（5V5V）1 1（5V5V）0 0（0.3V0.3V）第19頁(yè)/共70頁(yè)與非門(mén)電路波形圖。與非門(mén)電路波形圖。 這種分立元件的門(mén)電路雖然電路結(jié)構(gòu)簡(jiǎn)單，但由于二極管正向壓降的

14、影響會(huì)產(chǎn)生電平偏離，并且速度較低、帶負(fù)載能力差，現(xiàn)在一般都被集成邏輯門(mén)電路所取代。這種分立元件的門(mén)電路雖然電路結(jié)構(gòu)簡(jiǎn)單，但由于二極管正向壓降的影響會(huì)產(chǎn)生電平偏離，并且速度較低、帶負(fù)載能力差，現(xiàn)在一般都被集成邏輯門(mén)電路所取代。第20頁(yè)/共70頁(yè)與非門(mén)電路與非門(mén)電路集電極開(kāi)路門(mén)和三態(tài)門(mén)電路集電極開(kāi)路門(mén)和三態(tài)門(mén)電路集成電路的系列產(chǎn)品集成電路的系列產(chǎn)品第21頁(yè)/共70頁(yè)輸入級(jí)和輸出級(jí)均采用晶體三極管，稱(chēng)為晶體三極管輸入級(jí)和輸出級(jí)均采用晶體三極管，稱(chēng)為晶體三極管-晶體三極管邏輯電路，簡(jiǎn)稱(chēng)晶體三極管邏輯電路，簡(jiǎn)稱(chēng)TTL電路。電路。 1.電路結(jié)構(gòu)電路結(jié)構(gòu)R R1 1R R2 2R R3 3R R4 4T T

15、1 1T T2 2T T3 3T T4 4D D1 1D D2 2D D3 3+ +U UCCCCA AB BF F輸入級(jí)輸入級(jí)中間級(jí)中間級(jí)輸出級(jí)輸出級(jí)第22頁(yè)/共70頁(yè)（1）輸入級(jí)。）輸入級(jí)。對(duì)輸入變量實(shí)現(xiàn)對(duì)輸入變量實(shí)現(xiàn)“與與”運(yùn)算，輸入級(jí)相當(dāng)于一個(gè)與門(mén)。運(yùn)算，輸入級(jí)相當(dāng)于一個(gè)與門(mén)。R R1 1R R2 2R R3 3R R4 4T T1 1T T2 2T T3 3T T4 4D D1 1D D2 2D D3 3+ +U UCCCCA AB BF F輸入級(jí)輸入級(jí)中間級(jí)中間級(jí)輸出級(jí)輸出級(jí)R R1 1T T1 1R R1 1（2）中間級(jí)。）中間級(jí)。實(shí)現(xiàn)放大和倒相功能。向后級(jí)提供兩個(gè)相位相反的信號(hào)

16、，分別驅(qū)動(dòng)實(shí)現(xiàn)放大和倒相功能。向后級(jí)提供兩個(gè)相位相反的信號(hào)，分別驅(qū)動(dòng)T3、T4管。管。（3）輸出級(jí)。）輸出級(jí)。減小電路的輸出電阻，提高輸出帶負(fù)載能力和抗干擾能力。減小電路的輸出電阻，提高輸出帶負(fù)載能力和抗干擾能力。T3和和T4管總處于一管導(dǎo)通而另一管截止的工作狀態(tài)。管總處于一管導(dǎo)通而另一管截止的工作狀態(tài)。 第23頁(yè)/共70頁(yè)2.工作原理工作原理當(dāng)輸入全為高電平，當(dāng)輸入全為高電平，UA=UB=3.6V， T1的兩個(gè)發(fā)射結(jié)都反偏，集電結(jié)正偏。的兩個(gè)發(fā)射結(jié)都反偏，集電結(jié)正偏。 T2和和T4飽和導(dǎo)通。飽和導(dǎo)通。 T3和和D3都截止，輸出低電平。都截止，輸出低電平。 VUuuCESCO3 . 04R R

17、1 1R R2 2R R3 3R R4 4T T1 1T T2 2T T3 3T T4 4D D1 1D D2 2D D3 3+ +U UCCCCA AB BF F當(dāng)輸入中至少有一個(gè)為低電平時(shí)，當(dāng)輸入中至少有一個(gè)為低電平時(shí)，T1的兩個(gè)發(fā)射結(jié)必然有一個(gè)導(dǎo)通，的兩個(gè)發(fā)射結(jié)必然有一個(gè)導(dǎo)通，T2和和T4均截止，而此時(shí)均截止，而此時(shí)T3和和D3導(dǎo)通，輸出高電平導(dǎo)通，輸出高電平 。 VUUUuDBECCO6 . 333即輸入輸出之間實(shí)現(xiàn)了即輸入輸出之間實(shí)現(xiàn)了“與非與非”的邏輯關(guān)系。的邏輯關(guān)系。第24頁(yè)/共70頁(yè)電壓傳輸特性是指輸出電壓電壓傳輸特性是指輸出電壓 隨輸入電壓隨輸入電壓 變化的關(guān)系曲線(xiàn)，即變化的

18、關(guān)系曲線(xiàn)，即 3.TTL與非門(mén)傳輸特性與非門(mén)傳輸特性O(shè)uIu)(IOufu1 1. .0 02 2. .0 03 3. .6 60 0. .5 51 1. .0 01 1. .5 5A AB BC CD DE EVuO/VuI/0 0U UTHTH3 32 2. .5 52 2. .0 0AB-截止區(qū) -線(xiàn)性區(qū)-轉(zhuǎn)折區(qū)-飽和區(qū)BCCDDE第25頁(yè)/共70頁(yè)4.主要參數(shù)主要參數(shù)（1）輸入和輸出的高、低電平。）輸入和輸出的高、低電平。 輸入低電平的上限值輸入低電平的上限值UIL（max） 輸入高電平的下限值輸入高電平的下限值UIH（min）輸出低電平的上限值輸出低電平的上限值UOL（max）輸出高

19、電平的下限值輸出高電平的下限值UOH（min）（2）開(kāi)門(mén)電平）開(kāi)門(mén)電平UON和關(guān)門(mén)電平和關(guān)門(mén)電平UOFF。保證輸出電壓為額定低電平時(shí)，所允許的最小輸入高電平，即只有當(dāng)保證輸出電壓為額定低電平時(shí)，所允許的最小輸入高電平，即只有當(dāng) 時(shí)，輸出才是低電平。時(shí)，輸出才是低電平。ONIUU 保證輸出電壓為額定高電平時(shí)，所允許的最大輸入低電平，即只有當(dāng)保證輸出電壓為額定高電平時(shí)，所允許的最大輸入低電平，即只有當(dāng) 時(shí)，輸出才是低電平。時(shí)，輸出才是低電平。 OFFIUU 第26頁(yè)/共70頁(yè)（3）閾值電壓）閾值電壓UTH。電壓傳輸特性曲線(xiàn)轉(zhuǎn)折區(qū)的中點(diǎn)所對(duì)應(yīng)的輸入電壓值電壓傳輸特性曲線(xiàn)轉(zhuǎn)折區(qū)的中點(diǎn)所對(duì)應(yīng)的輸入電壓值

20、-使輸出發(fā)生高低電平轉(zhuǎn)換的輸入電壓值，也稱(chēng)門(mén)檻電壓。使輸出發(fā)生高低電平轉(zhuǎn)換的輸入電壓值，也稱(chēng)門(mén)檻電壓。 TTL與非門(mén)的閾值電壓與非門(mén)的閾值電壓UTH=1.4V左右。左右。（4）噪聲容限。）噪聲容限。保證電路正常輸出的前提下，輸入電平允許波動(dòng)的最大范圍。保證電路正常輸出的前提下，輸入電平允許波動(dòng)的最大范圍。 輸入高電平噪聲容限輸入高電平噪聲容限UNH： 輸入高電平時(shí)，保證輸入高電平時(shí)，保證TTL電路仍可正常輸出的最大允許負(fù)向干擾電壓。電路仍可正常輸出的最大允許負(fù)向干擾電壓。 第27頁(yè)/共70頁(yè)1 11 11 1輸出輸出0 0輸出輸出0 0輸入輸入1 1輸入輸入OuIuOuIuUOH(min)UO

21、L(max)UNHUIH(min)UIL(max)UNLUNHUOH（min）UIH（min ） 顯然，顯然，輸入低電平噪聲容限輸入低電平噪聲容限UNL： 輸入低電平時(shí)，保證輸入低電平時(shí)，保證TTL電路仍可正常輸出的最大允許正向干擾電壓。電路仍可正常輸出的最大允許正向干擾電壓。UNLUIL（max）UOL（max） 噪聲容限越大，集成門(mén)電路的抗干擾能力越強(qiáng)。噪聲容限越大，集成門(mén)電路的抗干擾能力越強(qiáng)。輸入噪聲容限示意圖輸入噪聲容限示意圖第28頁(yè)/共70頁(yè)（5）傳輸延遲時(shí)間）傳輸延遲時(shí)間tpd 。 電路在動(dòng)態(tài)脈沖信號(hào)作用下，輸出脈沖相對(duì)于輸入脈沖延遲了多長(zhǎng)時(shí)間。電路在動(dòng)態(tài)脈沖信號(hào)作用下，輸出脈沖相

22、對(duì)于輸入脈沖延遲了多長(zhǎng)時(shí)間。tPHL -輸出電壓由高變低，輸出脈沖的延遲時(shí)間；輸出電壓由高變低，輸出脈沖的延遲時(shí)間； tPLH -輸出電壓由低變高，輸出脈沖的延遲時(shí)間。輸出電壓由低變高，輸出脈沖的延遲時(shí)間。 這兩個(gè)延遲時(shí)間的平均值稱(chēng)為平均傳輸延遲時(shí)間這兩個(gè)延遲時(shí)間的平均值稱(chēng)為平均傳輸延遲時(shí)間tpd。 TTL門(mén)電路的平均傳輸延遲時(shí)間門(mén)電路的平均傳輸延遲時(shí)間tpd一般在一般在20nS左右。左右。 第29頁(yè)/共70頁(yè)（6）扇入扇出數(shù)。）扇入扇出數(shù)。 扇入數(shù)：扇入數(shù)： -門(mén)電路輸入端的個(gè)數(shù)，用門(mén)電路輸入端的個(gè)數(shù)，用NI表示。表示。 對(duì)于一個(gè)對(duì)于一個(gè)2輸入的輸入的“或非或非”門(mén)，其扇入數(shù)門(mén)，其扇入數(shù)NI

23、2。扇出數(shù)：扇出數(shù)： -門(mén)電路在正常工作時(shí)，所能帶同類(lèi)門(mén)電路的最大數(shù)目，它表示帶負(fù)載能力。門(mén)電路在正常工作時(shí)，所能帶同類(lèi)門(mén)電路的最大數(shù)目，它表示帶負(fù)載能力。 拉電流負(fù)載：拉電流負(fù)載： （負(fù)載門(mén)）（驅(qū)動(dòng)門(mén)）IHOHOHIIN& & & &.I IOHOHI IIHIHI IIHIH（存在高電平下限值）。（存在高電平下限值）。第30頁(yè)/共70頁(yè)（負(fù)載門(mén)）（驅(qū)動(dòng)門(mén)）ILOLOLIIN灌電流負(fù)載：灌電流負(fù)載： & & & &.I IOLOLI IILILI IILIL（低電平存在上限值）（低電平存在上限值） 通常邏輯器件扇出數(shù)須通過(guò)計(jì)算或

24、實(shí)驗(yàn)的方法求得。通常邏輯器件扇出數(shù)須通過(guò)計(jì)算或?qū)嶒?yàn)的方法求得。 若若NOLNOH，一般取兩者中的最小值。，一般取兩者中的最小值。為了能夠保證數(shù)字電路或系統(tǒng)能正常工作，在設(shè)計(jì)時(shí)還需要注意要留有一定的余地。為了能夠保證數(shù)字電路或系統(tǒng)能正常工作，在設(shè)計(jì)時(shí)還需要注意要留有一定的余地。第31頁(yè)/共70頁(yè)5.常用常用TTL與非門(mén)集成芯片與非門(mén)集成芯片74LS004-2輸入與非門(mén)輸入與非門(mén) 74LS046反相器反相器74U202-4輸入與非門(mén)輸入與非門(mén) 74LS084-2輸入與門(mén)輸入與門(mén)74LS024-2輸人或非門(mén)輸人或非門(mén) 74LS86異或門(mén)異或門(mén) 74LS0074LS00引腳圖和邏輯符號(hào)引腳圖和邏輯符號(hào)

25、 第32頁(yè)/共70頁(yè)例例 如圖所示電路，已知如圖所示電路，已知74LS00門(mén)電路參數(shù)為：門(mén)電路參數(shù)為：& & & &. . . .G GP PG G1 1G G2 2IOH/IOL=1.0mA/-20mA, IIH/IIL=50A/-1.43mA求門(mén)求門(mén)GP的扇出數(shù)是多少？的扇出數(shù)是多少？ 解：解： 門(mén)門(mén)GP輸出低電平時(shí)，設(shè)可帶門(mén)數(shù)為輸出低電平時(shí)，設(shè)可帶門(mén)數(shù)為NL： OLILLIIN1443. 120ILOLLIIN門(mén)門(mén)G GP P輸出高電平時(shí)，設(shè)可帶門(mén)數(shù)為輸出高電平時(shí)，設(shè)可帶門(mén)數(shù)為N NH H： OHIHHIIN2005. 00 . 1IHOHHIIN取最小值

26、，取最小值，扇出系數(shù)扇出系數(shù)=14。第33頁(yè)/共70頁(yè)1.TTL集電極開(kāi)路門(mén)電路（集電極開(kāi)路門(mén)電路（OC門(mén)）門(mén)）“線(xiàn)與線(xiàn)與” -將兩個(gè)以上門(mén)電路的輸出端直接并聯(lián)以實(shí)現(xiàn)將兩個(gè)以上門(mén)電路的輸出端直接并聯(lián)以實(shí)現(xiàn)“與與”邏輯的功能。邏輯的功能。R4R4D3D3T3T3T4T4F FF“1”“0”+5V如圖，低阻通路產(chǎn)生很大電流，可能燒壞器件，且無(wú)法確定輸出是高電平還是低電平。如圖，低阻通路產(chǎn)生很大電流，可能燒壞器件，且無(wú)法確定輸出是高電平還是低電平。 第34頁(yè)/共70頁(yè)OC門(mén)的輸出級(jí)三極管門(mén)的輸出級(jí)三極管T4集電極懸空，即輸出管集電極懸空，即輸出管T4集電極開(kāi)路，故稱(chēng)為集電極開(kāi)路門(mén)。集電極開(kāi)路，故稱(chēng)為

27、集電極開(kāi)路門(mén)。 使用時(shí)需要外接負(fù)載電阻使用時(shí)需要外接負(fù)載電阻RL（或稱(chēng)上拉電阻）及電源。（或稱(chēng)上拉電阻）及電源。 R R1 1R R2 2R R3 3T T1 1T T2 2T T4 4+ +U UCCCCA AB BF F&AB&CD+ +U UCCCCR RL L線(xiàn)與線(xiàn)與F邏輯符號(hào)邏輯符號(hào) CDABF第35頁(yè)/共70頁(yè)OC門(mén)主要應(yīng)用于實(shí)現(xiàn)線(xiàn)與、電平轉(zhuǎn)換以及用做驅(qū)動(dòng)顯示。門(mén)主要應(yīng)用于實(shí)現(xiàn)線(xiàn)與、電平轉(zhuǎn)換以及用做驅(qū)動(dòng)顯示。 將若干個(gè)將若干個(gè)OC門(mén)輸出端連接在一起再接一個(gè)上拉電阻和電源，即可構(gòu)成各輸出變量間的門(mén)輸出端連接在一起再接一個(gè)上拉電阻和電源，即可構(gòu)成各輸出變量間的“與與”邏

28、輯邏輯-“線(xiàn)與線(xiàn)與”。OCOC門(mén)實(shí)現(xiàn)電平轉(zhuǎn)換門(mén)實(shí)現(xiàn)電平轉(zhuǎn)換 OCOC門(mén)驅(qū)動(dòng)發(fā)光二極管門(mén)驅(qū)動(dòng)發(fā)光二極管 第36頁(yè)/共70頁(yè)2.三態(tài)門(mén)輸出三態(tài)門(mén)輸出 & ENA BEN FR R1 1R R2 2R R3 3R R4 4T T1 1T T2 2T T3 3T T4 4D D3 3+ +V VCCCCA AB BF F1 11 1ENEND D4 4（a）TTL三態(tài)與非門(mén)電路三態(tài)與非門(mén)電路（b）TTL三態(tài)與非門(mén)邏輯符號(hào)三態(tài)與非門(mén)邏輯符號(hào)第37頁(yè)/共70頁(yè)當(dāng)使能輸入端當(dāng)使能輸入端EN1時(shí)，門(mén)電路相當(dāng)于二輸入的與非門(mén)；時(shí)，門(mén)電路相當(dāng)于二輸入的與非門(mén)； 當(dāng)使能輸入端當(dāng)使能輸入端EN為低電平時(shí)，為低

29、電平時(shí)， 從輸出端看進(jìn)去，對(duì)地和電源都相當(dāng)于開(kāi)路，呈現(xiàn)高阻抗（從輸出端看進(jìn)去，對(duì)地和電源都相當(dāng)于開(kāi)路，呈現(xiàn)高阻抗（Z狀態(tài)）。狀態(tài)）。 高阻態(tài)并無(wú)邏輯值，僅表示電路與其他電路無(wú)關(guān)聯(lián)，所以三態(tài)電路仍是二值邏輯電路。高阻態(tài)并無(wú)邏輯值，僅表示電路與其他電路無(wú)關(guān)聯(lián)，所以三態(tài)電路仍是二值邏輯電路。 &EN A BF EN低電平有效三態(tài)與非門(mén)低電平有效三態(tài)與非門(mén)由于該電路有由于該電路有高電平、低電平和高阻態(tài)高電平、低電平和高阻態(tài)三種狀態(tài)，所以稱(chēng)之為三種狀態(tài)，所以稱(chēng)之為三態(tài)門(mén)三態(tài)門(mén)。 第38頁(yè)/共70頁(yè)高電平有效的三態(tài)高電平有效的三態(tài)與非門(mén)電路真值表與非門(mén)電路真值表 ENENA AB BF F1 10

30、 00 01 11 10 01 11 11 11 10 01 11 11 11 10 00 0高阻高阻門(mén)電路的三態(tài)輸出主要應(yīng)用于多個(gè)門(mén)輸出共享數(shù)據(jù)或控制信號(hào)總線(xiàn)傳輸，這樣可以減少輸出連線(xiàn)。門(mén)電路的三態(tài)輸出主要應(yīng)用于多個(gè)門(mén)輸出共享數(shù)據(jù)或控制信號(hào)總線(xiàn)傳輸，這樣可以減少輸出連線(xiàn)。為避免多個(gè)門(mén)輸出同時(shí)占用數(shù)據(jù)總線(xiàn)，這些門(mén)的使能信號(hào)（為避免多個(gè)門(mén)輸出同時(shí)占用數(shù)據(jù)總線(xiàn)，這些門(mén)的使能信號(hào)（EN）中只允許有一個(gè)為有效電平（如高電平）。）中只允許有一個(gè)為有效電平（如高電平）。第39頁(yè)/共70頁(yè)只要保證任何時(shí)刻只有一個(gè)三態(tài)門(mén)的使能端有效，即可實(shí)現(xiàn)多路數(shù)據(jù)通過(guò)一條總線(xiàn)進(jìn)行傳送的功能。只要保證任何時(shí)刻只有一個(gè)三態(tài)門(mén)的

31、使能端有效，即可實(shí)現(xiàn)多路數(shù)據(jù)通過(guò)一條總線(xiàn)進(jìn)行傳送的功能。 另外，利用三態(tài)門(mén)還可以實(shí)現(xiàn)數(shù)據(jù)的雙向傳輸。另外，利用三態(tài)門(mén)還可以實(shí)現(xiàn)數(shù)據(jù)的雙向傳輸。 1EN1ENENENIDOD10/ DD總總線(xiàn)線(xiàn)G G1 1G G2 2第40頁(yè)/共70頁(yè)74系列：中速系列，系列：中速系列，TTL集成電路早期產(chǎn)品，平均傳輸延遲時(shí)間約為集成電路早期產(chǎn)品，平均傳輸延遲時(shí)間約為10ns，但平均功耗每門(mén)約，但平均功耗每門(mén)約10mW，現(xiàn)已基本淘汰。，現(xiàn)已基本淘汰。74L系列：為低功耗系列：為低功耗TTL系列，又稱(chēng)系列，又稱(chēng)LTTL系列。系列。74H系列：高速系列，采用抗飽和三極管，在工作速度方面得到改善，系列：高速系列，采用

32、抗飽和三極管，在工作速度方面得到改善， 平均傳輸延遲時(shí)間約為普通型的二分之一，約為平均傳輸延遲時(shí)間約為普通型的二分之一，約為6ns，但是平均功耗增加了，每門(mén)約為，但是平均功耗增加了，每門(mén)約為22mW。74S（又稱(chēng)（又稱(chēng)STTL）系列：為肖特基系列。工作速度和功耗均得到了明顯改善。）系列：為肖特基系列。工作速度和功耗均得到了明顯改善。第41頁(yè)/共70頁(yè)速度和功耗上較前系列進(jìn)一步提高。速度和功耗上較前系列進(jìn)一步提高。其速度和功耗介于其速度和功耗介于74AS和和74ALS系列之間，廣泛應(yīng)用于速度要求較高的系列之間，廣泛應(yīng)用于速度要求較高的TTL邏輯電路邏輯電路 。74F系列：系列：74AS和和74A

33、LS系列：系列：第42頁(yè)/共70頁(yè)開(kāi)關(guān)及其等效電路開(kāi)關(guān)及其等效電路常用常用CMOSCMOS邏輯門(mén)電路邏輯門(mén)電路邏輯門(mén)系列邏輯門(mén)系列第43頁(yè)/共70頁(yè)-由金屬氧化物絕緣柵型場(chǎng)效應(yīng)（由金屬氧化物絕緣柵型場(chǎng)效應(yīng)（MOS）管構(gòu)成的單極型集成電路。）管構(gòu)成的單極型集成電路。 主要有三種類(lèi)型：主要有三種類(lèi)型： NMOS門(mén)電路、門(mén)電路、PMOS門(mén)電路和門(mén)電路和CMOS門(mén)電路。門(mén)電路。 CMOS電路較之電路較之TTL電路具有以下優(yōu)點(diǎn)：電路具有以下優(yōu)點(diǎn)： 功耗低、靜態(tài)電流?。s為納安數(shù)量級(jí)）、抗干擾能力強(qiáng)、電源電壓范圍寬、輸入阻抗高、負(fù)載能力強(qiáng)等，應(yīng)用廣泛。功耗低、靜態(tài)電流?。s為納安數(shù)量級(jí)）、抗干擾能力強(qiáng)、電

34、源電壓范圍寬、輸入阻抗高、負(fù)載能力強(qiáng)等，應(yīng)用廣泛。 MOS電路電路第44頁(yè)/共70頁(yè)U UDDDDR RD Dd ds sg gIuOuTN1.MOS管開(kāi)關(guān)等效電路管開(kāi)關(guān)等效電路輸出特性曲線(xiàn)輸出特性曲線(xiàn)電路電路截止區(qū)截止區(qū)飽和區(qū)飽和區(qū)可變電阻區(qū)可變電阻區(qū)TGSDSuuuDiDSu第45頁(yè)/共70頁(yè)MOS管截止， ,此時(shí)的此時(shí)的MOS管相當(dāng)于受控制的可變電阻，且管相當(dāng)于受控制的可變電阻，且 越大，輸出特性曲線(xiàn)越陡峭，越大，輸出特性曲線(xiàn)越陡峭，RON （導(dǎo)通電阻）越小。（導(dǎo)通電阻）越小。 U UDDDDR RD Dd ds sg gIuOuTN當(dāng)輸入電壓當(dāng)輸入電壓 較小時(shí)，有較小時(shí)，有 ，當(dāng)當(dāng) 增

35、加，使增加，使 ，MOS管工作在可變電阻區(qū)。管工作在可變電阻區(qū)。 IuTGSUu0DiDDOUu，TGSDSUuuGSuIu即即MOS管分別工作在截止區(qū)和可變電阻區(qū)時(shí)，相當(dāng)于受管分別工作在截止區(qū)和可變電阻區(qū)時(shí)，相當(dāng)于受 控制的一個(gè)無(wú)觸點(diǎn)開(kāi)關(guān)控制的一個(gè)無(wú)觸點(diǎn)開(kāi)關(guān) 。+ +U UDDDDR Rd dd ds sg gOu+ +U UDDDDR Rd dd ds sOug gR RONONR Rd dR RONONGSu第46頁(yè)/共70頁(yè)2.MOS管開(kāi)關(guān)特性管開(kāi)關(guān)特性由于由于MOS管本身存在電容效應(yīng)及導(dǎo)通電阻，在輸入端加入一個(gè)理想脈沖信號(hào)時(shí)，導(dǎo)通閉合兩種狀態(tài)之間轉(zhuǎn)換會(huì)受到電容充放電的影響，使輸出波形

36、邊沿變得緩慢，輸出電壓的變化也會(huì)滯后于輸入電壓的變化。管本身存在電容效應(yīng)及導(dǎo)通電阻，在輸入端加入一個(gè)理想脈沖信號(hào)時(shí)，導(dǎo)通閉合兩種狀態(tài)之間轉(zhuǎn)換會(huì)受到電容充放電的影響，使輸出波形邊沿變得緩慢，輸出電壓的變化也會(huì)滯后于輸入電壓的變化。 為減小開(kāi)關(guān)時(shí)間，可以用為減小開(kāi)關(guān)時(shí)間，可以用P溝道溝道MOS管來(lái)代替電阻管來(lái)代替電阻RD，就構(gòu)成所謂的，就構(gòu)成所謂的CMOS開(kāi)關(guān)。開(kāi)關(guān)。第47頁(yè)/共70頁(yè)1.CMOS反相器反相器（1）工作原理。）工作原理。+ +U UDDDDT TN NT TP PouIuTN管為工作管，管為工作管，N溝道溝道MOS增強(qiáng)型場(chǎng)效應(yīng)管，開(kāi)啟電壓增強(qiáng)型場(chǎng)效應(yīng)管，開(kāi)啟電壓UTN 。TP管為負(fù)

37、載管（作漏極負(fù)載管為負(fù)載管（作漏極負(fù)載Rd），），P溝道溝道MOS增強(qiáng)型場(chǎng)效應(yīng)管，開(kāi)啟電壓增強(qiáng)型場(chǎng)效應(yīng)管，開(kāi)啟電壓UTP。 柵極柵極g接在一起，作為輸入端接在一起，作為輸入端 ；漏極漏極d接在一起，作為輸出端接在一起，作為輸出端 。 ou電源電源UDD須大于兩只須大于兩只MOS管的開(kāi)啟電壓的絕對(duì)值之和管的開(kāi)啟電壓的絕對(duì)值之和 即即UDD UTN + UTP Iu第48頁(yè)/共70頁(yè)+ +U UDDDDT TN NT TP PouIu當(dāng)輸入電壓當(dāng)輸入電壓 為低電平為低電平“0”時(shí)，工作管時(shí)，工作管TN因其因其UGS小于開(kāi)啟電壓小于開(kāi)啟電壓UTN而截止，負(fù)載管而截止，負(fù)載管TP因其因其UGS小于開(kāi)啟

38、電壓小于開(kāi)啟電壓UTP而導(dǎo)通。而導(dǎo)通。 工作管工作管TN截止，漏極電流近似為零，輸出電壓截止，漏極電流近似為零，輸出電壓 為高電平為高電平“1”。 當(dāng)輸入電壓當(dāng)輸入電壓 為高電平為高電平“1”時(shí)，工作管時(shí)，工作管TN因其因其UGS大于開(kāi)啟電壓大于開(kāi)啟電壓UTN而導(dǎo)通，負(fù)載管而導(dǎo)通，負(fù)載管TP因其因其UGS大于開(kāi)啟電壓大于開(kāi)啟電壓UTP而截止，輸出電壓而截止，輸出電壓 為低電平為低電平“0”。 ouIuouIu即電路實(shí)現(xiàn)反相器功能，工作管即電路實(shí)現(xiàn)反相器功能，工作管TN和負(fù)載管和負(fù)載管TP總是工作在互補(bǔ)的開(kāi)關(guān)工作狀態(tài)，即總是工作在互補(bǔ)的開(kāi)關(guān)工作狀態(tài)，即TN 和和TP的工作狀態(tài)互補(bǔ)，所以的工作狀態(tài)

39、互補(bǔ)，所以CMOS電路稱(chēng)為互補(bǔ)型電路稱(chēng)為互補(bǔ)型MOS電路。電路。第49頁(yè)/共70頁(yè)（2）CMOS反相器電壓傳輸特性和電流傳輸特性。反相器電壓傳輸特性和電流傳輸特性。 2DDUB BC C D DE EA AF FmAiD/VuI/A AB BC CD DE EF FVuI/2DDU0 0VuO/第50頁(yè)/共70頁(yè)2.漏極開(kāi)路門(mén)（漏極開(kāi)路門(mén)（OD門(mén)）門(mén)）F FA AB B&FAB3.三態(tài)（三態(tài)（TSL）輸出門(mén)電路）輸出門(mén)電路&11ENENA AB BC CU UDDDDF FAENF1 1（a）三態(tài)門(mén)電路三態(tài)門(mén)電路（b）符號(hào)符號(hào)TNTP第51頁(yè)/共70頁(yè)4.CMOS傳輸門(mén)傳輸門(mén)T

40、GTGCCOIuu /IOuu /OIuu /IOuu /CC+ +5 5V V- -5 5V VT TP PT TN N（a）傳輸門(mén)電路傳輸門(mén)電路（b）邏輯符號(hào)邏輯符號(hào)又稱(chēng)模擬開(kāi)關(guān)，既可以傳輸數(shù)字信號(hào)，也可以傳輸模擬信號(hào)。又稱(chēng)模擬開(kāi)關(guān)，既可以傳輸數(shù)字信號(hào)，也可以傳輸模擬信號(hào)。 第52頁(yè)/共70頁(yè)RON小于小于1k，典型值為，典型值為80，漏極和源極之間相當(dāng)于短路，輸出等于輸入。，漏極和源極之間相當(dāng)于短路，輸出等于輸入。即即C=1時(shí)，傳輸門(mén)打開(kāi)時(shí)，傳輸門(mén)打開(kāi)C=0時(shí)，傳輸門(mén)關(guān)閉，輸入和輸出之間呈現(xiàn)出高阻抗?fàn)顟B(tài)，不能進(jìn)行信號(hào)傳輸。時(shí)，傳輸門(mén)關(guān)閉，輸入和輸出之間呈現(xiàn)出高阻抗?fàn)顟B(tài)，不能進(jìn)行信號(hào)傳輸。

41、 TGTGCCOIuu /IOuu /C=1時(shí)，時(shí)，在整個(gè)輸入電壓范圍在整個(gè)輸入電壓范圍-5V+5V內(nèi)，至少有一個(gè)場(chǎng)效應(yīng)管導(dǎo)通。場(chǎng)效應(yīng)管導(dǎo)通，漏源間的溝道導(dǎo)通電阻內(nèi)，至少有一個(gè)場(chǎng)效應(yīng)管導(dǎo)通。場(chǎng)效應(yīng)管導(dǎo)通，漏源間的溝道導(dǎo)通電阻 ouIu第53頁(yè)/共70頁(yè)4000系列：早期基本的系列：早期基本的CMOS集成邏輯門(mén)系列，后來(lái)發(fā)展為集成邏輯門(mén)系列，后來(lái)發(fā)展為4000B，應(yīng)用十分廣泛。其工作電壓寬（，應(yīng)用十分廣泛。其工作電壓寬（318V）、功耗低、抗干擾能力強(qiáng)，但工作速度較慢，平均傳輸延遲時(shí)間為幾十納秒，最高工作頻率小于）、功耗低、抗干擾能力強(qiáng)，但工作速度較慢，平均傳輸延遲時(shí)間為幾十納秒，最高工作頻率小

42、于5MHz，且與，且與TTL不兼容。不兼容。74HC和和74HCT系列：系列：74HC系列的其工作電壓為系列的其工作電壓為26V。與。與4000B系列相比，其工作速度快，且?guī)ж?fù)載能力強(qiáng)。系列相比，其工作速度快，且?guī)ж?fù)載能力強(qiáng)。74HCT系列工作電壓為系列工作電壓為4.5V5.5V，并可與，并可與TTL兼容。兼容。第54頁(yè)/共70頁(yè)74LVC和和74AUC系列：這種系列是近年來(lái)隨著便攜設(shè)備的發(fā)展，要求使用體積小，功耗低、電池耗電小的半導(dǎo)體器件，因此先后推出了低電壓系列：這種系列是近年來(lái)隨著便攜設(shè)備的發(fā)展，要求使用體積小，功耗低、電池耗電小的半導(dǎo)體器件，因此先后推出了低電壓CMOS器件器件74LV

43、C系列，及超低壓系列，及超低壓CMOS器件器件74AUC系列，并且半導(dǎo)體制造工藝可以使它們的成本更低、速度更快，同時(shí)大多數(shù)低電壓器件的輸入輸出電平可以與系列，并且半導(dǎo)體制造工藝可以使它們的成本更低、速度更快，同時(shí)大多數(shù)低電壓器件的輸入輸出電平可以與5V的的CMOS或或TTL電平兼容。電平兼容。74VHC和和74VHCT系列：保持系列：保持74HC和和74HCT系列的功耗低等優(yōu)點(diǎn)，并且在工作速度達(dá)到系列的功耗低等優(yōu)點(diǎn)，并且在工作速度達(dá)到74HC和和74HCT系列的兩倍。系列的兩倍。第55頁(yè)/共70頁(yè)門(mén)電路使用注意事項(xiàng)門(mén)電路使用注意事項(xiàng) 門(mén)電路的使用注意事項(xiàng)門(mén)電路的使用注意事項(xiàng)門(mén)電路之間的接口問(wèn)題

44、門(mén)電路之間的接口問(wèn)題需要注意的其他事項(xiàng)需要注意的其他事項(xiàng)第56頁(yè)/共70頁(yè)1.電源電壓范圍電源電壓范圍TTL集成電路的電源電壓允許變化范圍較窄，集成電路的電源電壓允許變化范圍較窄，54系列電源一般為系列電源一般為5V 0.5V；74系列電源為系列電源為5V 0.25V。因此必須使用。因此必須使用+5V穩(wěn)壓電源。穩(wěn)壓電源。2.對(duì)多余輸入端的處理對(duì)多余輸入端的處理對(duì)于對(duì)于TTL電路，多余的輸入端是允許懸空。懸空時(shí)，該端的邏輯輸入狀態(tài)一般都作為電路，多余的輸入端是允許懸空。懸空時(shí)，該端的邏輯輸入狀態(tài)一般都作為“1” 高電平對(duì)待。但最好不要懸空，這樣易受干擾。高電平對(duì)待。但最好不要懸空，這樣易受干擾。

45、 對(duì)多余輸入端的處理以不改變邏輯關(guān)系及穩(wěn)定可靠性為前提，要根據(jù)實(shí)際需要作適當(dāng)處理。對(duì)多余輸入端的處理以不改變邏輯關(guān)系及穩(wěn)定可靠性為前提，要根據(jù)實(shí)際需要作適當(dāng)處理。 第57頁(yè)/共70頁(yè)一種方法是將多余輸入端并聯(lián)使用。但速度會(huì)降低，工作速度要求不高時(shí)可以采用這種方法。一種方法是將多余輸入端并聯(lián)使用。但速度會(huì)降低，工作速度要求不高時(shí)可以采用這種方法。 另一種方法可根據(jù)邏輯關(guān)系的要求接地或接高電平。另一種方法可根據(jù)邏輯關(guān)系的要求接地或接高電平。 與門(mén)（與非門(mén)）的多余輸入端可以通過(guò)與門(mén)（與非門(mén)）的多余輸入端可以通過(guò)13K電電 阻或直接接到電源正端，阻或直接接到電源正端，或門(mén)（或非門(mén)）的多余輸入端可以接地

46、?；蜷T(mén)（或非門(mén)）的多余輸入端可以接地。3.輸出端的處理輸出端的處理普通普通TTL門(mén)電路輸出端不允許直接并聯(lián)或接電源、接地使用，否則將會(huì)使電路的邏輯功能混亂并損壞器件。門(mén)電路輸出端不允許直接并聯(lián)或接電源、接地使用，否則將會(huì)使電路的邏輯功能混亂并損壞器件。TSL門(mén)電路輸出端可以并聯(lián)使用；門(mén)電路輸出端可以并聯(lián)使用；OC門(mén)輸出端也可以并聯(lián)使用，但公共端與電源間要接有負(fù)載門(mén)輸出端也可以并聯(lián)使用，但公共端與電源間要接有負(fù)載RL。第58頁(yè)/共70頁(yè)CMOS電路要求輸入信號(hào)的幅度滿(mǎn)足電路要求輸入信號(hào)的幅度滿(mǎn)足 USS UDD 1.電源電壓范圍電源電壓范圍4000系列電源系列電源315V，最大不超過(guò)，最大不超過(guò)

47、18V；HC系列電源系列電源26V，HCT系列系列4.55.5V，最大不超過(guò)，最大不超過(guò)7V。此外，此外，CMOS電路接電源時(shí)極性不能接反；在實(shí)驗(yàn)或調(diào)試時(shí)，開(kāi)始先接電源后再通信號(hào)源，結(jié)束時(shí)先關(guān)信號(hào)源后斷電源。電路接電源時(shí)極性不能接反；在實(shí)驗(yàn)或調(diào)試時(shí)，開(kāi)始先接電源后再通信號(hào)源，結(jié)束時(shí)先關(guān)信號(hào)源后斷電源。Iu第59頁(yè)/共70頁(yè)2.對(duì)多余輸入端的處理對(duì)多余輸入端的處理對(duì)于CMOS電路，多余的輸入端絕對(duì)不能懸空。 對(duì)多余輸入端的處理可采用輸入端并聯(lián)的方法，此法適應(yīng)于工作速度要求不高，功耗不太大時(shí)。另一種方法也是根據(jù)邏輯關(guān)系的要求接地或接高電平。對(duì)多余輸入端的處理可采用輸入端并聯(lián)的方法，此法適應(yīng)于工作速

48、度要求不高，功耗不太大時(shí)。另一種方法也是根據(jù)邏輯關(guān)系的要求接地或接高電平。 3.輸出端的處理輸出端的處理普通普通CMOS門(mén)電路輸出端不允許直接并聯(lián)或接電源、接地使用。門(mén)電路輸出端不允許直接并聯(lián)或接電源、接地使用。只有只有TSL門(mén)和門(mén)和OD門(mén)的輸出端可以并聯(lián)使用，同樣的，公共端與電源間要接有負(fù)載門(mén)的輸出端可以并聯(lián)使用，同樣的，公共端與電源間要接有負(fù)載RL。第60頁(yè)/共70頁(yè)（1）邏輯電平匹配問(wèn)題）邏輯電平匹配問(wèn)題 指驅(qū)動(dòng)器件的輸出電壓要符合負(fù)載器件所要求的高電平或低電平輸入電壓的范圍。指驅(qū)動(dòng)器件的輸出電壓要符合負(fù)載器件所要求的高電平或低電平輸入電壓的范圍。 （2）電流匹配問(wèn)題）電流匹配問(wèn)題 驅(qū)動(dòng)

49、門(mén)要為負(fù)載門(mén)提供足夠大的驅(qū)動(dòng)電流。驅(qū)動(dòng)門(mén)要為負(fù)載門(mén)提供足夠大的驅(qū)動(dòng)電流。 （3）噪聲容限、輸入輸出電容、開(kāi)關(guān)速度等）噪聲容限、輸入輸出電容、開(kāi)關(guān)速度等 參數(shù)需要是否滿(mǎn)足某些設(shè)計(jì)要求的問(wèn)題。參數(shù)需要是否滿(mǎn)足某些設(shè)計(jì)要求的問(wèn)題。第61頁(yè)/共70頁(yè)1.CMOS門(mén)驅(qū)動(dòng)門(mén)驅(qū)動(dòng)TTL門(mén)電路連接方法門(mén)電路連接方法CMOS門(mén)電路作為驅(qū)動(dòng)門(mén)，門(mén)電路作為驅(qū)動(dòng)門(mén)，UOH5V，UOL0V；TTL門(mén)電路作為負(fù)載門(mén)，門(mén)電路作為負(fù)載門(mén)，UIH2.0V，UIL0.8V。電平匹配符合要求。電平匹配符合要求。 如如CMOS門(mén)電路門(mén)電路4000系列最大允許灌電流為系列最大允許灌電流為0.4mA，TTL門(mén)電路為門(mén)電路為1.4 mA，

50、CMOS4000系列驅(qū)動(dòng)電流不足。電流不匹配。系列驅(qū)動(dòng)電流不足。電流不匹配。一是選用一是選用CMOS緩沖器，如緩沖器，如CC4009的驅(qū)動(dòng)電流可達(dá)的驅(qū)動(dòng)電流可達(dá)4 mA。二是選用高速二是選用高速CMOS系列產(chǎn)品，如系列產(chǎn)品，如CMOS的的54HC/74HC系列產(chǎn)品可以直接驅(qū)動(dòng)系列產(chǎn)品可以直接驅(qū)動(dòng)TTL電路。電路。電平：電平：電流：電流：解決方法解決方法但要注意根據(jù)電流大小計(jì)算扇出數(shù)，但要注意根據(jù)電流大小計(jì)算扇出數(shù)，負(fù)載門(mén)個(gè)數(shù)不能超過(guò)扇出數(shù)負(fù)載門(mén)個(gè)數(shù)不能超過(guò)扇出數(shù)。第62頁(yè)/共70頁(yè)2.TTL門(mén)驅(qū)動(dòng)門(mén)驅(qū)動(dòng)CMOS門(mén)的電路連接方法門(mén)的電路連接方法AB11&TTLUCCFUDDCMOSCC4

51、049 接上拉電阻作為接口電路接上拉電阻作為接口電路采用電平移動(dòng)電路作為接口電路采用電平移動(dòng)電路作為接口電路第63頁(yè)/共70頁(yè)1.注意信號(hào)干擾問(wèn)題注意信號(hào)干擾問(wèn)題2.注意設(shè)計(jì)和安裝工藝，增強(qiáng)抗干擾措施注意設(shè)計(jì)和安裝工藝，增強(qiáng)抗干擾措施3.在在CMOS邏輯系統(tǒng)設(shè)計(jì)中，應(yīng)盡量減少電容負(fù)載。電容負(fù)載會(huì)降低邏輯系統(tǒng)設(shè)計(jì)中，應(yīng)盡量減少電容負(fù)載。電容負(fù)載會(huì)降低CMOS集成電路的工作速度和增加功耗。集成電路的工作速度和增加功耗。 此外由于此外由于CMOS電路輸入阻抗高，易受靜電感應(yīng)發(fā)生擊穿，除電路內(nèi)部設(shè)置保護(hù)電路外，在使用和存放時(shí)應(yīng)注意靜電屏蔽。電路輸入阻抗高，易受靜電感應(yīng)發(fā)生擊穿，除電路內(nèi)部設(shè)置保護(hù)電路外

52、，在使用和存放時(shí)應(yīng)注意靜電屏蔽。第64頁(yè)/共70頁(yè)1 門(mén)電路是構(gòu)成各種復(fù)雜數(shù)字電路的基本單元。門(mén)電路是構(gòu)成各種復(fù)雜數(shù)字電路的基本單元。半導(dǎo)體二極管加正向電壓時(shí)，相當(dāng)于開(kāi)關(guān)閉合；加反向電壓時(shí)，相當(dāng)于開(kāi)關(guān)斷開(kāi)。（單向?qū)щ娦裕┌雽?dǎo)體二極管加正向電壓時(shí)，相當(dāng)于開(kāi)關(guān)閉合；加反向電壓時(shí)，相當(dāng)于開(kāi)關(guān)斷開(kāi)。（單向?qū)щ娦裕? 在門(mén)電路中作為開(kāi)關(guān)器件的有二極管、三極管在門(mén)電路中作為開(kāi)關(guān)器件的有二極管、三極管 和和MOS管。管。半導(dǎo)體三極管半導(dǎo)體三極管THBEUu-截止，相當(dāng)于開(kāi)關(guān)斷開(kāi)；截止，相當(dāng)于開(kāi)關(guān)斷開(kāi)； BSBIi-飽和，相當(dāng)于開(kāi)關(guān)閉合。飽和，相當(dāng)于開(kāi)關(guān)閉合。即相當(dāng)于一個(gè)由基極電流控制的開(kāi)關(guān)。即相當(dāng)于一個(gè)由基極電流控制的開(kāi)關(guān)。 第65頁(yè)/共70頁(yè)MOS管是一種電壓控制器件。在數(shù)字電路中管是一種電壓控制器件。在數(shù)字電路中MOS管工作于可變電阻區(qū)和截止區(qū)，導(dǎo)通時(shí)相當(dāng)于開(kāi)關(guān)閉合，截止時(shí)相當(dāng)開(kāi)關(guān)斷開(kāi)。管工作于可變電阻區(qū)和截止區(qū)，導(dǎo)通時(shí)相當(dāng)于開(kāi)關(guān)閉合，截止時(shí)相當(dāng)開(kāi)關(guān)斷開(kāi)。3 分立元件門(mén)電路是最簡(jiǎn)單的門(mén)電路，可由半導(dǎo)體二極管、三極管構(gòu)成基本邏輯電路，是集成邏輯門(mén)電路的基礎(chǔ)，但體積大、工作可靠性較差。分立元件門(mén)電路是最簡(jiǎn)單的門(mén)電路，可由半導(dǎo)體二極管、三極管構(gòu)成基本邏輯電路，是集成邏輯門(mén)電路的基礎(chǔ)，但體積大、工作可靠