第二章8086微處理器

1、第二章 8086微處理器n8086微處理器采用微處理器采用HMOS工藝技術(shù)制造，外型工藝技術(shù)制造，外型封裝為雙列直插式，有封裝為雙列直插式，有40個(gè)引腳。個(gè)引腳。n主時(shí)鐘頻率有主時(shí)鐘頻率有5MHz，8MHz和和10MHz幾種。幾種。n內(nèi)部采用內(nèi)部采用16位數(shù)據(jù)通路和流水線結(jié)構(gòu)，從而允位數(shù)據(jù)通路和流水線結(jié)構(gòu)，從而允許其在總線空閑時(shí)預(yù)取指令，使取指令與執(zhí)行許其在總線空閑時(shí)預(yù)取指令，使取指令與執(zhí)行指令實(shí)現(xiàn)了并行操作。指令實(shí)現(xiàn)了并行操作。n8086有有20位地址線，可直接尋址的空間達(dá)位地址線，可直接尋址的空間達(dá)1MB。nIntel公司為了與一整套外圍設(shè)備兼容推出準(zhǔn)公司為了與一整套外圍設(shè)備兼容推出準(zhǔn)16

2、位位CPU8088，內(nèi)部結(jié)構(gòu)和，內(nèi)部結(jié)構(gòu)和8086相同，但對(duì)外數(shù)相同，但對(duì)外數(shù)據(jù)總線只有據(jù)總線只有8位。位。 微處理器執(zhí)行一條指令的過(guò)程： 取指令 取操作數(shù) 執(zhí)行指令 傳送結(jié)果 在8086/8088內(nèi)部分兩大部件： 執(zhí)行部件（EU）：負(fù)責(zé)指令的執(zhí)行 總線接口部件（BIU）：負(fù)責(zé)與存儲(chǔ)器、I/O端口傳送數(shù)據(jù) 這兩大部件構(gòu)成兩級(jí)流水線，使取指和執(zhí)行可并行完成，并成為后續(xù)CPU的基本技術(shù)。2.1 8086/8088微處理器的內(nèi)部結(jié)構(gòu)內(nèi)部總線內(nèi)部總線1616位位8位隊(duì)列總線位隊(duì)列總線總總線線控控制制邏邏輯輯 地址加法器地址加法器2020位地址總線位地址總線 16 16位（位（8 8位）位） 數(shù)據(jù)總線數(shù)

3、據(jù)總線總總線線接接口口部部件件BIU1 2 3 4 5 6 指令隊(duì)列指令隊(duì)列CSDSSSESIP暫存器暫存器 總線總線EU控控制制單單元元ALU暫存器暫存器標(biāo)志寄存器標(biāo)志寄存器執(zhí)執(zhí)行行部部件件EU 通用寄存器通用寄存器AX AH ALBX BH BLCX CH CLDX DH DL SP BP DI SI8086/8088結(jié)構(gòu)圖結(jié)構(gòu)圖舉例段寄存器段寄存器 用來(lái)識(shí)別當(dāng)前可尋址的四個(gè)段CS (Code Segment Register) 代碼段寄存器 指示當(dāng)前執(zhí)行的程序所在存儲(chǔ)器中的區(qū)域。DS (Data Segment Register) 數(shù)據(jù)段寄存器 指示當(dāng)前程序所用的數(shù)據(jù)在存儲(chǔ)器中的區(qū)域。S

4、S (Stack Segment Register) 堆棧段寄存器 指示當(dāng)前程序所用的堆棧在存儲(chǔ)器中的區(qū)域。ES (Extra Segment Register) 附加段寄存器 指示當(dāng)前程序所用的數(shù)據(jù)在存儲(chǔ)器中的另外區(qū)域，在字符串操作中常用到。指令指針寄存器指令指針寄存器 用來(lái)存放下一條將要執(zhí)行的指令在當(dāng)前代碼段中的偏移地址。在程序運(yùn)行中，IP的內(nèi)容能夠自動(dòng)修改，使之總是指向下一條要執(zhí)行的指令地址。總線控制邏輯電路總線控制邏輯電路 總線控制邏輯電路將8086微處理器的內(nèi)部總線和外部總線相連，是8086 微處理器與內(nèi)存單元或I/O端口進(jìn)行數(shù)據(jù)交換的必經(jīng)之路。地址加法器地址加法器左移左移4位位20

5、位+地址加法器地址加法器段寄存器段寄存器16位物理地址物理地址20位 偏移地址偏移地址 0 0 0 0指令隊(duì)列指令隊(duì)列8088為4字節(jié)，8086為6字節(jié)；存取為FIFO(先進(jìn)先出)；指令隊(duì)列至少保持有一條指令，且只要有一條指令，EU就開(kāi)始執(zhí)行；指令隊(duì)列只要有空，BIU自動(dòng)執(zhí)行取指操作，直到填滿為止；若EU要進(jìn)行M/IO存取數(shù)據(jù)，BIU在執(zhí)行完現(xiàn)行取指操作周期后進(jìn)行；當(dāng)執(zhí)行轉(zhuǎn)移指令時(shí)，EU要求BIU從新的地址中重新取指。隊(duì)列中原有指令被清除。新取得的第一條指令直接送EU執(zhí)行，隨后取得的指令填入隊(duì)列。 通用寄存器通用寄存器 用于存放各種數(shù)據(jù)AX （Accumulator) 累加器 在乘法和除法指令

6、中作累加器, 所有I/O指令都使用該寄存器與外設(shè)端口傳送數(shù)據(jù)。BX (Base) 基址寄存器 在計(jì)算內(nèi)存地址時(shí)，常用來(lái)存放偏移地址。CX (Count) 計(jì)數(shù)器 在循環(huán)和串操作指令中用作計(jì)數(shù)器。DX (Data) 數(shù)據(jù)寄存器 在寄存器間接尋址的I/O指令中存放端口地址，在做雙字長(zhǎng)乘除法運(yùn)算時(shí)，與AX配合使用。專(zhuān)用寄存器專(zhuān)用寄存器 可存放各種數(shù)據(jù)SP (Stack pointer) 堆棧指針寄存器 用來(lái)確定堆棧在內(nèi)存中的地址。BP（Base pointer) 基址指針寄存器 在計(jì)算內(nèi)存地址時(shí)，常用來(lái)存放偏移地址。SI (Source Index) 源變址寄存器 可存放各種數(shù)據(jù)及偏移地址，在串操作

7、中，用于指向源串首地址。DI（ Destination Index) 目的變址寄存器 可存放各種數(shù)據(jù)及偏移地址，在串操作中，用于指向目的串首地址。 ALU (Arithmetic and Logic Unit) 算術(shù)邏輯單元 進(jìn)行所有的算術(shù)和邏輯運(yùn)算； 計(jì)算尋址單元的十六位偏移地址EA(Effect Address)。 EU控制器控制器 作用是從BIU的指令隊(duì)列中取指令，并對(duì)指令進(jìn)行譯碼，根據(jù)指令要求向EU內(nèi)部各部件發(fā)出相應(yīng)的控制命令以完成每條指令所規(guī)定的功能。標(biāo)志寄存器標(biāo)志寄存器 （FLAG） 唯一能按位操作的寄存器 只定義了其中9位，另外7位未定義（保留） 6位狀態(tài)標(biāo)志：OF（Overfl

8、ow）、SF（Sign）、ZF（Zero)、 AF(Auxiliary) 、 PF(Parity)、CF(Carry) 3位控制標(biāo)志：DF(Direction)、IF(Interrupt-Enable)、TF(Trap)OF DF IF TF SF ZF AF PF CF D15 D14 D13 D12 D11 D10 D9 D8 D7 D6 D5 D4 D3 D2 D1 D0例例1 1例例2 20 01 11 10 00 01 11 10 01 10 01 10 01 10 00 01 1運(yùn)算結(jié)果最高位為運(yùn)算結(jié)果最高位為1SF=1；第三位向第四位有進(jìn)位第三位向第四位有進(jìn)位 AF=1； 根據(jù)雙

9、高判別法根據(jù)雙高判別法C14 C15 = 1 0 =1 OF=1最高位沒(méi)有進(jìn)位最高位沒(méi)有進(jìn)位 CF=0；低低8位中位中1的個(gè)數(shù)為偶數(shù)個(gè)的個(gè)數(shù)為偶數(shù)個(gè) PF=1；運(yùn)算結(jié)果本身運(yùn)算結(jié)果本身0 ZF=0；1 10 00 00 01 11 10 01 10 00 01 11 10 01 11 10 00 00 01 11 10 00 01 10 00 00 00 01 11 10 00 01 1+ +例例1：2個(gè)數(shù)相加后，分析各標(biāo)志位的值個(gè)數(shù)相加后，分析各標(biāo)志位的值返回0 00 01 10 01 11 10 00 01 10 00 00 01 11 10 00 01 10 00 00 01 11 10

10、 01 10 00 01 11 10 01 11 10 00 00 01 11 10 00 01 10 00 00 00 01 11 10 00 01 1- -例例2：2個(gè)數(shù)相減后，分析各標(biāo)志位的值個(gè)數(shù)相減后，分析各標(biāo)志位的值運(yùn)算結(jié)果最高位為運(yùn)算結(jié)果最高位為0SF=0；第三位向第四位沒(méi)有借位第三位向第四位沒(méi)有借位 AF=0；最高位沒(méi)有借位最高位沒(méi)有借位 CF=0；低低8位中位中1的個(gè)數(shù)為奇數(shù)個(gè)的個(gè)數(shù)為奇數(shù)個(gè) PF=0；運(yùn)算結(jié)果本身運(yùn)算結(jié)果本身0 ZF=0； 根據(jù)雙高判別法根據(jù)雙高判別法C14 C15 = 0 0 =0 OF=0返回返回一、工作模式一、工作模式n最小模式：系統(tǒng)只有8086或808

11、8一個(gè)微處理器。所有控制信號(hào)直接由CPU提供，因此系統(tǒng)中的總線控制電路被減到最小。 一般CPU與小容量的存儲(chǔ)器及少量的外設(shè)接口相連時(shí)，可連成最小模式。n最大模式：在中等規(guī)模的或大型8086/8088系統(tǒng)中使用最大模式，可含有一個(gè)或多個(gè)微處理器(主處理器8086/8088和協(xié)處理器8087、8089)組成中(大)規(guī)模系統(tǒng)，CPU并不直接向外界提供全部控制信號(hào)，而由S0S1S2通過(guò)Intel 8288總線控制器提供。2.2 8086/8088微處理器的引腳信號(hào)與工作模式微處理器的引腳信號(hào)與工作模式1、地址、數(shù)據(jù)信號(hào)：地址、數(shù)據(jù)信號(hào)：nAD0AD15 地址/數(shù)據(jù)復(fù)用引腳(雙向、三態(tài))nA16/S3A

12、19/S6 地址/狀態(tài)復(fù)用引腳(輸出、三態(tài))2、控制信號(hào)、控制信號(hào)nBHE/S7 數(shù)據(jù)總線高8位允許/狀態(tài)(輸出，三態(tài))nWR寫(xiě)信號(hào)(輸出，低電平有效，三態(tài))nRD讀信號(hào)(輸出、低電平有效、三態(tài))nM/IO 存儲(chǔ)器/IO控制信號(hào)(輸出、三態(tài)) nTEST 測(cè)試信號(hào)(輸入、低電平有效)nREADY 準(zhǔn)備就緒(輸入、高電平有效)12345678910111213141516171819204039383736353433323130292827262524232221GNDAD14AD13AD12AD11AD10AD9AD8AD7AD6AD5AD4AD3AD2AD1AD0NMIINTRCLKGND

13、VCCAD15A16/S3A17/S4A18/S5A19/S6BHE/S7MN/MXRDHOLD*HLDA*WR*M/IO*DT/R*DEN*ALE*INTA*TESTREADYRESET8086二、二、8086/8088的引腳信號(hào)（最小模式）的引腳信號(hào)（最小模式） MN/MX = 5V nALE 地址鎖存允許信號(hào)(輸出)nDT/R 數(shù)據(jù)發(fā)送/接收控制信號(hào)輸出(輸出、三態(tài))nDEN 數(shù)據(jù)允許信號(hào)(輸出、三態(tài)、低電平有效)nHOLD 總線保持請(qǐng)求信號(hào)(輸入、高電平有效)nHLDA 總線保持響應(yīng)信號(hào)(輸出、三態(tài)、高電平有效)nINTR 可屏蔽中斷請(qǐng)求信號(hào)(輸入、高電平有效)nINTA 中斷響應(yīng)信號(hào)

14、(輸出、三態(tài)、低電平有效)nNMI 非屏蔽中斷請(qǐng)求(輸入，上升沿觸發(fā))nRESET 復(fù)位信號(hào)(輸入，高電平有效)nMN/MX 最小/最大模式控制輸入端12345678910111213141516171819204039383736353433323130292827262524232221GNDAD14AD13AD12AD11AD10AD9AD8AD7AD6AD5AD4AD3AD2AD1AD0NMIINTRCLKGNDVCCAD15A16/S3A17/S4A18/S5A19/S6BHE/S7MN/MXRDHOLD*HLDA*WR*M/IO*DT/R*DEN*ALE*INTA*TESTREAD

15、YRESET808612345678910111213141516171819204039383736353433323130292827262524232221GNDA14A13A12A11A10A9A8AD7AD6AD5AD4AD3AD2AD1AD0NMIINTRCLKGNDVCCA15A16/S3A17/S4A18/S5A19/S6SS0MN/MXRDHOLD*HLDA*WR*IO/M*DT/R*DEN*ALE*INTA*TESTREADYRESET8088AD0-AD7: 數(shù)據(jù)/低8位地址復(fù)用線SS0：狀態(tài)信號(hào)IO/M 存儲(chǔ)器/地址選擇二、二、8086/8088的引腳信號(hào)（最大模式）的

16、引腳信號(hào)（最大模式） MN/MX = 0nS2 S1 S0 總線周期狀態(tài)信號(hào)（輸出、三態(tài))nRQ/GT0 RQ/GT1 總線請(qǐng)求(輸入)/總線請(qǐng)求允許信號(hào)(輸出)(雙向、均為低電平有效）nLOCK 總線封鎖信號(hào)(輸出、三態(tài)、低電平有效)nQS0 QS1指令隊(duì)列狀態(tài)信號(hào)(輸出)12345678910111213141516171819204039383736353433323130292827262524232221GNDAD14AD13AD12AD11AD10AD9AD8AD7AD6AD5AD4AD3AD2AD1AD0NMIINTRCLKGNDVCCAD15A16/S3A17/S4A18/S5

17、A19/S6BHE/S7MN/MXRDRQ/GT0*RQ/GT1*LOCKLOCK*S2*S1*S0*QS0*QS1*TESTREADYRESET80861、最小模式配置 系統(tǒng)中所有的控制信號(hào)由8086本身提供，它的基本配置為：除使用8086/8088作為微處理器外，還需配有時(shí)鐘發(fā)生器8284A、三片地址鎖存器（8282/8283）、兩片總線驅(qū)動(dòng)器（8286/8287）才能構(gòu)成系統(tǒng)總線。三、三、8086/8088的系統(tǒng)配置的系統(tǒng)配置最小模式總線形成(Intel產(chǎn)品手冊(cè)推薦電路)RESET TEST HOLD HLDA NMI INTR INTA M / IO WR RD READY CLK R

18、DY1RDY2MN / MX+5V控制總線控制總線地址總線地址總線A19 A0數(shù)據(jù)總線數(shù)據(jù)總線D15D0 ALE A19A16 AD15AD 0 DT / R DEN8086CPUSTB 8282OETOE82868284A系統(tǒng)總線系統(tǒng)總線RESEFIF/CPCLK BHE 2、最大模式配置 除最小模式配置外，需外加總線控制器8288對(duì)CPU發(fā)出的控制信號(hào)進(jìn)行變換和組合，以獲得對(duì)存儲(chǔ)器、I/O端口的讀寫(xiě)信號(hào)和對(duì)鎖存器 8282、總線驅(qū)動(dòng)器8286的控制信號(hào)，另外在多處理器中還需加入總線仲裁器8288解決主處理器和協(xié)處理器之間協(xié)調(diào)工作和對(duì)總線的共享控制等問(wèn)題。RESET S2 S1 S0 REA

19、DY CLK RDY1RDY2MN / MX控制控制總線總線地址總線地址總線A19 A0數(shù)據(jù)總線數(shù)據(jù)總線D15D0 A19A16 AD15AD 0 8086CPUSTB 8282OETOE82868284A系統(tǒng)總線系統(tǒng)總線RESEFIF/CPCLK BHE INTA MRDC MWTC IOWC IORCMCE/PDEN CLK AENIOBCENDENDT/RALETEST NMI INTR 8288+5V3、最小模式配置與最大模式配置的比較1）不同之處 最小模式下系統(tǒng)控制信號(hào)直接由8086CPU提供；最大模式下因系統(tǒng)復(fù)雜，芯片數(shù)量較多，為提高驅(qū)動(dòng)能力和改善總線控制能力，系統(tǒng)的控制信號(hào)由總線

20、控制器8288提供。 最小模式下8086的31、30腳提供一組總線請(qǐng)求/響應(yīng)信號(hào)（HOLD、HLDA），而最大模式下8086的31、30腳將提供兩組總線請(qǐng)求/響應(yīng)信號(hào)（RQ/GT0、RQ/GT1）。2）相同之處： 8086的低位地址線與數(shù)據(jù)線復(fù)用，為保證地址信號(hào)維持足夠的時(shí)間，需使用ALE信號(hào)將低位地址線鎖存（通過(guò)鎖存器8282），以形成真正的系統(tǒng)地址總線； 8086的數(shù)據(jù)線通過(guò)數(shù)據(jù)收發(fā)器8286后形成系統(tǒng)數(shù)據(jù)總線，以增大驅(qū)動(dòng)能力，數(shù)據(jù)收發(fā)器主要由DEN和DT/R兩個(gè)信號(hào)控制。 一、 存儲(chǔ)器分段存儲(chǔ)器分段分段原因分段原因: 8086有有20根根地址線，但其地址線，但其內(nèi)部可以表示內(nèi)部可以表示的

21、地址最多只的地址最多只能是能是16位。位。 為了能尋址為了能尋址1 M B 空 間 ，空 間 ，8086對(duì)存儲(chǔ)器對(duì)存儲(chǔ)器進(jìn)行邏輯分段進(jìn)行邏輯分段，每個(gè)段最大，每個(gè)段最大為為64KB，最小最小為為16B（此時(shí)最此時(shí)最多多64K個(gè)段）。個(gè)段）。 連續(xù)連續(xù)邏輯段邏輯段A段段B段段C段段D段段E段段00000H10000H20000H30000H40000H實(shí)際（物理）實(shí)際（物理）存儲(chǔ)器存儲(chǔ)器分離分離部分重疊部分重疊完全完全重疊重疊2.3 8086微處理器的存儲(chǔ)組織微處理器的存儲(chǔ)組織8086物理地址物理地址PA的形成，的形成，其中的其中的16位偏移量也稱(chēng)為位偏移量也稱(chēng)為有有效地址效地址EA(出現(xiàn)在指令

22、中出現(xiàn)在指令中)加法器加法器 段寄存器段寄存器 000015016位偏移量位偏移量01520位物理地址位物理地址019段基址段基址1123H偏移量偏移量13H段基址段基址1124H偏移量偏移量03H存儲(chǔ)單元存儲(chǔ)單元 物理地址物理地址 11230H 11231H 11232H 1123FH 11240H 11241H 11242H 11243H邏輯地址邏輯地址LA=段基值段基值 ：偏移量偏移量存儲(chǔ)器操作默認(rèn)段基址可使用段基址 偏移地址取指令 CS IP堆棧操作 SS SP變量 DSCS、ES、SS EA源數(shù)據(jù)串 DSCS、ES、SS SI目的數(shù)據(jù)串 ES DI堆棧中的變量 SS BP邏輯地址來(lái)源

23、邏輯地址來(lái)源 地址地址 內(nèi)容內(nèi)容內(nèi)容內(nèi)容地址地址 00000H 00001H 00002H 00003H FFFFEH偶地址存儲(chǔ)體偶地址存儲(chǔ)體512K*8bitA00奇地址存儲(chǔ)體奇地址存儲(chǔ)體512K*8bitBHE0 FFFFFHBHEA0讀/寫(xiě)的字節(jié)00高低兩個(gè)字節(jié)01奇數(shù)地址的高位字節(jié)10偶數(shù)地址的低位字節(jié)11不傳送三、存儲(chǔ)空間與存儲(chǔ)結(jié)構(gòu)D7 D0D15 D8A0DBAB存儲(chǔ)體與總線的連接存儲(chǔ)體與總線的連接BHED7 D0奇地址存儲(chǔ)體奇地址存儲(chǔ)體SEL A18 A0D7 D0偶地址存儲(chǔ)體偶地址存儲(chǔ)體SEL A18 A0A19 A1I/O端口地址：8086系統(tǒng)和外部設(shè)備之間進(jìn)行數(shù)據(jù)傳輸時(shí)，各

24、類(lèi)信息在接口中將進(jìn)入不同的寄存器，一般稱(chēng)這些寄存器為I/OI/O端口端口；每個(gè)端口分配一個(gè)地址號(hào)，稱(chēng)為端口地址端口地址，CPU通過(guò)指令對(duì)它們進(jìn)行訪問(wèn)；I/O端口分：數(shù)據(jù)端口、狀態(tài)端口數(shù)據(jù)端口、狀態(tài)端口和命令端命令端口口。接口電路占用的I/O端口有兩類(lèi)編址形式nI/O端口獨(dú)立編址nI/O地址空間獨(dú)立于存儲(chǔ)地址空間n如8086/8088nI/O端口與存儲(chǔ)器統(tǒng)一編址n它們共享一個(gè)地址空間n如M6800內(nèi)存內(nèi)存空間空間I/O空間空間FFFFFH0FFFFHn優(yōu)點(diǎn)：nI/O端口的地址空間獨(dú)立n控制和地址譯碼電路相對(duì)簡(jiǎn)單n專(zhuān)門(mén)的I/O指令使程序清晰易讀n缺點(diǎn)：nI/O指令沒(méi)有存儲(chǔ)器指令豐富I/OI/O端口

25、獨(dú)立編址端口獨(dú)立編址808086CPU86CPU最大可用地址總最大可用地址總線的低線的低1616位作為對(duì)位作為對(duì)8 8位位I/OI/O端口的尋址線，所以端口的尋址線，所以可訪問(wèn)的可訪問(wèn)的8 8位位I/OI/O端口有端口有6464K K個(gè)，個(gè)，1616位位I/OI/O端口端口3232K K個(gè)。個(gè)。n優(yōu)點(diǎn)：n不需要專(zhuān)門(mén)的I/O指令nI/O數(shù)據(jù)存取與存儲(chǔ)器數(shù)據(jù)存取一樣靈活n缺點(diǎn)：nI/O端口要占去部分存儲(chǔ)器地址空間n程序不易閱讀（不易分清訪存和訪問(wèn)外設(shè)）內(nèi)存內(nèi)存部分部分I/O部分部分存儲(chǔ)器空間存儲(chǔ)器空間00000HFFFFFHI/OI/O端口與存儲(chǔ)器統(tǒng)一編址端口與存儲(chǔ)器統(tǒng)一編址時(shí)序圖：描述某一操作過(guò)程中，芯片/總線上有關(guān)引腳信號(hào)隨時(shí)間發(fā)生變化的關(guān)系圖；總線操作：指CPU通過(guò)總線對(duì)外的各種操作；總線周期：執(zhí)行一個(gè)總線操作所需要的時(shí)間，一個(gè)基本的總線周期通常包含 4 個(gè)T狀態(tài)n4個(gè)時(shí)鐘周期編號(hào)為T(mén)1、T2、T3和T4n總線周期中的時(shí)鐘周期也被稱(chēng)作