數(shù)字電路組合電路的分析與設(shè)計學(xué)習(xí)教案

1、會計學(xué)1數(shù)字電路數(shù)字電路(dinl) 組合電路組合電路(dinl)的分的分析與設(shè)計析與設(shè)計第一頁，共95頁。組合邏輯電路(lu j din l)的定義邏輯電路(lu j din l)組合(zh)邏輯電路時序邏輯電路現(xiàn)時的輸出僅取決于現(xiàn)時的輸入除與現(xiàn)時輸入有關(guān)外還與電路的原狀態(tài)有關(guān)03第2頁/共95頁第二頁，共95頁。04 一、組合電路(dinl)的分析已知電路圖描述(mio sh)電路基本功能基本(jbn)思想：第3頁/共95頁第三頁，共95頁。1. 由給定(i dn)的邏輯圖寫出邏輯關(guān)系表達(dá)式。分析方法與步驟(bzhu)2. 對邏輯(lu j)表達(dá)式進(jìn)行必要的化簡。3. 列出輸入輸出真值表并

2、得出電路功能的結(jié)論。電路 結(jié)構(gòu)輸入輸出之間的邏輯關(guān)系電路功能描述05第4頁/共95頁第四頁，共95頁。例1：分析下圖的邏輯(lu j)功能。 &ABFABABBABABABABAFBABABABA11第5頁/共95頁第五頁，共95頁。真值表相同(xin tn)為“1”不同為“0”同或門=1BAF功能(gngnng)：用基本門 實(shí)現(xiàn)同或門07第6頁/共95頁第六頁，共95頁。例2：分析下圖的邏輯(lu j)功能。 &2&3&4AB1FM1被封鎖(fn su)08第7頁/共95頁第七頁，共95頁。&2&3&4AB1F被封鎖(fn su)選通電

3、路(dinl)09M0第8頁/共95頁第八頁，共95頁。例3：分析下圖的邏輯(lu j)功能。 &ABFCoCiBACiBACi)(BA10=1=1第9頁/共95頁第九頁，共95頁。11CiBACiBAABCiCiBACiBACiFABCiBABCiAABCiBACo)(代入整理(zhngl)后，兩輸出為： 第10頁/共95頁第十頁，共95頁。真值表： 功能： F為A、B、Ci 之和，Co為三個數(shù)之和產(chǎn)生(chnshng)的進(jìn)位 命名(mng mng)：一位全加器第11頁/共95頁第十一頁，共95頁。 AB CiFCo全加器半加器ABCS一位集成(j chn)半加器與全加器13注意(z

4、h y)：加法器真值表要牢記第12頁/共95頁第十二頁，共95頁。 關(guān)于(guny)加法：1 1 0 11 0 0 1+舉例(j l)：A=1101, B=1001, 計算A+B01101001114第13頁/共95頁第十三頁，共95頁。二進(jìn)制加法(jif)運(yùn)算的基本規(guī)則：（1）逢二進(jìn)一。（2）最低位是兩個數(shù)最低位的相加，不需考慮(kol)進(jìn)位。（3）其余(qy)各位都是三個數(shù)相加，包括加數(shù)、被、加數(shù)和低位來的進(jìn)位。（4）任何位相加都產(chǎn)生兩個結(jié)果：本位和、向高位的進(jìn)位。15第14頁/共95頁第十四頁，共95頁。（1）半加器：半加運(yùn)算(yn sun)不考慮從低位來的進(jìn)位A-加數(shù)(ji sh)；B

5、-被加數(shù)(ji sh)；S-本位和；C-進(jìn)位。A B C S 0 0 0 0 0 1 0 1 1 0 0 1 1 1 1 0 16BABABASABC 真值表邏輯(lu j)函數(shù)第15頁/共95頁第十五頁，共95頁。邏輯圖半加器ABCS中規(guī)模集成(j chn)邏輯符號17=1&ABSC第16頁/共95頁第十六頁，共95頁。（2）全加器： 相加過程(guchng)中，既考慮加數(shù)、被加數(shù)又考慮低位的進(jìn)位位。集成邏輯符號：18 AB CiFCo全加器第17頁/共95頁第十七頁，共95頁。 雙全加器SN74LS183的管腳圖114SN74H1831A1B 1Ci1Co1F2Ci2Co2F2A

6、2BUccGND719第18頁/共95頁第十八頁，共95頁。應(yīng)用(yngyng)舉例：用一位全加器構(gòu)成兩位加法器。進(jìn)位(jnwi) A2 A1 B2 B1+C D2 D120BFCo全加器ACiF全加器A2A1B2B1D2D1CCoABCi第19頁/共95頁第十九頁，共95頁。其它加法器芯片：SN74H83-四位串行進(jìn)位全加器。SN74283-四位超前進(jìn)位全加器。21第20頁/共95頁第二十頁，共95頁。 AB CiFCo全減器半減器ABCS一位集成(j chn)半減器與全減器22注意(zh y)：減法器真值表要牢記第21頁/共95頁第二十一頁，共95頁。例4：分析下圖的邏輯(lu j)功能。

7、 23&1Y0Y2Y3YA1A0E11111第22頁/共95頁第二十二頁，共95頁。由圖寫出輸入輸出之間的邏輯關(guān)系： EAAY010EAAY011EAAY013EAAY01224第23頁/共95頁第二十三頁，共95頁。真值表：E0Y1Y2Y3Y特別注意：某些符號(fho)上的“”僅表示該符合是低電平有效，不是“非”。25第24頁/共95頁第二十四頁，共95頁。電路(dinl)功能分析：1）E 為 1 時，無論 A1、A0 是什么輸入(shr) 輸出均為高電平1；2）E 為 0 時， A1、A0 的四組不同輸 入導(dǎo)致對應(yīng)的一個輸出為低電平， 其他的輸出為高電平；3）E 稱使能（Enabl

8、e）端。 26電路(dinl)命名： 2-4譯碼器第25頁/共95頁第二十五頁，共95頁。271）電路從前向后推，逐步寫出函數(shù)關(guān)系， 再寫真值表，從真值表尋找電路功能；2）對基本(jbn)組合電路要相當(dāng)熟悉；3）注意使能（Enable）端。有時多個，常 為負(fù)電平有效，但也有正電平有效的。 第26頁/共95頁第二十六頁，共95頁。28任務(wù)要求最簡單的邏輯電路基本思想： 二、組合(zh)電路的設(shè)計第27頁/共95頁第二十七頁，共95頁。1. 指定實(shí)際問題的邏輯(lu j)符號與含義，列出真值表，根據(jù)真值表寫出表達(dá)式。2. 用邏輯代數(shù)(dish)或卡諾圖對邏輯表達(dá)式進(jìn)行化簡。3. 畫出邏輯電路(lu

9、 j din l)圖。設(shè)計步驟：29第28頁/共95頁第二十八頁，共95頁。例1：設(shè)計三人表決電路（A、B、C）。每人一個按鍵，如果(rgu)同意則按下，不同意則不按。結(jié)果用指示燈表示，多數(shù)同意時指示燈亮，否則不亮。1. 首先指明邏輯符號取“0”、“1”的含義。三個按鍵A、B、C按下時為“1”，不按時為“0”。輸出量為 F，多數(shù)(dush)贊成時是“1”，否則是“0”。2. 根據(jù)(gnj)題意列出邏輯狀態(tài)真值表。30第29頁/共95頁第二十九頁，共95頁。根據(jù)(gnj)題意，寫真值表31第30頁/共95頁第三十頁，共95頁。ABC000111100100100111ABACBCCABCABF3

10、. 畫出卡諾圖，化簡函數(shù)(hnsh)：32第31頁/共95頁第三十一頁，共95頁。4. 根據(jù)(gnj)邏輯表達(dá)式畫出邏輯圖。CABCABF&1&ABCF33第32頁/共95頁第三十二頁，共95頁。CABCABCABCAB&ABCFCABCABF若用與非門實(shí)現(xiàn)(shxin)34第33頁/共95頁第三十三頁，共95頁。例2. 設(shè)計一個一位全減器，兩個減數(shù)分別是A、B，Ci 是低位向本位(bnwi)的借位，Co是本位(bnwi)向高位的借位，F(xiàn) 是差。解題步驟：1）根據(jù)題意和一位二進(jìn)制數(shù)的減法規(guī) 則，寫真值表；2）根據(jù)真值表畫K圖，化簡邏輯(lu j)函數(shù)；3）根據(jù)所用器件，

11、畫出電路圖。35第34頁/共95頁第三十四頁，共95頁。1. 根據(jù)(gnj)題意，寫真值表36第35頁/共95頁第三十五頁，共95頁。CiAB0001111001CiAB0001111001FCo2. 畫出卡諾圖37第36頁/共95頁第三十六頁，共95頁。BCiCiBABCiCiBABCiCiBACiBACo)()(3. 化簡并根據(jù)所用器件調(diào)整(tiozhng)邏輯函數(shù)CiBACiBACiBAABCiCiBAF38第37頁/共95頁第三十七頁，共95頁。4. 畫出邏輯電路(lu j din l)圖&CiBF=1=1CoA1本例 完成(wn chng)39第38頁/共95頁第三十八頁，共

12、95頁。401）正確(zhngqu)建立給定問題的邏輯描述是關(guān)鍵；2）工程考量，指標(biāo)兼顧：電路簡單，器件 多見門類少，級數(shù)少，功耗小等；3）不同的邏輯表達(dá)式可能功能相同，如 CDACBACBDCBAFBDACBACBDCBAF),(),(第39頁/共95頁第三十九頁，共95頁。41三、中規(guī)模集成（MSI）組合(zh)電路第40頁/共95頁第四十頁，共95頁。常用MSI組合(zh)邏輯器件： 編碼器 譯碼器 數(shù)據(jù)(shj)選擇器（MUX） 數(shù)據(jù)(shj)分配器 數(shù)碼比較器 加法器減法器42第41頁/共95頁第四十一頁，共95頁。一、 譯碼器譯碼是將某個二進(jìn)制編碼翻譯成電路的某種狀態(tài)(zhungt

13、i)，是將輸入的某個二進(jìn)制編碼與電路輸出的某種狀態(tài)(zhungti)相對應(yīng)。 二進(jìn)制譯碼器 二-十進(jìn)制譯碼器 顯示(xinsh)譯碼器分類(fn li)：43第42頁/共95頁第四十二頁，共95頁。（1）二進(jìn)制譯碼器將n個輸入(shr)的組合碼譯成2n種電路狀態(tài)。也叫n-2n譯碼器。譯碼器的輸入： 一組二進(jìn)制代碼譯碼器的輸出：一組高低電平信號44第43頁/共95頁第四十三頁，共95頁。450Y1Y2Y3YE0A1A2-4 譯碼器1A0A2A3-8 譯碼器0Y1Y2Y3Y4Y5Y6Y7Y1EAE2BE2常用(chn yn)二進(jìn)制譯碼器舉例第44頁/共95頁第四十四頁，共95頁。2-4 譯碼器74

14、LS139的內(nèi)部(nib)線路46&1Y0Y2Y3YA1A0E輸入使能端輸出11111第45頁/共95頁第四十五頁，共95頁。74LS139 2-4譯碼器的功能表E0Y1Y2Y3Y注意(zh y)：譯碼器功能表要牢記47第46頁/共95頁第四十六頁，共95頁。E1E101A11A01Y11Y21Y31Y01A11A01Y11Y21Y31YE202A12A02Y12Y22Y32YccUGND32Y22Y12Y02Y12A02AE274LS139管腳圖一片(y pin)139中含兩個2-4譯碼器48第47頁/共95頁第四十七頁，共95頁。例：利用(lyng)譯碼器分時將采樣數(shù)據(jù)送入計算機(jī)。

15、0Y1Y2Y3Y0A1AS2-4線譯碼器ABCD三態(tài)門三態(tài)門三態(tài)門三態(tài)門AEBECEDE總線49第48頁/共95頁第四十八頁，共95頁。工作(gngzu)原理：（以A0A1=00為例）000數(shù)據(jù)0Y1Y2Y3Y0A1AS2-4線譯碼器ABCD三態(tài)門三態(tài)門三態(tài)門三態(tài)門AEBECEDE總線(zn xin)脫離(tul)總線50第49頁/共95頁第四十九頁，共95頁。（2）二-十進(jìn)制譯碼器（BCD譯碼器）51將輸入(shr)的一位BCD碼（四位二進(jìn)制數(shù)）譯成10種不同的電路狀態(tài)。1A0A2ABCD 譯碼器0Y1Y2Y3Y4Y5Y6Y7YE8Y9Y3ABCD 碼第50頁/共95頁第五十頁，共95頁。（

16、3）顯示(xinsh)譯碼器二-十進(jìn)制編碼(bin m)顯示(xinsh)譯碼器顯示器件在數(shù)字系統(tǒng)中，常常需要將運(yùn)算結(jié)果用人們習(xí)慣的十進(jìn)制顯示出來，這就要用到顯示譯碼器。52第51頁/共95頁第五十一頁，共95頁。abcdefg53顯示器件：常用(chn yn)的是七段數(shù)碼顯示管a b c d e f g+5V共陽共陰第52頁/共95頁第五十二頁，共95頁。顯示器件： 七段數(shù)碼(shm)顯示管顯示 a b c d e f g0 1 1 1 1 1 1 0 1 0 1 1 0 0 0 0 2 1 1 0 1 1 0 1abcdfge54第53頁/共95頁第五十三頁，共95頁。顯示(xinsh)譯

17、碼器：11474LS49BCBIDAeabcdfgUccGND74LS49的管腳圖消隱控制端557第54頁/共95頁第五十四頁，共95頁。功能表（簡表）輸 入輸 出顯 示DABIag10XXXX0000000消隱(xio yn)8421碼譯碼顯示(xinsh)字型完整的功能表請參考相關(guān)(xinggun)的芯片手冊。56第55頁/共95頁第五十五頁，共95頁。74LS49與七段顯示器件的連接(linji)：bfac d egbfac d egBID CBA+5V+5V74LS49是集電極開路(kil)，必須接上拉電阻74LS4957第56頁/共95頁第五十六頁，共95頁。二、 數(shù)據(jù)(shj)選擇

18、器（MUX）從一組數(shù)據(jù)(shj)中選擇一路信號進(jìn)行傳輸?shù)碾娐?，稱為數(shù)據(jù)(shj)選擇器。A0A1D3D2D1D0W控制(kngzh)信號輸入信號輸出信號數(shù)據(jù)選擇器類似一個多擲開關(guān)。選擇哪一路信號由相應(yīng)的一組控制信號控制。58第57頁/共95頁第五十七頁，共95頁。59Y0A1A4選1 MUX常用數(shù)據(jù)(shj)選擇器舉例E D0 D1 D2 D3YE1A2A8選1 MUX D0 D1 D2 D30A D4 D5 D6 D7第58頁/共95頁第五十八頁，共95頁。集成電路(jchng-dinl)74LS153E使能端604選1 MUX的性質(zhì)(xngzh)（真值表）第59頁/共95頁第五十九頁，共9

19、5頁。4選1 MUX的性質(zhì)(xngzh)（函數(shù)式）TmiiiDDDDAADDDDAAAAAAAADmAADAADAADAADY)()()()()()()(3210013210010101013001312010010161時條件：0E第60頁/共95頁第六十頁，共95頁。4選1 MUX的性質(zhì)(xngzh)（K圖）E功能表62時0EA0A10101Y第61頁/共95頁第六十一頁，共95頁。0D7DEY集成電路(jchng-dinl) 74LS151638選1 MUX的性質(zhì)(xngzh)（真值簡表）第62頁/共95頁第六十二頁，共95頁。8選1 MUX的性質(zhì)(xngzh)（函數(shù)式）時0ETmiii

20、DDDDDDDDAAADmAAADAAADAAADAAADAAADAAADAAADAAADY)()()()()()()()()()(76543210012700127012601250124012312202120010164第63頁/共95頁第六十三頁，共95頁。8選1 MUX的性質(zhì)(xngzh)（K圖）65A0A2A10001111001YYE1A2A8選1 MUX D0 D1 D2 D30A D4 D5 D6 D7時0E第64頁/共95頁第六十四頁，共95頁。用兩片74LS151構(gòu)成(guchng)十六選一數(shù)據(jù)選擇器D0D7EA0A1A2YD0D7EA0A1A2Y&A0A2A2A

21、3D8D15D0D7=0D0D7=1D0D7第65頁/共95頁第六十五頁，共95頁。用兩片74LS151構(gòu)成(guchng)十六選一數(shù)據(jù)選擇器D0D7EA0A1A2YD0D7EA0A1A2Y&A0A2A2A3D8D15D0D7=1D8D15=1D8D15第66頁/共95頁第六十六頁，共95頁。三、數(shù)碼(shm)比較器比較(bjio)兩個數(shù)的大小或是否相等。 1）一位比較(bjio)器 2）四位比較(bjio)器68第67頁/共95頁第六十七頁，共95頁。（1）一位數(shù)值(shz)比較器功能表69第68頁/共95頁第六十八頁，共95頁。BABA”“ABBABA”“BABA”“70第69頁/

22、共95頁第六十九頁，共95頁。邏輯圖邏輯(lu j)符號A=B&=1ABAB71ABABAB)L(ABA=BAB(A=B)LB1B0B3B2A1A0A3A2第71頁/共95頁第七十一頁，共95頁。四位(s wi)集成比較器74LS85A3B2A2A1B1A0B0B3B3(AB)ABA=BABGNDA0B0B1A1A2B2A3UCC低位比較(bjio)結(jié)果比較結(jié)果(ji gu)，可向高位輸出(AB)LABA=BAB）L（ABA=BAB）L（ABA=BABA1B1A0B0A3B3A2B2（A=B）L?010?74LS85高位(o wi)芯片 74LS85低位芯片(xn pin)74第73頁

23、/共95頁第七十三頁，共95頁。MSI 組件都是為了某種專門的邏輯功能而設(shè)計，但是(dnsh)通過適當(dāng)?shù)脑O(shè)計和連接，可以實(shí)現(xiàn)一般的組合邏輯功能。用MSI 組件設(shè)計邏輯電路，可以減少連線(lin xin)、提高可靠性。75四、用MSI組件實(shí)現(xiàn)組合(zh)邏輯函數(shù)第74頁/共95頁第七十四頁，共95頁。 方法(fngf): 1）函數(shù)對比法（代數(shù)法） 2）卡諾圖對比法 76（1）用數(shù)選器MUX 實(shí)現(xiàn)(shxin)邏輯函數(shù) 第75頁/共95頁第七十五頁，共95頁。1）函數(shù)(hnsh)對比法（代數(shù)法） 例1：用4選1 MUX實(shí)現(xiàn)如下邏輯(lu j)函數(shù)。BCCBACBACBAF77第76頁/共95頁第七

24、十六頁，共95頁。與四選一選擇器輸出(shch)的邏輯式比較:)()()()(013120100101AADAADAADAADY可令：BA0CA1ADD10AD 2變換(binhun)：）（）（）（BCBCABCACBAF1)(13D78解：BCCBACBACBAF對FY 第77頁/共95頁第七十七頁，共95頁。D0D1D2D3A0A1YBCAF“1”E接線圖：74LS153791第78頁/共95頁第七十八頁，共95頁。2） 卡諾圖對比法 將n個變量(binling)函數(shù)的K圖與n個地址輸入的MUX的卡諾圖對比 80第79頁/共95頁第七十九頁，共95頁。例2：用8選1 MUX實(shí)現(xiàn)如下(rxi

25、)邏輯函數(shù)。CABCABFABC000111100100100111A0A2A10001111001YF對比(dub)81第80頁/共95頁第八十頁，共95頁。如令：AA 0CA 104210DDDD17653DDDDFY BA 2電路圖：FYE1A2A8選1 MUX D0 D1 D2 D30A D4 D5 D6 D7BCA 0 0 0 1 0 1 1 182第81頁/共95頁第八十一頁，共95頁。 卡諾圖對比法 如函數(shù)的變量(binling)數(shù)比MUX的輸入地址個數(shù)多時，關(guān)鍵是真值表與卡諾圖的等效降維變換 83第82頁/共95頁第八十二頁，共95頁。真值表的降維變換(binhun) 等效(dn xio)變換84第83頁/共95頁第八十三頁，共95頁。ABC00011110010010011185AB0101FF卡諾圖的降維變換(binhun) 等效(dn xio)變換第84頁/共95頁第八十四頁，共95頁。例3：用4選1 MUX實(shí)