數(shù)電邏輯門電路PPT課件

1、0 概述(i sh)1.邏輯(lu j)門電路：用以實現(xiàn)基本和常用邏輯(lu j)運算的電子電路?；竞统Ｓ?chn yn)門電路有與門、或門、非門（反相器）、與非門、或非門、與或非門和異或門等。 本章重點介紹邏輯運算的物理實現(xiàn)電路。2.邏輯0和邏輯1：0和1在邏輯代數(shù)中代表的兩種不同的狀態(tài)。在電子電路中用高、低電平來表示。 正邏輯：正邏輯：1 1表示高電平，表示高電平， 0 0表示低電平表示低電平 負邏輯：負邏輯：0 0表示高電平，表示高電平， 1 1表示低電平表示低電平高/低電平都允許有一定的變化范圍3.3.獲得高、低電平的基本方法：利用半導體開關元件的導通、截止（即開、關）兩種工作狀態(tài)。

2、第1頁/共69頁第一頁，共69頁。1 二極管邏輯(lu j)門電路1.1 二極管的開關(kigun)特性1.2 二極管與門1.3 二極管或門1.4 二極管門電路的優(yōu)、缺點第2頁/共69頁第二頁，共69頁。1.1 二極管的開關(kigun)特性1.二極管符號(fho)：2.二極管的伏安(f n)特性：當電壓ui0.7V 二極管導通后，uD= 0.7V iD=（ui-0.7）/R當電壓ui0.7V 二極管截止，處于斷開狀態(tài) iD=0V正極負極 uD D iD iD + ui + uD R D 開關電路 限流電阻第3頁/共69頁第三頁，共69頁。 + ui RL +uo D開關電路3.二極管的開關電

3、路的等效電路 RL + ui=0V + uo D ui=0V 時的等效電路 ui0V時，二極管截止時，二極管截止(jizh)，如同開關斷開，如同開關斷開，uo0V。ui5V時，二極管導通，如同時，二極管導通，如同(rtng)0.7V的電壓源，的電壓源，uo5-0.7=4.3V。 + RL + ui=5V + uo D 0.7V ui=5V 時的等效電路 v當ui為低電平時 D截止(jizh)，uo為低電平v當ui為高電平時 D導通，uo為高電平第4頁/共69頁第四頁，共69頁。1.2 二極管與門 +VCC(+5V) R 3k Y D1 A D2 B 5V 0V 思考(sko)：Y如何和A、B構

4、成與邏輯關系？ABY0V0V + 5V 3k Y D1 A D2 B 0V 0V 5V0.7V0.7V第5頁/共69頁第五頁，共69頁。 +VCC(+5V) R 3k Y D1 A D2 B 5V 0V ABY0V0V0.7V5V0V + 5V 3k Y D1 A D2 B 5V 0V 5V0.7V0.7V0V5V0.7V第6頁/共69頁第六頁，共69頁。 +VCC(+5V) R 3k Y D1 A D2 B 5V 0V ABY0V0V0.7V5V0V0.7V0V5V0.7V5V5V + 5V 3k Y D1 A D2 B 5V 5V 5V5V第7頁/共69頁第七頁，共69頁。 +VCC(+5

5、V) R 3k Y D1 A D2 B 5V 0V ABY &Y=AB根據(jù)真值表，可以(ky)判斷該電路為與門第8頁/共69頁第八頁，共69頁。A D1B D2 5V 0V YR3kABY 1A BY0 00 11 01 10111Y=A+B1.3 二極管或門ABD1D2Y0V0V0V5V5V0V5V5V截止(jizh)截止(jizh)0V導通截止(jizh)4.3V截止導通4.3V導通導通4.3V第9頁/共69頁第九頁，共69頁。1.4 二極管門電路的缺點(qudin)v電平有偏移，帶負載能力差v因此，二極管門電路通常只用于集成電路內(nèi)部(nib)電路第10頁/共69頁第十頁，共69頁

6、。2 TTL邏輯(lu j)門電路2.1 三極管的開關特性(txng)2.2 三極管非門2.3 TTL反相器、與非門、或非門2.4 其他類型的TTL邏輯門 （三態(tài)門、集電極開路門）2.5 TTL電路常識2.6 小結由三極管和若干電阻(dinz)構成的邏輯門Transistor-Transistor Logic第11頁/共69頁第十一頁，共69頁。它有兩種類型:NPN型和PNP型。在半導體中摻入五價雜質(zhì)元素(yun s)，例如磷，可形成 N型半導體在半導體中摻入三價雜質(zhì)元素(yun s)，如硼、鎵、銦等形成P型半導體 NPN型和PNP型三極管e-b間的PN結稱為(chn wi)發(fā)射結(Je) c

7、-b間的PN結稱為(chn wi)集電結(Jc) 中間部分稱為基區(qū)，連上電極稱為基極基極，用B或b表示（Base）； 一側稱為發(fā)射區(qū)，電極稱為發(fā)射極發(fā)射極，用E或e表示（Emitter）； 另一側稱為集電區(qū)和集電極集電極，用C或c表示（Collector）。1.三極管的結構2.1三極管的開關特性第12頁/共69頁第十二頁，共69頁。2.以NPN三極管為例，說明三極管的的工作原理及特性(txng)曲線ui iB e Rb b+VCCiC u Rc co發(fā)射結可以(ky)看成二極管RbRc+VCCbce截止(jizh)狀態(tài)ui=UIL0.7VuoRbRc+VCCbce0.7ViB第14頁/共69頁

8、第十四頁，共69頁。飽和區(qū)條件：飽和區(qū)條件：uiui大于大于0.7V0.7V發(fā)射結導通發(fā)射結導通此時集電極和發(fā)射極可以此時集電極和發(fā)射極可以(ky)(ky)看成短路看成短路ic=Ics=(VCC-UCES)/RC uo=UCES=0.2-ic=Ics=(VCC-UCES)/RC uo=UCES=0.2-0.3V0.3Vui iB e Rb b+VCCiC u Rc co飽和狀態(tài)iBUi0.7Vuo=0.3VRbRc+VCCbce0.7V0.3V如何判斷工作在飽和區(qū)還是放大區(qū)？可以通過UCES計算出臨界集電極飽和電流ICS=(VCC-UCES)/RC 則臨界基極(j j)飽和電流IBS=(VCC

9、-UCES)/RC 當iB IBS 工作在飽和區(qū)，否則工作在放大區(qū)。biBRui/ ) 7 . 0( 第15頁/共69頁第十五頁，共69頁。 10k ui iB e Rb b +VCC=+5V iC uo Rc 1k c =100 ui=0.3V時，因為uBE0.7V，iB=0，三極管工作在截止狀態(tài)，ic=0。因為ic=0，所以輸出(shch)電壓： ui=1V時，三極管導通，基極(j j)電流：因為0iBIBS，三極管工作在飽和狀態(tài)。輸出電壓：uoUCES0.3V3.以典型電路為例來分析開關特性第16頁/共69頁第十六頁，共69頁。第17頁/共69頁第十七頁，共69頁。通常(tngchng)

10、在數(shù)電中，三極管主要工作在截止或飽和兩個區(qū)內(nèi)。截止狀態(tài)cbe飽和狀態(tài)Vb=0.7v, Vc=0.3vebc第18頁/共69頁第十八頁，共69頁。2.2 三極管非門(反相器)uA0V時，三極管截止，iB0，iC0，輸出(shch)電壓uYVCC5VuA5V時，三極管飽和(boh)導通。輸出(shch)電壓uYUCES0.3V。AY0110AY 真值表真值表A =100+5V Y電路圖1邏輯符號AY1k10kRBRCbecuA第19頁/共69頁第十九頁，共69頁。性性 能能 分分 析析 vccRcTCL輸入輸入輸出輸出T狀態(tài)狀態(tài)電容電容高電平高電平(3.6v)低電平低電平(0.2V)飽和飽和導通導

11、通少量電荷少量電荷(0.2V)低電平低電平(0.2v)高電平高電平(5V)截止截止狀態(tài)狀態(tài)大量電荷大量電荷(5V)電容(dinrng)充電電容(dinrng)放電第20頁/共69頁第二十頁，共69頁。2.3 TTL反相器、與非門、或非門2.3.1 TTL反相器 Rb1 4k W Rc2 1.6k W Rc4 130 W T4 D T2 T1 + vI T3 + vO 負載 Re2 1K W VCC(5V) 輸入(shr)(shr)級 中間級 輸出(shch)(shch)級 采用輸入采用輸入(shr)級級以提高工以提高工作速度作速度采用推拉式輸出級采用推拉式輸出級以提高開關速度和以提高開關速度和

12、帶負載能力帶負載能力第21頁/共69頁第二十一頁，共69頁。2.2.電路(dinl)(dinl)功能分析 Rb1 4kW Rc2 1.6kW Rc4 130W T4 D T2 T1 + vI T3 + vO 負載 Re2 1KW VCC(5V) VB1 （1）當輸入）當輸入(shr)為低為低電平電平（I = 0.2 V） 0.5V 0.2V OVCCVBE4VD 50.70.7 =3.6V I低電平低電平(0.2V)T1深飽和深飽和T2截止截止T3截止截止T4放大放大 O高電平高電平（3.6V）第22頁/共69頁第二十二頁，共69頁。（2）當輸入(shr)為高電平 （I = 3.6 V） I全

13、為高電平全為高電平(3.6V)T1倒置放大倒置放大T2飽和飽和T3飽和飽和T4截止截止 O低電平低電平(0.2V) Rb1 4kW Rc2 1.6kW Rc4 130W T4 D T2 T1 + vI T3 + vO 負載 Re2 1KW VCC(5V) VB1 3.6V 4.3V 2.1V 1.4V 0.2V 第23頁/共69頁第二十三頁，共69頁。 2vO/V 5 4 3 2 1 0 3.6V .48 V 0.2V 1 2 E D C B A 0.4V 1.1V 1.2V vI/V Rb1 4kW Rc2 1.6kW Rc4 130W T4 D T2 T1 + vI T3 + vO 負載

14、Re2 1KW VCC(5V) VB1 AB段：段： I很低，很低， T1深度飽和，深度飽和，T2、T3截截止止(jizh)，同時，同時T4和和D導通。導通。O=3.6V。 CD段：當段：當I的值繼續(xù)的值繼續(xù)(jx)增加增加C點點后，使后，使T3飽和導通，飽和導通， O0.2V I(D)=BE3+BE2CES1 = (0.7+0.70.2)V=1.2V DE段：當段：當I的值從的值從D點再繼續(xù)增加點再繼續(xù)增加時，時，T1將進入將進入(jnr)倒置放大狀態(tài)，倒置放大狀態(tài)， T2、 T3飽和導通，保持飽和導通，保持O= 0.2V BC段：段：T1仍保持為飽和仍保持為飽和狀態(tài)。在狀態(tài)。在BC段內(nèi)，段

15、內(nèi)，T2處處于放大狀態(tài)，此時輸出于放大狀態(tài)，此時輸出電壓隨輸入電壓的增加電壓隨輸入電壓的增加而減小，但處于線性關而減小，但處于線性關系。系。 I(D)= BE2 CES1 = (0.70.3)V=0.4V 3.3.電壓的傳輸特性第24頁/共69頁第二十四頁，共69頁。 14 13 12 11 10 9 874LS04 1 2 3 4 5 6 7VCC 4A 4Y 5A 5Y 6A 6Y 1A 1Y 2 A 2Y 3 A 3Y GND6反相器74LS04的引腳排列圖4.4.常用(chn yn)TTL(chn yn)TTL反相器芯片AY 邏輯(lu j)(lu j)函數(shù)表達式：第25頁/共69頁第

16、二十五頁，共69頁。2.3.2 TTL與非門1. TTL與非門電路(dinl)多發(fā)射極多發(fā)射極BJT VCC(5V) Rc4 130W Rc2 1.6kW Rb2 1.6kW T4 T2 T3 T1 A B Re2 1kW D A B & BAL T1 A B B A b b c c 只要A、B中有一個為低電平，則顯示低電平的特性(txng)，若全部為高電平，則顯示出高電平的特性(txng)；于是實現(xiàn)與的邏輯功能。第26頁/共69頁第二十六頁，共69頁。2. TTL與非門電路的工作(gngzu)原理 VCC(5V) Rc 4 130 W W Rc2 1.6k W W Rb 2 1.6k

17、 W W T4 T2 T3 T1 A B Re 2 1k W W D IT1T2T3T4 O輸入全為高輸入全為高電平電平 (3.6V)放大狀態(tài)放大狀態(tài)飽和飽和飽和飽和截止截止低電平低電平 (0.2V)輸入有低電輸入有低電平平 (0.2V)深飽和深飽和截止截止截止截止放大放大高電平高電平(3.6V)第27頁/共69頁第二十七頁，共69頁。 74LS00 的引腳排列圖 VCC 3A 3B 3Y 4A 4B 4Y 1A 1B 1Y 2A 2B 2Y GND 14 13 12 11 10 9 8 74LS20 1 2 3 4 5 6 7 VCC 2A 2B NC 2C 2D 2Y 1A 1B NC 1

18、C 1D 1Y GND 74LS20 的引腳排列圖 14 13 12 11 10 9 8 74LS00 1 2 3 4 5 6 7 74LS00內(nèi)含(ni hn)4個2輸入與非門3.常用(chn yn)TTL與非門芯片74LS20內(nèi)含(ni hn)2個4輸入與非門第28頁/共69頁第二十八頁，共69頁。2.3.3 TTL或非門 A B 1 BAL R1A R1 R1B R4 VCC T1A T2A T2B B D T3 R3 T4 AT1BL第29頁/共69頁第二十九頁，共69頁。 R1A R1 R1B R4 VCC A T1A T2A T2B T1B B D L T3 R3 T4 TTL或非

19、門的邏輯電路(lu j din l)若二輸入(shr)端為低電平 0.5 v0.2 v0.2 v0.5 v3.6V 第30頁/共69頁第三十頁，共69頁。若A、B兩輸入(shr)端都為高電平 R1A R1 R1B R4 VCC A T1A T2A T2B T1B B D L T3 R3 T4 2.1 v3.6 v3.6v2.1 v0.3V 問題：若問題：若A、B兩輸入端中有一個兩輸入端中有一個(y )為高電平，輸出為高電平，輸出L = ? LABA B第31頁/共69頁第三十一頁，共69頁。 14 13 12 11 10 9 874LS02 1 2 3 4 5 6 7VCC 3Y 3B 3A

20、4Y 4B 4A 1Y 1B 1 A 2Y 2 B 2A GND74LS02的引腳排列圖2.常用(chn yn)芯片74LS02內(nèi)含(ni hn)4個2輸入或非門BAY邏輯(lu j)表達式：第32頁/共69頁第三十二頁，共69頁。 vO/V 5 4 3 2 1 0 3.6V 2.48 V 0.2V 1 2 E D CB A 0.4V 1.1V 1.2V vI/V 各種類型的TTL門電路，其傳輸(chun sh)特性大同小異。VOHVO(A)3.6V VOLVCES 0.2VVIL VI (B)0.4VVIH VI(D)1.2V1、TTL與非門傳輸(chun sh)特性2、輸入(shr)、輸出

21、的高、低電壓 2.3.4 TTL與非門的特征與參數(shù)典型參數(shù)實際參數(shù)見附錄C P463第33頁/共69頁第三十三頁，共69頁。3. TTL與非門噪聲容限 噪聲容限:高電平的噪聲容限為 VNH=VOH(min)VIH(min) 1 驅(qū)動門 vo 1 負載門 vI 噪聲 1輸出 1輸入 0輸入 0輸出 vo vI +VDD 0 VNH VOH(min) VIH(min) VNL VOL(max) VIL(max) +VDD 0 低電平的噪聲容限為 VNL=VIL(max)VOL(max) 當電路受到干擾當電路受到干擾(gnro)(gnro)時，在保證輸出高、低電平基時，在保證輸出高、低電平基本不變的

22、條件下，輸入電平的允許波動范圍。本不變的條件下，輸入電平的允許波動范圍。 第34頁/共69頁第三十四頁，共69頁。 4. 扇入與扇出系數(shù)(xsh) 扇入數(shù): 取決于門的輸入(shr)端的個數(shù) 扇出數(shù): 帶同類(tngli)門的個數(shù)。 有帶灌電流負載和拉電流負載兩種情況:負載門驅(qū)動門0 VCC(5V) Rb1 4kW T1 IIL T4 T3 Rc4 130W D 當負載門的個數(shù)增加時，總的當負載門的個數(shù)增加時，總的灌電流灌電流IIL將增加將增加,引起輸出低引起輸出低電壓電壓VOL的升高。的升高。 NIIOLOLIL()()驅(qū)動門負載門灌電流負載：輸出低電平時。灌電流負載：輸出低電平時。IILI

23、OL101&第35頁/共69頁第三十五頁，共69頁。1& 4. 扇入與扇出系數(shù)(xsh) 扇入數(shù): 取決于門的輸入(shr)端的個數(shù) 扇出數(shù): 帶同類門的個數(shù)。 有帶灌電流負載(fzi)和拉電流負載(fzi)兩種情況:負載門驅(qū)動門1 VCC(5V) Rb1 4kW T1 IIL T4 T3 Rc4 130W D 01拉電流負載：門輸出高電平時拉電流負載：門輸出高電平時當負載門的個數(shù)增多時，必將當負載門的個數(shù)增多時，必將引起輸出高電壓的降低。引起輸出高電壓的降低。 OHOHIH()()INI驅(qū)動門負載門IIHIOH第36頁/共69頁第三十六頁，共69頁。例例 查得基本查得基本(j

24、bn)的的TTL與非門與非門7410的參數(shù)如下：的參數(shù)如下： IOL16mA，IIL1.6mA，IOH0.4mA，IIH0.04mA.試計算其帶同類門時試計算其帶同類門時的扇出數(shù)。的扇出數(shù)。解：解： (1)低電平輸出時的扇出數(shù)低電平輸出時的扇出數(shù)OL16mA101.6mAN (2)高電平輸出高電平輸出(shch)時的扇出數(shù)時的扇出數(shù)OH0.4mA100.04mAN若若NOLNOH，則取較小的作為，則取較小的作為(zuwi)電路的扇電路的扇出數(shù)。出數(shù)。例題： 扇出數(shù)計算舉例第37頁/共69頁第三十七頁，共69頁。 電路在輸入脈沖波形的作用電路在輸入脈沖波形的作用(zuyng)下，其輸出波形相下，

25、其輸出波形相對于輸入波形延遲了多長的時間。對于輸入波形延遲了多長的時間。5. 傳輸(chun sh)延遲時間 輸入輸入 同相同相 輸出輸出 反相反相 輸出輸出 50% tPLH 50% 90% 10% tr tPHL 90% 50% 10% tf 50% tPHL tPLH 90% 50% 10% tf 90% 50% 10% tr VOL VOH VOL VOH 0V VCC 平均平均(pngjn)傳輸延遲時間傳輸延遲時間 tPdtPLH 為門電路輸出由低電平轉換到高電平所經(jīng)歷的時間為門電路輸出由低電平轉換到高電平所經(jīng)歷的時間; tPHL為由高電平轉換到低電平所經(jīng)歷的時間。為由高電平轉換到低

26、電平所經(jīng)歷的時間。(tPLHtPHL)/2 表征門電路開關速度的參數(shù)表征門電路開關速度的參數(shù)第38頁/共69頁第三十八頁，共69頁。6. 功耗(n ho)與延時功耗(n ho)積1 1、功耗、功耗(n ho)(n ho)分為分為: :靜態(tài)靜態(tài)(jngti)功耗：功耗：動態(tài)功耗：動態(tài)功耗：對于對于TTL門電路來說，靜態(tài)功耗是主要的。門電路來說，靜態(tài)功耗是主要的。2 2、延時、延時 功耗積功耗積DP = tpdPD指的是當電路沒有狀態(tài)轉換時的功耗指的是當電路沒有狀態(tài)轉換時的功耗是在門的狀態(tài)轉換的瞬間的功耗。是在門的狀態(tài)轉換的瞬間的功耗。是一綜合性的指標，是一綜合性的指標，用用DP表示，其單位為焦耳

27、。表示，其單位為焦耳。DP的值的值愈小，表明它的特性愈接于理想情況。愈小，表明它的特性愈接于理想情況。第39頁/共69頁第三十九頁，共69頁。2.4 其他類型(lixng)的TTL邏輯門2.4.1 集電極開路(kil)門(Open Collector ，OC)？1.問題的提出 工程中常常將兩個門電路并聯(lián)(bnglin)起來實現(xiàn)與的邏輯功能，稱為線與。 ABY1+5VT1T2DT4T3R1R2R3R44k1.6k130W1kABY2+5VT1T2DT4T3R1R2R3R44k1.6k130W1k這兩個邏輯門是否可以直接并聯(lián)？第40頁/共69頁第四十頁，共69頁。2.問題(wnt)的解決AB&am

28、p; Y1OC門的邏輯(lu j)符號去掉低阻通道，將集電極開路，稱為集電極開路門出現(xiàn)問題：當輸出為低電平時正常，但是如果輸出應為高電平時，此時T3截止(jizh)，無法輸出高電平，因此在工作時，必須接入外接電阻和電源。 VCC(5V) Rc 4 130 W Rc2 1.6k W Rb2 1.6k W T4 T2 T3 T1 A B Re 2 1k W D OC與非門的電路結構AB+VCCYR T1 T2 T3 uB1第41頁/共69頁第四十一頁，共69頁。OC門實現(xiàn)(shxin)的線與CDABCDABYYYYYYY 2121才為高才為高，即為低，只有兩者同高即為低，只有兩者同高有一個低有一個

29、低、T3T3第42頁/共69頁第四十二頁，共69頁。L寫出邏輯(lu j)函數(shù)表達式：EDBCABL線與：實現(xiàn)(shxin)與的邏輯功能DBCABL第43頁/共69頁第四十三頁，共69頁。 集電極開路(kil)門上拉電阻Rp 的計算 TTL 電路 TTL 電路 D C B A T 1 T 2 VCCL R P 在極限(jxin)情況，上拉電阻Rp具有限制電流的作用。以保證IOL不超過額定值IOL(max)，故必須合理選用Rp的值。 另一方面，Rp的大小影響OC門的開關(kigun)速度，Rp的值愈大，因而開關(kigun)速度愈慢 ，故在滿足要求的前提下，Rp越小越好。Rp(min)OL(ma

30、x)OL(max)IL(total)CCVVII CCIH(min)p(max)IH(total)VVRI第44頁/共69頁第四十四頁，共69頁。Rp(min)OL(max)OL(max)IL(total)CCVVIICCIH(min)p(max)IH(total)VVRI例2.4.2 設TTL與非門74LS01(OC)驅(qū)動八個74LS04(反相器)， 試確定一合適大小(dxio)的上拉電阻Rp，設VCC5V。解：從器件解：從器件(qjin)手冊查出得：手冊查出得：VCC=5V，VOL(max)=0.4V，IOL(max)=8mA，IIL= 400A，VIH(min) =2V，IIH=20A。

31、 IIL(total)=400 A8=3.2mA得 p(min)5V0.4V9588mA3.2mARW VCC=5V，IIH(total) =20 A8= 0.16mA。 Rp的值可在985至18.75k,之間選擇(xunz),可選1k的電阻器為宜。所以所以 WKmAVVRP75.1816. 025(max)第45頁/共69頁第四十五頁，共69頁。三態(tài)鉗位電路三態(tài)鉗位電路(dinl)(dinl) R1 R2 R4 VCC T4L T3 R3T1與非門A B CS T5 T6 T7 R5 R6 VCC D3.6V1.4V0.7V當當CS= 1時時CS數(shù)據(jù)輸入端數(shù)據(jù)輸入端輸出端輸出端LAB1001

32、0111011100三態(tài)與非門真值表三態(tài)與非門真值表 =AB2.4.2 三態(tài)門（Three state Output Gate ,TS）第46頁/共69頁第四十六頁，共69頁。 R1 R2 R4 VCC T4L T3 R3T1與非門A B CS T5 T6 T7 R5 R6 VCC D當當CS= 0時時0.2V0.5V低電平0.5V開路(kil)CS數(shù)據(jù)輸入端數(shù)據(jù)輸入端輸出端輸出端LAB10010111011100高阻三態(tài)與非門真值表 AB CS & L 高電平使能高電平使能高阻狀態(tài)高阻狀態(tài)與非功能與非功能 ZL ABLCS = 0_CS =1第47頁/共69頁第四十七頁，共69頁。結

33、論：電路的輸出(shch)有高阻態(tài)、高電平和低電平3種狀態(tài)。 AB CS & L 區(qū)別(qbi)？CS數(shù)據(jù)輸入端數(shù)據(jù)輸入端輸出端輸出端LAB10010111011100高阻高阻CS數(shù)據(jù)輸入端數(shù)據(jù)輸入端輸出端輸出端LAB00010111011101高阻高阻高電平有效(yuxio) AB CS & L 低電平有效第48頁/共69頁第四十八頁，共69頁。 G1 總線 A B E 1 EN Y 2 EN 1 A E 1 EN B 2 EN 1 1 EN E1 A1 2 EN E2 A2 n EN En An (a) 多路開關 (b) 雙向傳輸 (c) 單向總線 G1 G2 G1 G2

34、G2 Gn 作多路開關：E=0時，門G1導通，G2禁止，Y=A；E=1時，門G2導通，G1禁止，Y=B。信號雙向傳輸：E=0時信號向右傳送，B=A；E=1時信號向左傳送，A=B 。構成(guchng)數(shù)據(jù)總線：讓各門的控制端輪流處于低電平，即任何時刻只讓一個TS門處于工作狀態(tài)，而其余TS門均處于高阻狀態(tài)，這樣總線就會輪流接受各TS門的輸出。第49頁/共69頁第四十九頁，共69頁。2.5 TTL電路(dinl)常識74：標準(biozhn)系列，其典型電路與非門的平均傳輸時間tpd10ns，平均功耗P10mW。74H：高速系列，是在74系列基礎上改進得到的，其典型(dinxng)電路與非門的平均

35、傳輸時間tpd6ns，平均功耗P22mW。74S：肖特基系列，是在74H系列基礎上改進得到的，其典型電路與非門的平均傳輸時間tpd3ns，平均功耗P19mW。74LS：低功耗肖特基系列，是在74S系列基礎上改進得到的，其典型電路與非門的平均傳輸時間tpd9ns，平均功耗P2mW。74LS系列產(chǎn)品具有最佳的綜合性能，是TTL集成電路的主流，是應用最廣的系列。74AS,74ALS （Advanced Low-Power Schottky TTL）:性能進一步提高。第50頁/共69頁第五十頁，共69頁。2.6 小結(xioji)2.1 三極管非門： 分析了最簡單的三極管非門，并分析了其優(yōu)缺點。2.2

36、 TTL反相器、與非門、或非門 2.2.1 TTL反相器：電路結構、傳輸特性及常用芯片7404 2.2.2 TTL與非門：電路結構及常用芯片7400 7420 2.2.3 TTL或非門：電路結構及常用芯片7402 2.2.4 TTL邏輯門的參數(shù)及特性：傳輸特性；輸入輸出高低電壓及噪聲容限；輸入輸出高低電流及扇入扇出數(shù)；平均延遲時間；功耗2.3 其他(qt)類型的TTL邏輯門 2.3.1 集電極開路門：線與的概念；外接電阻的計算 2.3.2 三態(tài)門：三態(tài)門的功能分析；三態(tài)門的用途2.4 TTL電路常識第51頁/共69頁第五十一頁，共69頁。 大規(guī)模集成芯片集成度高，所以要求體積小，而大規(guī)模集成芯

37、片集成度高，所以要求體積小，而TTL系列不可能做得很小，但系列不可能做得很小，但MOS管的結構和制造工管的結構和制造工藝對高密度制作較之藝對高密度制作較之TTL相對相對(xingdu)容易，下面我容易，下面我們介紹們介紹MOS器件。器件。 與與TTL邏輯電路比較邏輯電路比較(bjio)，MOS管的優(yōu)點是管的優(yōu)點是功耗低，可達功耗低，可達0.01mw，缺點是開關速度稍低。在大，缺點是開關速度稍低。在大規(guī)模的集成電路中，主要采用的規(guī)模的集成電路中，主要采用的CMOS電路。電路。第52頁/共69頁第五十二頁，共69頁。3 CMOS邏輯(lu j)門電路3.1 場效應管的開關特性3.2 CMOS反相器

38、及其他邏輯(lu j)門3.3 CMOS邏輯(lu j)門的特點第53頁/共69頁第五十三頁，共69頁。3.1 場效應管的開關(kigun)特性1.概述 場效應管是一種用輸入(shr)電壓控制輸出電流的的半導體器件。 從參與導電的載流子來劃分，它有電子作為載流子的N溝道場效應管和空穴作為載流子的P溝道場效應管。N溝道場效應管P溝道場效應管柵極(shn j)源極漏極第54頁/共69頁第五十四頁，共69頁。ui=VILuo=VDDGDSRD+VDD截止狀態(tài)等效電路ui=VIHuo=0GDSRD+VDD導通狀態(tài)等效電路0)(當導通 OLOTGSIHiVuthVVu2. N溝道(u do)場效應管的開關特性uiuoGDSRD+VDDDDOHOTGSILiVVuthVVu 截止)(當MOS管的D-S極可以看成是受ui控制(kngzh)的開關。VGS(th)通常(tngchng)+2V左右第55頁/共69頁第五十五頁，共69頁。3. P溝道(u do)場效應管的開關特性uiuoGSDRS+VDDDDOHOTGSGSGSIHiVVuthVUVUVu 截止)(0當VVuthVUVUVuOLOTGSGSDDGSILi0)(當 導通ui=V