NG 高速電路PCB設(shè)計(jì)實(shí)踐

1、高速電路PCB設(shè)計(jì)實(shí)踐 學(xué)習(xí)高速電路PCB設(shè)計(jì)的必要性 高速電路設(shè)計(jì)理論基礎(chǔ) PCB簡(jiǎn)介 PCB EDA 軟件簡(jiǎn)介 PCB設(shè)計(jì)流程課程時(shí)間：（周一至周五）8：00 11：00；14：00 17：00高速數(shù)字電路設(shè)計(jì)理論基礎(chǔ) 高速與低速的區(qū)別？ 什么是高速電路？ 高速電路與高頻電路的區(qū)別？ 傳輸線(xiàn)理論高速數(shù)字電路簡(jiǎn)介 高速數(shù)字信號(hào)由信號(hào)的邊沿速度決定，一般認(rèn)為上升時(shí)間小于4倍信號(hào)傳輸延遲時(shí)，可視為高速信號(hào)。平常講的高頻信號(hào)是針對(duì)信號(hào)時(shí)鐘頻率而言的。設(shè)計(jì)開(kāi)發(fā)高速電路應(yīng)具備信號(hào)分析、傳輸線(xiàn)、信號(hào)分析、傳輸線(xiàn)、模擬電路模擬電路的知識(shí) rT5 . 0Fknee頻率 vs. 信號(hào)沿即信號(hào)的時(shí)鐘頻率Fclo

2、ck vs. 信號(hào)的有效頻率FkneeTr信號(hào)的上升時(shí)間drTT41電信號(hào)傳播 電信號(hào)在真空中的傳播速度大約是30萬(wàn)公里每秒，即31010 cm/s(表示冪運(yùn)算)，亦即約11800 mil/ns. 在其他介質(zhì)中，假設(shè)相對(duì)介電常數(shù)為Er，則傳播速度約為：11800Er0.5 mil/ns 一般PCB板FR4材料的介電常數(shù)是4左右，所以，電信號(hào)在其中的傳播速度大約是11800/(40.5) = 5900 mil/ns 信號(hào)在沿著傳輸線(xiàn)傳輸時(shí)，是以電磁波的形式傳輸?shù)?。電磁波包含時(shí)變的電場(chǎng)和磁場(chǎng)。 l = 5.6in.10-in. trace+-V(t)0 in.10 in.1-in.trace+-V

3、(t)0ns1ns2ns3ns4ns0ns1ns2ns3ns4ns分布參數(shù)線(xiàn)上每一點(diǎn)電壓不同集總參數(shù)線(xiàn)上所有點(diǎn)電壓相同0ns1234TimeV(t)t10-90= 1ns假設(shè)一種脈沖信號(hào)的上升沿大約是1.0ns（有效頻率0.5GHz），它在FR-4的印刷電路板中沿內(nèi)層走線(xiàn)傳輸有5.6in.長(zhǎng)，這由以下公式可算得： drTtl 上升時(shí)間單位時(shí)延上升沿長(zhǎng)度drTtLEN61取Td=180ps/inch得L= 5.6 inch高速數(shù)字電路簡(jiǎn)介四種常見(jiàn)傳輸線(xiàn)同軸電纜雙絞線(xiàn)微帶線(xiàn)帶狀線(xiàn)外層介質(zhì)外層屏蔽內(nèi)層介質(zhì)內(nèi)層導(dǎo)體傳導(dǎo)層介質(zhì)接地層介質(zhì)第一導(dǎo)體介質(zhì)第二導(dǎo)體接地層介質(zhì)傳導(dǎo)層接地層PCB中的傳輸線(xiàn)電視天線(xiàn)電

4、話(huà)線(xiàn)、網(wǎng)線(xiàn)PCB簡(jiǎn)介頂層（第一層），信號(hào)層，微帶傳輸線(xiàn)第二層，平面層第三層，信號(hào)層，帶狀傳輸線(xiàn)第四層，信號(hào)層，帶狀傳輸線(xiàn)第五層，平面層底層（第六層），信號(hào)層，微帶傳輸線(xiàn)絕緣介質(zhì)rPCB板中的傳輸線(xiàn)分析相對(duì)介電常數(shù)r 我們常用的PCB介質(zhì)是FR4材料的，相對(duì)空氣的介電常數(shù)是4.2-4.7。這個(gè)介電常數(shù)是會(huì)隨溫度變化的，在0-70度的溫度范圍內(nèi)，其最大變化范圍可以達(dá)到20%。介電常數(shù)的變化會(huì)導(dǎo)致線(xiàn)路延時(shí)10%的變化，溫度越高，延時(shí)越大。介電常數(shù)還會(huì)隨信號(hào)頻率變化，頻率越高介電常數(shù)越小。100M以下可以用4.5計(jì)算板間電容以及延時(shí) 一般的FR4材料的PCB板中內(nèi)層信號(hào)的傳輸速度為180ps/inch

5、 。表層一般要視情況而定，一般介于140與170之間 。微帶線(xiàn) Microstrip 1 foot = 12 inch1 inch = 2.54 cm1 inch = 1000 mils1英寸 = 1000密耳1oz = 1.44 mils1盎司=1.44密耳原：1oz = 31.1g 克在PCB板上，一平方英寸的銅箔，厚度為1.44mils時(shí)，質(zhì)量為1oz。54)5 . 1 (1 . 2,6,1 . 5, 3 . 40ZozCumiltmilwmilhr電介質(zhì)htw信號(hào)層平面層r信號(hào)線(xiàn)(微帶傳輸線(xiàn)) .67. 0475. 0858 . 098. 5ln41. 1870inpsttwhZrpd

6、r0微帶線(xiàn) Microstrip微帶線(xiàn) Microstrip帶狀線(xiàn) Stripline1 foot = 12 inch1 inch = 2.54 cm1 inch = 1000 mils1英寸 = 1000密耳1oz = 1.44 mils1盎司=1.44密耳帶狀線(xiàn) Stripline43)1 (44. 1,6,5 .14, 3 . 40ZozCumiltmilwmilhr電介質(zhì)r信號(hào)層平面層平面層hwt信號(hào)線(xiàn)(帶狀傳輸線(xiàn)) .858 . 09 . 1ln600inpsttwhZrpdr帶狀線(xiàn) StriplinePCB簡(jiǎn)介反射 傳輸線(xiàn)上只要出現(xiàn)阻抗不連續(xù)點(diǎn)就會(huì)出現(xiàn)信號(hào)的反射現(xiàn)象，如：信號(hào)線(xiàn)的源

7、端和負(fù)載端、過(guò)孔、走線(xiàn)分支點(diǎn)、走線(xiàn)的拐點(diǎn)等位置都存在阻抗變化，會(huì)發(fā)生信號(hào)的反射。 通常所說(shuō)的反射包括負(fù)載端反射和源端反射。負(fù)載端與傳輸線(xiàn)阻抗不匹配時(shí)會(huì)引起負(fù)載端反射，負(fù)載將一部分電壓反射回源端。源端與傳輸線(xiàn)阻抗不匹配時(shí)會(huì)引起源端反射，由負(fù)載端反射回來(lái)的信號(hào)傳到源端時(shí)，源端也將部分電壓再反射回負(fù)載端。反射造成了信號(hào)振鈴現(xiàn)象，如果振鈴的幅度過(guò)大，一方面可能造成信號(hào)電平的誤判斷，另一方可能會(huì)對(duì)器件造成損壞。反射ZSZLZ0 001002ZZZZRZZZZRssLL負(fù)載端反射系數(shù)：源端反射系數(shù)：源端阻抗傳輸線(xiàn)阻抗負(fù)載阻抗有正負(fù)反射ZsZLZ0一次反射二次反射三次反射四次反射五次反射)()()(THAx

8、)(A)(xH)(xH)(xH)(xH)(xH)(T)(T)(T)(2R)(2R)(2R)(1R)(1R )()()(122TRHRHAxx )()()(2122TRHRHAxx負(fù)載端最終信號(hào)一次信號(hào)二次信號(hào)三次信號(hào)造成過(guò)沖、振鈴反射1消除一次反射:消除二次反射: 02R0ZZL 01R0ZZS改善方法：短線(xiàn):pdrtTLEN61反射串行端接Z0Rs串行端接匹配的信號(hào)源的阻抗，所插入的串行電阻阻值加上驅(qū)動(dòng)源的輸出阻抗應(yīng)該大于等于傳輸線(xiàn)阻抗（輕微過(guò)阻尼），即RS=Z0-R0反射并行端接Z0RT = Z0簡(jiǎn)單并行端接Z0R2戴維寧(Thevenin）并行端接VccR102121ZRRRRRTZ0有

9、源并行端接VBIASRT = Z0簡(jiǎn)單，但要保證足夠大的高電平驅(qū)動(dòng)電流，所以電流消耗大簡(jiǎn)單，但選擇VBIAS要保證驅(qū)動(dòng)源在輸出高低電平時(shí)的汲取能力,比較困難。分壓器型端接，利用上下拉電阻構(gòu)成端接來(lái)吸收反射。雖然降低了對(duì)器件驅(qū)動(dòng)能力的要求，但R1和R2一致從系統(tǒng)電源中吸收電流，會(huì)增加系統(tǒng)的直流功耗。反射多負(fù)載端接反射造成反的其它原因過(guò)孔走線(xiàn)分支走線(xiàn)拐角反射過(guò)孔接地層墊片外徑通孔本體清潔環(huán)12141. 1DDDTC14ln08. 5dhhL反射減小過(guò)孔影響從成本和信號(hào)質(zhì)量?jī)煞矫婵紤]，選擇合理尺寸的過(guò)孔大小。比如對(duì)6-10層的內(nèi)存模塊PCB設(shè)計(jì)來(lái)說(shuō)，選用10/20Mil（鉆孔/焊盤(pán)）的過(guò)孔較好，對(duì)于

10、一些高密度的小尺寸的板子，也可以嘗試使用8/18Mil的過(guò)孔。目前技術(shù)條件下，很難使用更小尺寸的過(guò)孔了。對(duì)于電源或地線(xiàn)的過(guò)孔則可以考慮使用較大尺寸，以減小阻抗。上面討論的兩個(gè)公式可以得出，使用較薄的PCB板有利于減小過(guò)孔的兩種寄生參數(shù)。PCB板上的信號(hào)走線(xiàn)盡量不換層，也就是說(shuō)盡量不要使用不必要的過(guò)孔。電源和地的管腳要就近打過(guò)孔，過(guò)孔和管腳之間的引線(xiàn)越短越好，因?yàn)樗鼈儠?huì)導(dǎo)致電感的增加。同時(shí)電源和地的引線(xiàn)要盡可能粗，以減少阻抗。在信號(hào)換層的過(guò)孔附近放置一些接地的過(guò)孔，以便為信號(hào)提供最近的回路。甚至可以在PCB板上大量放置一些多余的接地過(guò)孔。 反射走線(xiàn)分支分支點(diǎn)Z0Z0Z0Rt=Z0abcVcRt=

11、Z034V反射V 反射31+1ad開(kāi)路V二次反射b31反射系數(shù)31分支造成反射現(xiàn)象反射走線(xiàn)拐角一個(gè)布線(xiàn)彎角可以視為一個(gè)分布電容061ZewCrPCB簡(jiǎn)介 PCB的作用 PCB的分類(lèi) PCB的發(fā)展趨勢(shì)PCB傳輸線(xiàn)PCB的作用 為元器件提供固定、裝配的機(jī)械支撐 為元器件提供電氣連接與絕緣 為元器件焊接提供阻焊圖形，為元器件插裝、檢查、維修提供識(shí)別字符 PCB（Printed Circuit Board）印刷電路板也稱(chēng)PWB（Printed Wiring Board）印刷線(xiàn)路板，簡(jiǎn)稱(chēng)印制板 PCB分類(lèi) 按層疊結(jié)構(gòu)（Constructor）分 按成品硬度（Hardness）性能分 按孔的導(dǎo)通狀態(tài)分 按

12、材質(zhì)分 按表面制作分 按用途分PCB可分別根據(jù)層疊結(jié)構(gòu)(constructor)、成品硬度性能(hardness)、孔的導(dǎo)通狀態(tài)、材質(zhì)、表面制作、用途等進(jìn)行分類(lèi) 按層疊結(jié)構(gòu)分按層疊結(jié)構(gòu)分 單面板、雙面板、多層板（層數(shù)是以銅箔層數(shù)是以銅箔（導(dǎo)電層）的層數(shù)為依據(jù)）單面板單面板：所用的絕緣基板上只有一面是敷銅面，用于制作銅箔導(dǎo)線(xiàn)，而另一面只印上沒(méi)有電氣特性的元件型號(hào)和參數(shù)等。按層疊結(jié)構(gòu)分按層疊結(jié)構(gòu)分 單面板、雙面板、多層板（層數(shù)是以銅箔層數(shù)是以銅箔（導(dǎo)電層）的層數(shù)為依據(jù)）雙面板雙面板：在絕緣基板的上、下二面均敷銅層，都可制作銅箔導(dǎo)線(xiàn)，底面和單面板作用相同，而在頂面除了印制元件的型號(hào)和參數(shù)外，和底層一

13、樣可以制作成銅箔導(dǎo)線(xiàn)，元件一般仍安裝在頂層，為了解決頂層和底層相同導(dǎo)線(xiàn)之間的連接關(guān)系，采用金屬化過(guò)孔過(guò)孔來(lái)實(shí)現(xiàn)。按層疊結(jié)構(gòu)分按層疊結(jié)構(gòu)分 單面板、雙面板、多層板（層數(shù)是以銅箔層數(shù)是以銅箔（導(dǎo)電層）的層數(shù)為依據(jù)）多層板多層板：由電氣導(dǎo)電層和絕緣材料層交替粘合而成，成本較高，導(dǎo)電層數(shù)目一般為4、6、8等，且中間層（即內(nèi)電層）一般是連接元件管腳數(shù)目最多的電源和接地網(wǎng)絡(luò)，層間的電氣連接同樣利用層間的金屬化過(guò)孔實(shí)現(xiàn)。按成品硬度（Hardness）性能分硬板（Rigid PCB也稱(chēng)剛性）、軟板（Flexible PCB也撓性印制板）、軟硬板（Rigid-Flex PCB也稱(chēng)剛撓結(jié)合板）剛性印制板PCB具有

14、一定的機(jī)械強(qiáng)度，用它裝成的部件具有一定的抗彎能力，在使用時(shí)處于平展?fàn)顟B(tài)。一般電子設(shè)備中使用的都是剛性印制板PCB。撓性印制板PCB是以軟層狀塑料或其他軟質(zhì)絕緣材料為基材而制成。它所制成的部件可以彎曲和伸縮，在使用時(shí)可根據(jù)安裝要求將其彎曲。按孔的導(dǎo)通狀態(tài)分616L1L2L5L63L3L48L7L8L9L10L11L126通孔盲孔埋孔按材質(zhì)分a. 有機(jī)材質(zhì)如酚醛樹(shù)脂、玻璃纖維/環(huán)氧樹(shù)脂、Polyimide、BT/Epoxy等。b. 無(wú)機(jī)材質(zhì)如鋁、Copper-invar-copper (CIC)、ceramic等 鋁基板PCB 按用途分：按用途分： 通信/耗用性電子/軍用/計(jì)算機(jī)/半導(dǎo)體/電測(cè)板,

15、BGA等按表面制作分按表面制作分：（solderSurface）Hot Air Level Soldering 噴錫(HASL)Entek/OSP（防氧化）板Carbon Oil 碳油板Peelable Mask 藍(lán)膠板Gold Finger 金手指板Immersion Gold 沉金板Gold Plating 鍍金Immersion Tin 沉錫板Immersion Silver 沉銀板(D2廠(chǎng)）PCB技術(shù)的發(fā)展趨勢(shì)1.高密度互連技術(shù)(HDI，High Density Inverter )2.組件埋嵌3.新型材料4.光電PCB5.制造工藝、設(shè)備更新高密度互連技術(shù)(HDI，High Densi

16、ty Inverter )小型化HDI產(chǎn)品：小型化HDI最初是指成品尺寸和重量的縮減，這是通過(guò)自身的布線(xiàn)密度設(shè)計(jì)以及使用新的諸如 uBGAs這樣的高密度器件來(lái)實(shí)現(xiàn) ，內(nèi)部互連采用埋孔工藝結(jié)構(gòu)的主要是6層或者8層板。 封裝用的高密度IC基板：高密度基板的HDI板主要集中在4層或6層板，層間以埋孔實(shí)現(xiàn)互連，其中至少兩層有微孔。其目的是滿(mǎn)足倒裝芯片高密度I/O數(shù)增加的需求 。該技術(shù)適用于倒裝芯片或者邦定用基板 高性能產(chǎn)品的高層數(shù)板：高層數(shù)HDI板通常是第1層到第2層或第1層到第3層有激光鉆孔的傳統(tǒng)多層板。該技術(shù)適用于擁有高I/O數(shù)或細(xì)間距元件的高層數(shù)HDI板 組件埋嵌在PCB的內(nèi)層形成半導(dǎo)體器件(稱(chēng)

17、有源組件)、電子組件(稱(chēng)無(wú)源組件)或無(wú)源組件 。新型材料無(wú)論是剛性PCB或是撓性PCB材料,隨著全球電子產(chǎn)品無(wú)鉛化,要求必須使這些材料耐熱性更高,因此新型高Tg、熱膨脹系數(shù)小、介質(zhì)常數(shù)小，介質(zhì)損耗角正切優(yōu)良材料不斷涌現(xiàn) 光電PCB光電PCBPCB的發(fā)展趨勢(shì)PCB EDA 軟件簡(jiǎn)介 Cadence Allegro Altium Designer PADS（PowerPCB）、Mentor WG Cadence Allegro組件介紹Front-end PCB design（PCB前端設(shè)計(jì)）Front-end PCB design requires functional conflict reso

18、lution and the unambiguous capture of goals and constraints. Cadence technology supports multiple design approaches for accurate simulations and tradeoffs. PCB前端設(shè)計(jì)（電路原理圖）需要明確設(shè)計(jì)目的、解決功能沖突、設(shè)計(jì)規(guī)則參數(shù)。 Cadence提供多種設(shè)計(jì)仿真分析方法提供多種設(shè)計(jì)仿真分析方法。Cadence Allegro SPB （Silicon Package Board ）FPGA-PCB co-design（FPGA-PCB協(xié)同設(shè)

19、計(jì)）Integrating large-pin-count FPGAs with many different types of user-configurable pins and assignment rules extends the time to do pin assignment. Manual pin assignment approaches can extend design cycles and increase the risk of unnecessary PCB re-spins. Cadence replaces manual and error-prone pro

20、cesses with two placement-aware technologies that automate pin assignment.FPGA集成了很多不同類(lèi)型的引腳，電路板設(shè)計(jì)時(shí)，手工分配這些引腳要花很多時(shí)間，且PCB返工的風(fēng)險(xiǎn)極大。Cadence的自動(dòng)分配引腳技術(shù)代替人工繪制，避免人工失誤的自動(dòng)分配引腳技術(shù)代替人工繪制，避免人工失誤。AMS simulation（AMS仿真）Finding problems early with accurate simulations before fabrication saves time and budget. Cadence ana

21、log/mixed-signal (AMS) simulators enable accurate modeling, verification, and optimization of designs to reduce risk. 在PCB生產(chǎn)前，精確的仿真能節(jié)約時(shí)間與金錢(qián)。 Cadence 的混合信號(hào)仿真軟件能夠通的混合信號(hào)仿真軟件能夠通過(guò)精確建模、驗(yàn)證、優(yōu)化設(shè)計(jì)以降低風(fēng)險(xiǎn)過(guò)精確建模、驗(yàn)證、優(yōu)化設(shè)計(jì)以降低風(fēng)險(xiǎn)。Layout and routing（布局和布線(xiàn)）Shrinking design cycles and a growing number of nets with constra

22、ints require customers to adopt PCB design methodologies that increase predictability and accelerate design turnaround. Cadence layout and routing technology offers a scalable, easy-to-use, constraint-driven PCB design solution for simple to complex PCBs, including those with RF etch components.為了減少

23、設(shè)計(jì)周期、連線(xiàn)的限制越來(lái)越多，要求設(shè)計(jì)者用的PCB設(shè)計(jì)軟件擁有可預(yù)測(cè)性并能加快設(shè)計(jì)周期。 Cadence 布局和布線(xiàn)工具提供可擴(kuò)展、易用、從單層到多層電布局和布線(xiàn)工具提供可擴(kuò)展、易用、從單層到多層電路板、射頻元件制作等印刷電路板約束規(guī)則的設(shè)計(jì)解決方案路板、射頻元件制作等印刷電路板約束規(guī)則的設(shè)計(jì)解決方案。Cadence Allegro SPB （Silicon Package Board ）Signal and power integrity（信號(hào)與電源完整性）Stresses on signal and power integrity grow with every increase in s

24、peed, complexity, and miniaturization. Cadence technology helps you address everything from simple electrical analysis to multi-board signal simulations in the multi-gigabit range. 電路板的速度越快、功能越多、面積越小，對(duì)信號(hào)與電路的完整必要求越高。Cadence可從簡(jiǎn)單電氣分析到多層電路板信號(hào)完整性分析，進(jìn)行高達(dá)可從簡(jiǎn)單電氣分析到多層電路板信號(hào)完整性分析，進(jìn)行高達(dá)GHz以上的仿真以上的仿真。Library and

25、design data management（數(shù)據(jù)管理）Desktop access to current component information and design data is vital to cost-effective, on-time project delivery. The Cadence library and design data management environment provides advanced features for intra-company and design chain collaboration and control.高效、及時(shí)交付

26、項(xiàng)目，需要提供設(shè)計(jì)軟件版本、設(shè)計(jì)數(shù)據(jù)。Cadence 的數(shù)據(jù)管理功能的數(shù)據(jù)管理功能便宜公司內(nèi)部設(shè)計(jì)團(tuán)隊(duì)管理與協(xié)同合作。便宜公司內(nèi)部設(shè)計(jì)團(tuán)隊(duì)管理與協(xié)同合作。Cadence Allegro SPB （Silicon Package Board ）PCB軟件Altium Designer 早期為Protel99、Protel DXP2004。澳大利亞Altium公司出品，界面好看，操作相對(duì)簡(jiǎn)單， 畫(huà)封裝，拼版，生產(chǎn)gerber等都挺方便，國(guó)內(nèi)還有很多企業(yè)都還在用Protel 99或DXP 。但覆銅功能差，相對(duì)其它軟件對(duì)電腦配置要求較高，適合中低端（單層、雙層電路板）電路設(shè)計(jì)。PADS（PowerPC

27、B）Mentor WG 即 Mentor Expedition，是Mentor Graphics推出基于Windows界面的PCB 設(shè)計(jì)工具。Mentor WG軟件自帶的有原理圖輸入工具Design Capture，但現(xiàn)在 Mentor 公司推薦的是 Mentor DxDesigner Mentor WG 的組合。Mentor也是高端軟件，國(guó)內(nèi)用的相對(duì)Cadence少即PowerPCB，用的人也是相當(dāng)?shù)亩啵糜?，易上手。界面?jiǎn)單，適合于中低端（單層、雙層電路板）設(shè)計(jì) 國(guó)內(nèi)公司使用的EDA工具 Intel： Concept+Allegro+ SpecctraQuestDell： DXD+ Allegro + SQ原理圖也有一部分是 CaptureHuawei：viewdraw+ Allegro + SpecctraQuest+ExpEDAtionZTE： Concept+Allegro+ SpecctraQuest+ExpEDAtionUT：Concept+Allegro、PowerPCB+ SpecctraQuestCsico：Concept+Allegro+ SpecctraQuestHp：Concept+Allegro+ SpecctraQuest 從 Boardstation轉(zhuǎn)成 Alllegro 流程Moto： Co