基于VHDL的2FSK調(diào)制系統(tǒng)設(shè)計(jì)畢業(yè)論文

1、摘要當(dāng)今的信息時(shí)代，通信與我們的日常生活密切相關(guān)。而數(shù)字通信以其獨(dú)特的優(yōu)點(diǎn)而在通信傳輸中得到了廣泛的應(yīng)用。設(shè)計(jì)選取CPLD器件來(lái)做2FSK調(diào)制系統(tǒng)。系統(tǒng)共分為分頻器、數(shù)字選擇器、隨機(jī)序列產(chǎn)生器、跳變檢測(cè)器、正弦波信號(hào)產(chǎn)生器、外部時(shí)鐘發(fā)生器和數(shù)/模轉(zhuǎn)換器等七個(gè)局部。其中前5個(gè)局部由可編程邏輯器件來(lái)完成，用VHDL語(yǔ)言編寫(xiě)程序。外部時(shí)鐘用石英振蕩電路構(gòu)成。分頻器是將外部時(shí)鐘分為數(shù)字信號(hào)速率和兩個(gè)載波頻率。調(diào)制局部用數(shù)字信號(hào)控制數(shù)字選擇器從而選擇兩個(gè)載波的通斷來(lái)實(shí)現(xiàn)。然后將信號(hào)通過(guò)一個(gè)正弦波采樣信號(hào)發(fā)生器，產(chǎn)生相應(yīng)頻率的正弦采樣信號(hào)，最后將2FSK采樣信號(hào)經(jīng)過(guò)數(shù)/模轉(zhuǎn)換成模擬信號(hào)。并且在MAX+pl

2、us II軟件實(shí)驗(yàn)平臺(tái)上實(shí)現(xiàn)仿真。由于所用的器件在信號(hào)處理過(guò)程中有一定的延遲，所以不可防止的出現(xiàn)信號(hào)失真。這在實(shí)際應(yīng)用中也是不可防止的。采用更好的調(diào)制方法和改良器件的信號(hào)處理速度可以使信號(hào)延遲得到改善。關(guān)鍵字：數(shù)字基帶信號(hào)，頻帶傳輸，可編程邏輯器件，硬件描述語(yǔ)言 AbstractCommunication is very close to our lives in today. Moreover the digital communication obtains the widespread application because of its unique merits in the com

3、municational transmission. The design selected CPLD components to make the 2FSK modulation system. The whole system includes seven parts as following: the Frequency Divider, the Digital Selector, the Random Sequence Producer, the Jump Detector, the Sine Wave Signal Producer, the Exterior Clock Gener

4、ator and the Digital/Analog commtator. Programmable Logical Device can complete the first five parts and the procedure is written with the VHDL. Vibrating silicon oscillatory circuit constituted the Exterior Clock. The frequency divider divides the Exterior Clock into digital signal frequency and tw

5、o carrier frequencies. The modulation department is achieved by using the digital signal to control the digital selector and to select the two frequency-onoffs. Then the signal is translated into the sine sampling signal with corresponding frequency by the Sine Wave Signal Producer, finally the 2FSK

6、 sampling signal is translated into analog signals with the Digital/Analog commtator, and then simulation is realized in the MAX+plus II software experimental platform.Because those devices used in the system always delays during the signal processing process, it is inevitable that the signal would

7、be distortion. It is also inevitable in the practical application. In order to improve the system, using better modulation methods and improving the signal processing speed of the devices are helpful.Key words: digital baseband signal, sidebands transmission, Programmable Logic device, Hardware desc

8、ription language.目錄 TOC o 1-3 h z HYPERLINK l _Toc105214493 摘要 PAGEREF _Toc105214493 h I HYPERLINK l _Toc105214494 Abstract PAGEREF _Toc105214494 h II HYPERLINK l _Toc105214495 1 緒言 PAGEREF _Toc105214495 h 1 HYPERLINK l _Toc105214496 1課題背景 PAGEREF _Toc105214496 h 1 HYPERLINK l _Toc105214497 1.2 課題背景

9、 PAGEREF _Toc105214497 h 1 HYPERLINK l _Toc105214498 1.3 課題的研究工作 PAGEREF _Toc105214498 h 3 HYPERLINK l _Toc105214499 2 系統(tǒng)設(shè)計(jì)方案的研究 PAGEREF _Toc105214499 h 5 HYPERLINK l _Toc105214500 2.1 系統(tǒng)的性能指標(biāo) PAGEREF _Toc105214500 h 5 HYPERLINK l _Toc105214501 2.2 系統(tǒng)實(shí)現(xiàn)的原理 PAGEREF _Toc105214501 h 5 HYPERLINK l _Toc1

10、05214502 2.3 CPLD的相關(guān)知識(shí)和相關(guān)描述語(yǔ)言 PAGEREF _Toc105214502 h 7 HYPERLINK l _Toc105214503 2.3.1 CPLD的相關(guān)知識(shí) PAGEREF _Toc105214503 h 7 HYPERLINK l _Toc105214504 2.3.2 硬件描述語(yǔ)言的選擇 PAGEREF _Toc105214504 h 8 HYPERLINK l _Toc105214505 2.4 設(shè)計(jì)方案的性能比擬 PAGEREF _Toc105214505 h 10 HYPERLINK l _Toc105214506 2.4.1 用小邏輯器件實(shí)現(xiàn)

11、PAGEREF _Toc105214506 h 10 HYPERLINK l _Toc105214507 2.4.2 用2ASK的調(diào)制方案來(lái)實(shí)現(xiàn)2FSK調(diào)制 PAGEREF _Toc105214507 h 11 HYPERLINK l _Toc105214508 2.4.3 用可編程邏輯器件設(shè)計(jì)2FSK調(diào)制器 PAGEREF _Toc105214508 h 11 HYPERLINK l _Toc105214509 2.4.4 幾種方案的性能比擬 PAGEREF _Toc105214509 h 12 HYPERLINK l _Toc105214510 3.系統(tǒng)的設(shè)計(jì) PAGEREF _Toc10

12、5214510 h 13 HYPERLINK l _Toc105214511 設(shè)計(jì)所需器件的選用 PAGEREF _Toc105214511 h 13 HYPERLINK l _Toc105214512 可編程邏輯器件的產(chǎn)品的選擇 PAGEREF _Toc105214512 h 13 HYPERLINK l _Toc105214513 可編程邏輯器件的產(chǎn)品的介紹 PAGEREF _Toc105214513 h 14 HYPERLINK l _Toc105214514 3.1.3 D/A轉(zhuǎn)換器 PAGEREF _Toc105214514 h 16 HYPERLINK l _Toc10521451

13、5 調(diào)制系統(tǒng)的設(shè)計(jì) PAGEREF _Toc105214515 h 16 HYPERLINK l _Toc105214516 4 2FSK的軟件局部和相關(guān)程序 PAGEREF _Toc105214516 h 21 HYPERLINK l _Toc105214517 程序算法設(shè)計(jì) PAGEREF _Toc105214517 h 22 HYPERLINK l _Toc105214518 4.2 程序設(shè)計(jì) PAGEREF _Toc105214518 h 25 HYPERLINK l _Toc105214519 5 總結(jié)與感想 PAGEREF _Toc105214519 h 26 HYPERLINK

14、l _Toc105214520 致 謝 PAGEREF _Toc105214520 h 27 HYPERLINK l _Toc105214521 參考文獻(xiàn) PAGEREF _Toc105214521 h 27 HYPERLINK l _Toc105214522 附錄1 VHDL源程序 PAGEREF _Toc105214522 h 301 緒言本章闡述通信系統(tǒng)中數(shù)字信號(hào)傳輸研究背景、現(xiàn)狀以及開(kāi)展方向，明確指出了當(dāng)今通信系統(tǒng)所面臨的問(wèn)題以及數(shù)字通信系統(tǒng)的假設(shè)干優(yōu)點(diǎn)，數(shù)字通信傳輸?shù)拈_(kāi)展方向和開(kāi)展前景。 1課題背景通信按照傳統(tǒng)的理解就是信息的傳輸與交換，其中信息可以用標(biāo)記、符號(hào)、聲音或圖像來(lái)表示。在

15、當(dāng)今社會(huì)，通信與傳感、計(jì)算機(jī)技術(shù)緊密結(jié)合,成為整個(gè)社會(huì)的“高級(jí)神經(jīng)中樞。沒(méi)有通信，人類(lèi)社會(huì)將不可以想象的。一般來(lái)說(shuō)，整個(gè)社會(huì)的生產(chǎn)力水平要求與之相適應(yīng)。如果整個(gè)社會(huì)的通信水平跟不上，社會(huì)成員之間的合作程度也會(huì)受到影響，社會(huì)生產(chǎn)力的開(kāi)展也必然最終受到限制。電通信的歷史并不長(zhǎng),至今不過(guò)只有160年的時(shí)間。一般把1838年有線電報(bào)的創(chuàng)造作為開(kāi)始使用電通信的標(biāo)志,但那時(shí)的通信距離只有70km。1876年創(chuàng)造的有線 被稱(chēng)為是現(xiàn)代通信的開(kāi)端。1878年世界上的第一個(gè)人工交換局只有21個(gè)用戶(hù)。無(wú)線電報(bào)于1896年實(shí)現(xiàn),它開(kāi)創(chuàng)了無(wú)線電通信開(kāi)展的道路。1906年電子管的創(chuàng)造迅速提高了無(wú)線通信及有線通信的水平。伴

16、隨著通信技術(shù)的開(kāi)展,通信科學(xué)在20世紀(jì)30年代起獲得了突破性的進(jìn)展,先后形成了脈沖編碼原理、信息論、通信統(tǒng)計(jì)理論等重要理論體系。1934年美國(guó)學(xué)者李佛西提出脈沖編碼調(diào)制(PCM)的概念，從此之后通信數(shù)字化的時(shí)代應(yīng)該說(shuō)已經(jīng)開(kāi)始了，而50年代以來(lái)，由于晶體管和集成電路的問(wèn)世，不僅模擬通信獲得高速開(kāi)展，而且促成了具有廣闊前景的數(shù)字通信的形成。在通信種類(lèi)上，相繼出現(xiàn)了脈碼通信、微波通信、衛(wèi)星通信、光纖通信、計(jì)算機(jī)通信等。特別是通訊技術(shù)與計(jì)算機(jī)技術(shù)的結(jié)合,正在以前所未有的力度促進(jìn)通信網(wǎng)、計(jì)算機(jī)網(wǎng)和綜合業(yè)務(wù)網(wǎng)的開(kāi)展?？傊?，在這些因素的帶動(dòng)下，數(shù)字通信高速開(kāi)展了起來(lái)14。隨著時(shí)代的開(kāi)展，用戶(hù)不再滿(mǎn)足于聽(tīng)到聲

17、音，而且還要看到圖像；通信終端也不局限于單一的 機(jī)，而且還有 機(jī)和計(jì)算機(jī)等數(shù)據(jù)終端?，F(xiàn)有的傳輸媒介電纜、微波中繼和衛(wèi)星通信等將更多地采用數(shù)字傳輸。而這些系統(tǒng)都使用到了數(shù)字調(diào)制技術(shù)。而且從電子時(shí)代初期開(kāi)始，隨著技術(shù)的不斷開(kāi)展，本地通訊與全球通訊的之間壁壘被打破，從而導(dǎo)致我們世界變得越來(lái)越小，人們分享知識(shí)和信息也更加容易。貝爾和馬可尼可謂通訊事業(yè)的鼻祖，他們所完成的開(kāi)拓性工作不僅為現(xiàn)代信息時(shí)代奠定了根底，而且為未來(lái)電訊開(kāi)展鋪平了道路。而且，通信事業(yè)正蓬勃開(kāi)展，有廣闊的情景?？梢?jiàn)，通信已與我們的生活密不可分。1.2 課題背景通信傳輸?shù)姆绞接卸喾N多樣。傳統(tǒng)的本地通訊借助于電線傳輸，因?yàn)檫@既省錢(qián)又可保證

18、信息可靠傳送。而長(zhǎng)途通訊那么需要通過(guò)無(wú)線電波傳送信息。無(wú)線電通信在現(xiàn)代通信中占有及其重要的地位，被廣泛應(yīng)用于商業(yè)、氣象、運(yùn)輸、民用等領(lǐng)域。例如,藍(lán)牙技術(shù),它可在世界上的任何地方實(shí)現(xiàn)短距離的無(wú)線語(yǔ)音和數(shù)據(jù)通信3。無(wú)線電以電磁波的形式在空間中傳播的，為了延長(zhǎng)傳輸距離，減少噪聲干擾，提高信道利用率以及保護(hù)信號(hào)接受質(zhì)量，發(fā)射信號(hào)采用不同的調(diào)制體制并在不同的信道上傳送。這就不僅在系統(tǒng)硬件設(shè)備方面有所浪費(fèi)，而且從傳送信息的準(zhǔn)確性考慮，由于氣象條件、高大建筑物以及其他各種各樣的電磁干擾，往往所采取的措施并不能保證了信息傳送確實(shí)定性。隨著現(xiàn)代科學(xué)技術(shù)的開(kāi)展,目前使用的最為廣泛的是電通信方式,即電信號(hào)攜帶所需要

19、傳遞的消息,然后經(jīng)過(guò)電信道進(jìn)行,到達(dá)通信的目的。之所以使用電通信方式是因?yàn)檫@種方式能使消息幾乎在任意的通信距離上實(shí)現(xiàn)迅速而有準(zhǔn)確的傳遞。因此，如今所說(shuō)的“通信這一術(shù)語(yǔ)一般就是指電通信。各種消息在轉(zhuǎn)換成電信號(hào)的時(shí)候，消息與電信號(hào)之間必須建立單一的對(duì)應(yīng)關(guān)系，否那么接收端就無(wú)法得到原來(lái)的消息。通常，消息被載荷在電信號(hào)的一個(gè)參量上，如果電信號(hào)的該參量攜帶著離散消息，那么該參量必將是離散取值。這樣的信號(hào)就稱(chēng)為數(shù)字信號(hào)。如果電信號(hào)的參量連續(xù)取值，那么這樣的信號(hào)就稱(chēng)為模擬信號(hào)24。點(diǎn)對(duì)點(diǎn)之間建立的通信系統(tǒng)是通信的最根本形式,其模型可用圖1-1表示5。信息源變換器信道反變換器受信者噪聲源 圖 1.1 通信系統(tǒng)

20、的一般模型自1886年5月24日Morse在華盛頓和巴爾的摩之間發(fā)送世界上第一份電報(bào)以來(lái)，電報(bào)通信已經(jīng)歷了150多年。但長(zhǎng)期以來(lái)，由于電報(bào)通信不如 通信方便，作為數(shù)字通信的主要形式的電報(bào)比1876年Bell 創(chuàng)造的 開(kāi)展緩慢。直到20世紀(jì)60年代以后，數(shù)字通信才興旺起來(lái)，甚至目前出現(xiàn)了數(shù)字通信代替模擬通信的一種趨勢(shì)。除了計(jì)算機(jī)的廣泛應(yīng)用要求傳輸大量數(shù)字信息的客觀要求外，數(shù)字通信迅速開(kāi)展的根本原因是它與模擬通信相比，更能適應(yīng)對(duì)通信技術(shù)越來(lái)越高的要求。點(diǎn)對(duì)點(diǎn)的數(shù)字通信模型，一般可以用圖1-2所示。圖中的同步環(huán)節(jié)沒(méi)有表示出來(lái)，因?yàn)樗奈恢猛皇枪潭ǖ?。?dāng)然，實(shí)際中的數(shù)字通信系統(tǒng)并非一定要如圖1-2

21、a所示的那樣要加所有的環(huán)節(jié)。比方，調(diào)制與解調(diào).加密與解密.編碼與解碼等環(huán)節(jié)是否采用，還取決與具體設(shè)計(jì)方法及要求。例如，圖1-2b所示的數(shù)字基帶傳輸系統(tǒng)，它的模型就不包含頻帶調(diào)制與解調(diào)環(huán)節(jié)6、7。信息源加密器編碼器解調(diào)器調(diào)制器信道譯碼器解密器受信者噪聲源a信息源信道基帶信號(hào)形成器受信者接受濾波器噪聲源 b圖1.2 數(shù)字通信系統(tǒng)模型數(shù)字傳輸系統(tǒng)可以根據(jù)是否經(jīng)過(guò)調(diào)制解調(diào)分為數(shù)字基帶傳輸系統(tǒng)和數(shù)字頻帶傳輸系統(tǒng)。而實(shí)際通信中不少信道都不能直接傳送基帶信號(hào)，雖然基帶數(shù)字信號(hào)可以在傳輸距離不遠(yuǎn)的情況下直接傳送，但數(shù)字基帶信號(hào)的功率譜從零頻開(kāi)始而且集中在低頻段，因此只適合在低通型信道中傳輸。如果要遠(yuǎn)距離傳輸時(shí)

22、，特別是在無(wú)線或光纖信道上傳輸時(shí)，那么必須經(jīng)過(guò)調(diào)制將信號(hào)頻譜搬移到高頻處才可以在信道中傳輸。數(shù)字調(diào)制實(shí)質(zhì)上是將數(shù)字符號(hào)轉(zhuǎn)換成適合信道特性的波形的過(guò)程?；鶐д{(diào)制中的信號(hào)波形通常有整形脈沖的形式，而在帶通調(diào)制中那么利用整形脈沖去調(diào)制載波信號(hào)8、9。數(shù)字調(diào)制與模擬調(diào)制一樣，有調(diào)頻.調(diào)幅和調(diào)相三種根本形式。調(diào)頻系統(tǒng)的抗干擾能力強(qiáng)，對(duì)信道特性的變化敏感性不強(qiáng)，因此在通信系統(tǒng)中得到了廣泛的應(yīng)用。其中移頻鍵控是比擬幾個(gè)數(shù)字信號(hào)的電壓來(lái)決定各個(gè)載波的通斷，不受所用器件電壓的影響，而且抗干擾性能僅次于移相鍵控，是一種比擬好的調(diào)制方法。1.3 課題的研究工作數(shù)字通信有許多模擬通信沒(méi)有的好處，因此它在當(dāng)今社會(huì)得到了

23、廣泛的應(yīng)用。數(shù)字通信有以下幾種重要好處：數(shù)字傳輸抗干擾能力強(qiáng)，尤其在中繼時(shí)，數(shù)字信號(hào)可以再生而消除噪聲積累；第二，過(guò)失傳輸可以控制，從而可以改善傳輸質(zhì)量；第三，便于使用現(xiàn)代化的數(shù)字信息處理技術(shù)來(lái)對(duì)數(shù)字信息進(jìn)行處理；第四，數(shù)字信號(hào)易于做高級(jí)保密性的加密處理；第五，數(shù)字通信可以綜合傳輸各種消息，使通信系統(tǒng)功能增強(qiáng)。移頻鍵控是非線性調(diào)制系統(tǒng)，是數(shù)字調(diào)制方法中比擬簡(jiǎn)單的一種，它根本上不受信道特性變化的影響，適合用在信道特性變化較大的數(shù)字通信系統(tǒng)中,而且實(shí)現(xiàn)方式也是很簡(jiǎn)單的。當(dāng)今，無(wú)線電得到了充分的開(kāi)展，它擴(kuò)展到了通信的各個(gè)領(lǐng)域，進(jìn)一步推動(dòng)了頻帶通信的進(jìn)步。雖然當(dāng)今許多通信系統(tǒng)使用的是復(fù)合調(diào)制，但是頻移

24、鍵控仍然是其中使用的最多的一種調(diào)制方法。二進(jìn)制頻移鍵控作為一種最簡(jiǎn)單的頻移方法，已經(jīng)使用的很少了，但是它的調(diào)制解調(diào)原理非常簡(jiǎn)單，也很有代表性，對(duì)進(jìn)行其它頻移調(diào)制的研究還是有很大幫助。二進(jìn)制頻移鍵控(2FSK)調(diào)制是指?jìng)魈?hào)指發(fā)送“1時(shí)，發(fā)送一個(gè)頻率的正弦波；空號(hào)指發(fā)送“0時(shí)，發(fā)送另一頻率的正弦波。由于2FSK傳號(hào)及空號(hào)時(shí)采用兩種不同頻率的信號(hào)，因而不需要固定的比擬電壓。即使在空號(hào)時(shí)也有足夠的信號(hào)幅度，不至于因噪聲產(chǎn)生誤碼，另外其自身就是一個(gè)調(diào)頻系統(tǒng)，因此有較好的抗干擾能力，抗衰落性能好10、11。通過(guò)對(duì)它進(jìn)行研究，期望能用最簡(jiǎn)單、最經(jīng)濟(jì)、實(shí)時(shí)性最好的電路設(shè)計(jì)出來(lái)。這次設(shè)計(jì)是一種驗(yàn)證性的試探,不管

25、在理論還是在實(shí)踐上能否實(shí)現(xiàn),我們都是本著學(xué)習(xí)的態(tài)度進(jìn)行的。當(dāng)前對(duì)于數(shù)字調(diào)制的研究已經(jīng)很多了,而且很多研究都具有開(kāi)創(chuàng)性和實(shí)用性,我們?cè)谠O(shè)計(jì)的時(shí)候有必要借鑒他們珍貴的經(jīng)驗(yàn).2 系統(tǒng)設(shè)計(jì)方案的研究2.1 系統(tǒng)的性能指標(biāo)通信系統(tǒng)的重要性能指標(biāo)是有效性和可靠性。模擬信號(hào)的有效性是指有效帶寬，可靠性是指信噪比。而數(shù)字通信系統(tǒng)的有效性指標(biāo)其實(shí)就是指的系統(tǒng)有信息傳輸速率，通常用碼元速率或信號(hào)速率來(lái)表示，可靠性是指數(shù)字信號(hào)傳輸過(guò)程中的信息過(guò)失率，通常用誤信率或誤碼率來(lái)表示。我們通常按碼元數(shù)量來(lái)看信息，且碼元攜帶有一定的信息量，因此我們常用碼元速率和誤碼率來(lái)衡量傳輸質(zhì)量。碼元速率指的是單位時(shí)間傳輸?shù)拇a元數(shù)，單位為

26、碼元/s，又稱(chēng)波特，簡(jiǎn)記為Bd，誤碼率指的是錯(cuò)誤碼元數(shù)與傳輸總碼元數(shù)之比，過(guò)失率越小，通信的可靠性越高。數(shù)字通信系統(tǒng)對(duì)信號(hào)接受的準(zhǔn)確性要求很高，要求信息傳輸具有足夠低的誤碼率。因此，數(shù)字信號(hào)要求在信源端進(jìn)行糾錯(cuò)編碼，相應(yīng)的在信宿端進(jìn)行糾錯(cuò)解碼9。文中的2FSK調(diào)制系統(tǒng)的碼元速率是1.2 kKz。由于這個(gè)設(shè)計(jì)只是一種模擬類(lèi)型的設(shè)計(jì)，沒(méi)有涉及到信號(hào)接受，而且一般通信系統(tǒng)的誤碼率很低，需要做大量的工作，反復(fù)觀察才可以得到，而且在試驗(yàn)室的條件下，各種儀器都比擬精密，根本上也沒(méi)有噪聲干擾，誤碼率難以觀察，因此很難給出具體的測(cè)試標(biāo)準(zhǔn)和參量，所以在這里我就不計(jì)算它的誤差。當(dāng)然，在實(shí)際的應(yīng)用中，噪聲干擾是不可

27、以防止的，一定要注意。2.2 系統(tǒng)實(shí)現(xiàn)的原理 二進(jìn)制頻移鍵控是利用載波的頻率變化來(lái)傳遞數(shù)字信息，是信息傳輸中使用得較早的一種調(diào)制方式,它的主要優(yōu)點(diǎn)是: 實(shí)現(xiàn)起來(lái)較容易,抗噪聲與抗衰減的性能較好，在中低速數(shù)據(jù)傳輸中得到了廣泛的應(yīng)用。在二進(jìn)制情況下，“1對(duì)應(yīng)載波頻率f1,“0對(duì)應(yīng)于載波頻率f2。二進(jìn)制頻移鍵控如兩個(gè)不同頻率交替發(fā)送的ASK信號(hào)。因此以調(diào)信號(hào)的時(shí)域表達(dá)式為12 St=ag(t-nT)coswt+g(t-nT)coswt這里 =2, =2 2FSK信號(hào)的波形如圖2.1示，由于2FSK可以看成是兩個(gè)不同頻率交替發(fā)送的ASK信號(hào)，所以圖2.1中所示的波形可以分解為圖2.2中a和(b)所示的

28、兩組波形13、14。 (a)圖2.1 2FSK信號(hào)波形圖 (b)圖 2.2 波形分解圖2FSK信號(hào)的調(diào)制可以看成是兩個(gè)2ASK信號(hào)對(duì)應(yīng)相加。在2FSK調(diào)制過(guò)程中，二值數(shù)字“1用頻率為f1的載波信號(hào)表示，二值數(shù)字“0用頻率為f215。載波f1載波f2數(shù)字信號(hào)信號(hào)輸出圖 2.3 2FSK調(diào)制原理由于2FSK可以看作是兩個(gè)ASK信號(hào)對(duì)應(yīng)相加，所以和ASK的解調(diào)方式一樣，2FSK的解調(diào)方式可以采用如圖2.4所示的相干解調(diào)方法。當(dāng)然，2FSK也可以采用非相干解調(diào)方法，在這里就不一一講述了16。帶通濾 波器W1抽樣脈沖帶通濾 波器W2相乘器低通 濾波器低通 濾波器相乘器抽樣判決器輸出輸入coswcosw圖

29、2.4 2FSK的相干解調(diào)2.3 CPLD的相關(guān)知識(shí)和相關(guān)描述語(yǔ)言2.3.1 CPLD的相關(guān)知識(shí) 自20世紀(jì)60年代初集成電路誕生以來(lái)，經(jīng)歷了SSI、MSI、LSI的開(kāi)展過(guò)程，目前已進(jìn)入超大規(guī)模VLSI和甚大規(guī)模ULSI階段，數(shù)字系統(tǒng)設(shè)計(jì)技術(shù)也隨之發(fā)生了嶄新的變化。簡(jiǎn)單的可編程邏輯器件PLD是20世紀(jì)70年代出來(lái)的一種半制定芯片。PLD是電子設(shè)計(jì)領(lǐng)域中最具活力和開(kāi)展前途的一項(xiàng)技術(shù)，它的影響絲毫不亞于70年代單片機(jī)的創(chuàng)造和使用。PLD能完成任何數(shù)字器件的功能，上至高性能CPU,下至簡(jiǎn)單的74電路，都可以用PLD來(lái)實(shí)現(xiàn)。使用PLD來(lái)開(kāi)發(fā)數(shù)字電路，可以大大縮短設(shè)計(jì)時(shí)間，減少PCB面積，提高系統(tǒng)的可靠

30、性。但是，簡(jiǎn)單的可編程邏輯器件使用是也有很多不便之處。例如，SPLD的陣列容量較小，不適合于規(guī)模較大的設(shè)計(jì)對(duì)象，如果用多片SPLD實(shí)現(xiàn)較大系統(tǒng)，就必須用印制版將它們連接起來(lái)，會(huì)導(dǎo)致電路動(dòng)態(tài)特性的惡化、本錢(qián)增加、可靠性降低以及生產(chǎn)周期長(zhǎng)；SPLD編程下載必須將芯片插入專(zhuān)用設(shè)備，使得編程不方便；SPLD的內(nèi)觸發(fā)器資源缺乏，并且輸入/輸出控制不夠完善等等。 針對(duì)上述SPLD的缺點(diǎn)，近年來(lái)開(kāi)展了一系列性能更為優(yōu)越的高密度可編程邏輯器件HDPLD。HDPLD單片的等效邏輯門(mén)數(shù)均在1000門(mén)以上，近年來(lái)有高達(dá)幾百萬(wàn)門(mén)的芯片推出。按照其單片內(nèi)的結(jié)構(gòu)不同，可以將其大致分為以下兩大類(lèi)：1陣列結(jié)構(gòu)擴(kuò)展型。這類(lèi)器件

31、是在PAL、GAL結(jié)構(gòu)的根底上加以擴(kuò)展和改良而得來(lái)的。如果說(shuō)SPLD是有一或陣列作為根本邏輯資源，那么這一類(lèi)HDPLD的根本資源就是多個(gè)SPLD多個(gè)PAL或多個(gè)GAL的集合，經(jīng)可編程互連結(jié)構(gòu)來(lái)組成更大規(guī)模的單片系統(tǒng)。2邏輯單元型。這類(lèi)HDPLD器件不再是SPLD的擴(kuò)展，它們有許多根本邏輯單元不是與或結(jié)構(gòu)組成，因?yàn)樗鼈儽举|(zhì)上是這些邏輯單元的矩陣。圍繞著該矩陣設(shè)置輸入/輸出I/O單元，在邏輯單元之間以及邏輯單元與I/O單元之間由可編程連線進(jìn)行連接。由PAL或GAL擴(kuò)展或改良所得的邏輯器件，通常稱(chēng)為陣列擴(kuò)展型的復(fù)雜PLDCPLD。 器件的擴(kuò)展采用分區(qū)擴(kuò)展的方法。這種結(jié)構(gòu)將有利于提高陣列資源的利用率、

32、降低功耗。這類(lèi)芯片包含假設(shè)干個(gè)SPLD，各SPLD有各自的與或陣列，還有假設(shè)干個(gè)I/O端和專(zhuān)用輸入端，再通過(guò)一定方式的全局性連線資源把這些SPLD互連起來(lái)，構(gòu)成規(guī)模較大的CPLD17、18。2.3.2 硬件描述語(yǔ)言的選擇 在對(duì)isp器件的編程過(guò)程中，我們可以選用幾種語(yǔ)言編寫(xiě)，比方ABEL-HDL，VHDL語(yǔ)言，Verilog HDL、AHDL等。下面我對(duì)這幾種硬件描述語(yǔ)言進(jìn)行介紹。(1) ABEL-HDL是由美國(guó)DATA I/O公司研制開(kāi)發(fā)的一種邏輯設(shè)計(jì)硬件描述語(yǔ)言，該語(yǔ)言適用于各種不同規(guī)模的可編程邏輯器件的設(shè)計(jì)，其根本單位為模塊，一項(xiàng)設(shè)計(jì)可用一個(gè)模塊，也可以用多個(gè)模塊組成。(2) AHDL是

33、一種模塊化的高級(jí)語(yǔ)言，它完全集成于MAX+PLUS2系統(tǒng)中，特別適合于描述復(fù)雜的組合邏輯、組運(yùn)算、狀態(tài)機(jī)和真值表。(3) Verilog HDL最初是于1983年由Gateway Design Automation公司為其模擬器產(chǎn)品開(kāi)發(fā)的一種硬件描述語(yǔ)言。那時(shí)它只是一種專(zhuān)用語(yǔ)言。由于他們的模擬、仿真器產(chǎn)品的廣泛應(yīng)用，Verilog HDL作為一種便于使用且實(shí)用的語(yǔ)言逐漸被眾多設(shè)計(jì)者所接受，且于1995年成為IEEE Std1364-1995。Verilog HDL用于從算法級(jí)、門(mén)級(jí)到開(kāi)關(guān)級(jí)的多種抽象設(shè)計(jì)層次的數(shù)字系統(tǒng)建模。它具有以下描述能力：設(shè)計(jì)的行為特性、設(shè)計(jì)的數(shù)據(jù)流特性、設(shè)計(jì)的結(jié)構(gòu)組成以及

34、包含響應(yīng)監(jiān)控和設(shè)計(jì)驗(yàn)證方面的時(shí)延和波形產(chǎn)生機(jī)制。此外，Verilog HDL語(yǔ)言提供了編程語(yǔ)言接口，有混合方式建模能力，如圖2.5示。 開(kāi)關(guān)RTL門(mén)門(mén)開(kāi)關(guān)算法圖2.5 混合設(shè)計(jì)層次建模 (4) 17-20。庫(kù)說(shuō)明LIBRARY 程序包PACKAGE實(shí)體ENTITY結(jié)構(gòu)體ARCHITECTURE結(jié)構(gòu)描述Structure行為描述Behavior Process數(shù)據(jù)流描述Data Flow配置CONFIGURATION5 VHDL與ABEL-HDL、Verilog HDL、AHDL的描述能力比擬通過(guò)前面的介紹，我們了解了三種語(yǔ)言的根本功能，我們知道VHDL和Verilog HDL作為被IEEE所采

35、用的兩種工業(yè)標(biāo)準(zhǔn)硬件描述語(yǔ)言，得到了眾多EDA公司的支持，在電子工程領(lǐng)域，已成為事實(shí)上的通用硬件描述語(yǔ)言，它們相對(duì)于ABEL-HDL語(yǔ)言、AHDL語(yǔ)言的功能更加強(qiáng)大。而且VHDL語(yǔ)言很早就成為IEEE標(biāo)準(zhǔn)，成為系統(tǒng)描述的國(guó)際公認(rèn)標(biāo)準(zhǔn)，得到眾多EDA公司的支持。VHDL語(yǔ)言覆蓋面廣，描述能力強(qiáng)，能支持硬件的設(shè)計(jì)、驗(yàn)證、綜合和測(cè)試；VHDL標(biāo)準(zhǔn)、標(biāo)準(zhǔn)，語(yǔ)法較為嚴(yán)格，采用VHDL的設(shè)計(jì)便于復(fù)用和交流，VHDL所具有的內(nèi)屬描述語(yǔ)句和子程序調(diào)用等功能，使設(shè)計(jì)者對(duì)完成的設(shè)計(jì)，不必改變?cè)闯绦颍恍韪淖儍?nèi)屬參數(shù)或函數(shù)，就可以改變?cè)O(shè)計(jì)的規(guī)模與結(jié)構(gòu)21；VHDL語(yǔ)言的還可以描述與工藝相關(guān)的信息，工藝參數(shù)可以通過(guò)設(shè)

36、計(jì)文件語(yǔ)言參數(shù)來(lái)調(diào)整，不會(huì)因工藝開(kāi)展與變化而使VHDL設(shè)計(jì)過(guò)時(shí)，設(shè)計(jì)的生命周期與其他設(shè)計(jì)相比是很長(zhǎng)的。所以我選用VHDL語(yǔ)言。2.4 設(shè)計(jì)方案的性能比擬2.4.1 用小邏輯器件實(shí)現(xiàn)根據(jù)2FSK的調(diào)制原理，我們可以將2FSK調(diào)制器分為以下幾個(gè)局部：隨機(jī)信號(hào)產(chǎn)生器、正弦信號(hào)發(fā)生器、反相器、相乘器和相加器?，F(xiàn)在的小邏輯器件功能齊全，完全可以用小邏輯器件來(lái)完成上述幾個(gè)模塊的設(shè)計(jì)。我選用了幾種簡(jiǎn)單的器件來(lái)實(shí)現(xiàn)。1用幾個(gè)D觸發(fā)器來(lái)做一個(gè)隨機(jī)信號(hào)產(chǎn)生器，或者用一個(gè)移位器件來(lái)產(chǎn)生隨機(jī)信號(hào)；2正弦信號(hào)就可以用一個(gè)正弦波振蕩器來(lái)完成，或者用一個(gè)同步脈沖經(jīng)過(guò)分頻器分頻，然后經(jīng)過(guò)帶通濾波器進(jìn)行濾波后，就可得到正弦波了

37、；3反相器是一種簡(jiǎn)單的邏輯器件，可采用非門(mén)；4相乘器就可以用兩個(gè)與非門(mén)來(lái)實(shí)現(xiàn)，兩個(gè)信號(hào)經(jīng)過(guò)兩次與門(mén)就成了兩信號(hào)相乘；5一個(gè)或門(mén)就相當(dāng)于相加器。當(dāng)然，以上各個(gè)局部也可以用其它方法和邏輯器件來(lái)實(shí)現(xiàn)，我就只說(shuō)了一些比擬簡(jiǎn)單的方法 。將以上各個(gè)部件根據(jù)2FSK的調(diào)制原理結(jié)合起來(lái)就可以實(shí)現(xiàn)2FSK調(diào)制了。結(jié)構(gòu)圖如圖2.7示。隨機(jī)信號(hào)振蕩器w1相乘器相乘器振蕩器w2相加器反相器2FSK信號(hào)圖2.7 小邏輯器件組成2FSK調(diào)制器由于小邏輯器件比擬容易生產(chǎn)，而且價(jià)格比擬廉價(jià)，所以可以很方便的實(shí)現(xiàn)2FSK的調(diào)制。但是，由于小邏輯器件主要用在對(duì)時(shí)間要求不是很?chē)?yán)格的場(chǎng)合，在制造時(shí)就沒(méi)有過(guò)多的考慮到傳輸中延遲的問(wèn)題，

38、并且不同的器件的響應(yīng)延遲也有較大的差異，而在通信系統(tǒng)中，信號(hào)的傳輸往往對(duì)器件響應(yīng)的實(shí)時(shí)性要求很高，很小的傳輸延遲就會(huì)造成接受端所接受的信號(hào)出現(xiàn)失真。所以小邏輯器件可以說(shuō)是很難滿(mǎn)足通信系統(tǒng)的實(shí)時(shí)性要求的，我們不能用小邏輯器件來(lái)做上述的2FSK調(diào)制器。 2.4.2 用2ASK的調(diào)制方案來(lái)實(shí)現(xiàn)2FSK調(diào)制在前面的講述中，提到過(guò)2FSK調(diào)制信號(hào)可以看作是兩個(gè)載波頻率不同的2ASK調(diào)制信號(hào)的波形組合而成的。那么我們可以用2ASK調(diào)制的方法來(lái)實(shí)現(xiàn)2FSK信號(hào)的調(diào)制。用頻率為f1的載波來(lái)表示數(shù)隨機(jī)數(shù)字信號(hào)中的“1，用頻率為f2的載波來(lái)表示數(shù)隨機(jī)數(shù)字信號(hào)中的“0。即先用頻率為f1的載波信號(hào)來(lái)對(duì)隨機(jī)信號(hào)進(jìn)行2A

39、SK調(diào)制用頻率為f1的載波代表“1，再將隨機(jī)數(shù)字信號(hào)反相，用頻率為f2的載波信號(hào)來(lái)對(duì)隨機(jī)信號(hào)進(jìn)行2ASK調(diào)制用頻率為f2的載波代表“0。最后將兩信號(hào)按時(shí)間順序合并，就得到了一個(gè)2FSK信號(hào)，其原理見(jiàn)圖2.8示。相加取反隨機(jī)信號(hào)2ASK調(diào)制器w2ASK調(diào)制器w2FSK信號(hào)圖2.8 用2ASK來(lái)實(shí)現(xiàn) 2FSK調(diào)制用2ASK調(diào)制的方法來(lái)實(shí)現(xiàn)2FSK調(diào)制是一種很直接、簡(jiǎn)潔的方法，它反映了2FSK的調(diào)制原理，利用了兩信號(hào)合一的方案，讓大家更進(jìn)一步了解了2ASK和2FSK之間的聯(lián)系，對(duì)我們學(xué)習(xí)和掌握通信原理的相關(guān)知識(shí)有很大幫助。但是，用該種方法有一些缺點(diǎn)：第一，它在調(diào)制過(guò)程中使用了兩次ASK調(diào)制器，浪費(fèi)了

40、一些器件，使得調(diào)制器的設(shè)計(jì)費(fèi)用很高，這是一個(gè)很不經(jīng)濟(jì)的方案；第二，這種方案也不能很好的解決信號(hào)調(diào)制過(guò)程中出現(xiàn)的傳輸延遲問(wèn)題，當(dāng)隨機(jī)信號(hào)經(jīng)過(guò)非門(mén)后，由于器件不是很理想，會(huì)出現(xiàn)傳輸延遲，使得兩路信號(hào)相加后與理論上的波形不一致，產(chǎn)生波形失真。2.4.3 用可編程邏輯器件設(shè)計(jì)2FSK調(diào)制器在可編程邏輯器件的系列產(chǎn)品種類(lèi)繁多的電子時(shí)代，我們就不用完全依靠硬件來(lái)實(shí)現(xiàn)2FSK的調(diào)制器了。我選擇了用CPLD來(lái)做2FSK調(diào)制器?？删幊踢壿嬈骷梢杂捎脩?hù)通過(guò)編程來(lái)決定芯片的最終功能，它與其它一些器件相比有一些很大的優(yōu)勢(shì)：1使研制時(shí)間縮短 可編程邏輯器件可以和其它規(guī)格型號(hào)的通用器件一樣在市場(chǎng)上買(mǎi)到，但它的功能的實(shí)現(xiàn)

41、完全獨(dú)立于工廠，有用戶(hù)在實(shí)驗(yàn)室就可以完成，而且采用了先進(jìn)的EDA技術(shù)，可編程邏輯器件的設(shè)計(jì)與編程均十分有效，整個(gè)設(shè)計(jì)通常只需要幾天就可以完成了；2降低了設(shè)計(jì)本錢(qián) 和以前的掩膜器件相比，可編程邏輯器件可以大量生產(chǎn)，不需要生產(chǎn)過(guò)程中進(jìn)行程序固化，不會(huì)產(chǎn)生產(chǎn)品滯銷(xiāo)，因此生產(chǎn)價(jià)格比擬廉價(jià)；3設(shè)計(jì)的靈活性高 編程邏輯器件是一種由用戶(hù)通過(guò)編程來(lái)實(shí)現(xiàn)芯片功能的器件，有較好的靈活性。它可以在完成設(shè)計(jì)后立即編程進(jìn)行驗(yàn)證，有利于較早發(fā)現(xiàn)設(shè)計(jì)中的問(wèn)題；它可以反復(fù)屢次編程，為設(shè)計(jì)和產(chǎn)品升級(jí)帶來(lái)方便；在系統(tǒng)設(shè)計(jì)中引入了“軟硬件的全新概念，使得電子系統(tǒng)有更好的靈活性和自適應(yīng)性。我用CPLD器件的相關(guān)原理設(shè)計(jì)了一個(gè)2FSK

42、的調(diào)制系統(tǒng)的模塊圖見(jiàn)圖2.9。其中的兩個(gè)頻率產(chǎn)生器和隨機(jī)數(shù)字信號(hào)產(chǎn)生器都是用同一塊CPLD芯片來(lái)實(shí)現(xiàn)。換句話說(shuō)就是只用一片芯片就可以完成設(shè)計(jì)了。在一片芯片里面完成整個(gè)2FSK的調(diào)制過(guò)程，即從隨機(jī)信號(hào)、載波信號(hào)等的發(fā)生到信號(hào)的調(diào)制過(guò)程都是用的一塊芯片來(lái)完成的，所有的模塊的時(shí)鐘信號(hào)都用的CPLD器件里面的同一個(gè)時(shí)鐘信號(hào)發(fā)生器來(lái)完成的，這樣幾可以比擬容易地實(shí)現(xiàn)各個(gè)信號(hào)的同步，較好地防止信號(hào)因在不同的時(shí)鐘信號(hào)的作用下而產(chǎn)生的信號(hào)延遲問(wèn)題。2.4.4 幾種方案的性能比擬由上所述，我們可以很清楚的看到，用小邏輯器件做2FSK調(diào)制系統(tǒng)會(huì)因?yàn)槭褂玫钠骷喽霈F(xiàn)較大的延時(shí)，是調(diào)制信號(hào)失真。而用兩個(gè)2ASK調(diào)制

43、器來(lái)實(shí)現(xiàn)2FSK調(diào)制雖然可以相應(yīng)的減少延時(shí)，但是價(jià)格有太貴。采用可編程邏輯器件設(shè)計(jì)2SK調(diào)制比其它兩種方案就有很大的優(yōu)勢(shì)。由CPLD設(shè)計(jì)的系統(tǒng)，所采用的器件少，價(jià)格廉價(jià)，靈活性好，它可以有用戶(hù)自己編程，在設(shè)計(jì)的過(guò)程中有很大的活動(dòng)空間。而且它的響應(yīng)速度很快，根本上可以滿(mǎn)足通信系統(tǒng)的實(shí)時(shí)性要求，是一個(gè)可取的設(shè)計(jì)方案。 隨著科技的不斷進(jìn)步，可編程邏輯器件的生產(chǎn)技術(shù)的不斷開(kāi)展，可編程邏輯器件的應(yīng)用的不斷推廣，目前可編程邏輯器件的生產(chǎn)廠家很多，可以說(shuō)各種品牌和型號(hào)的可編程邏輯器件是琳瑯滿(mǎn)目。由于不同的可編程邏輯器件生產(chǎn)廠家的生產(chǎn)CPLD器件的結(jié)構(gòu)大有不同，不同器件對(duì)應(yīng)的程序編寫(xiě)方法就不一樣，而且 VHD

44、L語(yǔ)言本身就具有強(qiáng)大的行為描述能力，用語(yǔ)言來(lái)描述硬件的行為，硬件不同時(shí)描述的方式就不一樣，每一款芯片都有其獨(dú)特的設(shè)計(jì)，我們?cè)诰帉?xiě)程序的時(shí)候要嚴(yán)格根據(jù)硬件的物理構(gòu)成來(lái)編寫(xiě)對(duì)應(yīng)的程序，使其完成我們所預(yù)想的功能。FPGA與CPLD是在PAL、GAL等器件的根底之上開(kāi)展起來(lái)的大規(guī)模集成可編程邏輯器件，與PAL、GAL等器件相比，CPLDFPGA的規(guī)模比擬大，一個(gè)CPLDFPGA芯片可以替代幾十甚至數(shù)百片通用IC芯片。這樣的CPLDFPGA實(shí)際上就是一個(gè)子系統(tǒng)部件。經(jīng)過(guò)十多年的開(kāi)展，國(guó)外許多公司相繼研制出各種類(lèi)型的CPLDFPGA。美國(guó)Altera公司的CPLD器件系列和Xilinx公司的FPGA器件系

45、列開(kāi)發(fā)較早，占據(jù)了國(guó)內(nèi)外較大的PLD市場(chǎng)，是目前CPLDFPGA市場(chǎng)應(yīng)用的主流。雖然FPGA與CPLD在結(jié)構(gòu)上有很多相似之處，但還是有一些差異。FPGA具有硬件結(jié)構(gòu)可以重構(gòu)的特點(diǎn)，適合于算法結(jié)構(gòu)固定、運(yùn)算量大的前端數(shù)字信號(hào)處理。新近推出的FPGA產(chǎn)品都采用多層布線結(jié)構(gòu)，更低的核心電壓，更豐富的I/O管腳，容量可以到達(dá)100K個(gè)邏輯單元，內(nèi)嵌入式的RAM資源等等，這都使得FPGA在數(shù)字信號(hào)處理領(lǐng)域顯示出自己特有的優(yōu)勢(shì)。而CPLD是標(biāo)準(zhǔn)的大規(guī)模集成電路，可用于各種數(shù)字邏輯系統(tǒng)的設(shè)計(jì)。近年來(lái)采用先進(jìn)的集成工藝和大批量生產(chǎn)，CPLD器件的本錢(qián)不斷下降，集成密度、速度和性能大幅度提高。一個(gè)芯片就可以實(shí)現(xiàn)

46、一個(gè)復(fù)雜的數(shù)字電路系統(tǒng)；由于該產(chǎn)品即適用于短研制周期、小批量產(chǎn)品的開(kāi)發(fā)，也可用于大批量產(chǎn)品的樣品復(fù)制，且開(kāi)發(fā)費(fèi)用低、時(shí)間短，給設(shè)計(jì)、修改帶來(lái)極大的方便21-24。CPLD是復(fù)雜的PLD，與SPLD相比，CPLD通常具有更多的輸入信號(hào)、乘積項(xiàng)和宏單元，內(nèi)含多個(gè)邏輯塊25。延時(shí)是所有的器件不可防止的問(wèn)題。CPLD器件的延時(shí)特性主要有：信號(hào)傳導(dǎo)延時(shí)、信號(hào)建立時(shí)間、時(shí)鐘輸出延時(shí)、以及存放器存放器延時(shí)26、27。與利用FPGA進(jìn)行電路設(shè)計(jì)實(shí)現(xiàn)相比擬，采用CPLD器件進(jìn)行設(shè)計(jì)實(shí)現(xiàn)后的延時(shí)特性通常是能夠預(yù)測(cè)的,即是說(shuō)，在開(kāi)始設(shè)計(jì)之前，用戶(hù)就可以很精確地估價(jià)設(shè)計(jì)的延時(shí)性能。這就是CPLD器件比FPGA器件的優(yōu)

47、越之處。而且與FPGA圖 3.1 延時(shí)參數(shù)的關(guān)系器件相比，CPLD器件比擬經(jīng)濟(jì)，適用范圍廣，而且在開(kāi)始設(shè)計(jì)之前，它的延時(shí)可以精確地估計(jì)，所以我選用CPLD器件來(lái)做這個(gè)設(shè)計(jì)。在上面對(duì)的芯片講述中，我們對(duì)CPLD器件的總體開(kāi)展情況有了一個(gè)較詳細(xì)的了解,對(duì)它的相關(guān)功能也有了一個(gè)大概的認(rèn)識(shí)。設(shè)計(jì)所選用的可編程邏輯器件是Xilinx公司生產(chǎn)的XC9500系列芯片。下面對(duì)Xilinx公司的XC9500系列的CPLD芯片進(jìn)行簡(jiǎn)要介紹。Xilinx公司的XC9500系列的CPLD芯片是一款高性能、有特點(diǎn)的可編程邏輯器件。這系列器件的一個(gè)重要特點(diǎn)是：一塊給定的芯片可以有幾個(gè)不同的封裝。這點(diǎn)很重要，不僅可以適應(yīng)不

48、同的制造方式，而且能夠提供一些選擇并節(jié)約外部I/O引腳數(shù)目。在大多數(shù)的應(yīng)用中，沒(méi)有必要使?fàn)顟B(tài)機(jī)或子系統(tǒng)中所有的內(nèi)部信號(hào)對(duì)系統(tǒng)的其它局部可見(jiàn)并為其所用。所以，盡管XC95108具有108個(gè)內(nèi)部宏單元，但是在該器件的84引腳PLCC版本中，至多只有64個(gè)宏單元輸出可以外部方式，連接起來(lái)。事實(shí)上，69個(gè)I/O腳的大多數(shù)常常用于輸入，在這種情況下外部可見(jiàn)的輸出更少。剩下的宏單元輸出在內(nèi)部仍然十分有用，因?yàn)榭梢酝ㄟ^(guò)CPLD的可編程內(nèi)部連線能力將它們?cè)趦?nèi)部連接起來(lái)，對(duì)于其輸出僅在內(nèi)部有效的那些宏單元，有時(shí)候被稱(chēng)為掩式宏單元buried macrocell。典型XC9500系列CPLD內(nèi)部結(jié)果的方框圖如圖

49、3.2所示，根據(jù)器件的編程，每一個(gè)外部I/O引腳可以用作輸入、輸出或雙向引腳。圖中底部的引腳還可用于特殊用途。其中有3個(gè)引腳中的任一個(gè)都可用作“全局時(shí)鐘GCK，并且稍后會(huì)知道每一個(gè)宏單元都能夠被編程，以便使用所選的時(shí)鐘輸入。一個(gè)引腳可用作“全局設(shè)置/重置GSR，且每個(gè)宏單元都能被編程以便將該信號(hào)用作異步預(yù)置或去除。最后，有兩個(gè)或四個(gè)引腳可用作“全局三態(tài)控制GTS，當(dāng)宏單元輸出與外部I/O引腳相連時(shí)，在每個(gè)宏單元中均可以選擇一個(gè)信號(hào)以控制相應(yīng)的輸出驅(qū)動(dòng)器進(jìn)行輸出。宏單元的輸出可以被配置為存放型或組合型。宏單元輸出的組合或存放信號(hào)均可反應(yīng)回乘積項(xiàng)陣列，這僅取決于宏單元的配置。從器件構(gòu)造上來(lái)講，它可

50、提供局域反應(yīng)即邏輯塊內(nèi)部的不使用PI的宏單元反應(yīng)，對(duì)其它邏輯塊無(wú)效和全局反應(yīng)通過(guò)PI進(jìn)行。局域反應(yīng)的優(yōu)點(diǎn)是在邏輯塊中實(shí)現(xiàn)對(duì)其它宏單元的信號(hào)快速傳送；而其弱點(diǎn)在于會(huì)引起復(fù)雜的時(shí)序問(wèn)題和占用資源。I/O塊開(kāi) 關(guān)矩 陣FB1(18個(gè)宏單元)FB2(18個(gè)宏單元)FB3(18個(gè)宏單元)FB4(18個(gè)宏單元)I/O輸入I/O/GCKI/O/GSRI/O/GTS圖3.2 Xilinx XC9500 系列CPLD的體系結(jié)構(gòu) XC9500的FB根本結(jié)構(gòu)如圖3.3所示，可編程“與陣列僅具有90個(gè)乘積可編程 “與陣列乘積項(xiàng)存儲(chǔ)單元分配器宏單元1宏單元2宏單元3 .宏單元17宏單元18來(lái)自開(kāi)關(guān)矩陣至開(kāi)關(guān)矩陣OUTP

51、TOE圖3.3 功能塊的體系結(jié)構(gòu)項(xiàng)。與16V8和22V10型PLD相比，XC9500和大多數(shù)CPLD宏單元都具有較少的“與項(xiàng)，16V8具有8個(gè)，20V10具有816個(gè)，XC9500那么只有5個(gè)。XC9500和其它CPLD都有乘積分配器product-term allocator，它能夠?qū)⒁粋€(gè)宏單元中未使用的乘積項(xiàng)分配給同一個(gè)FB中附近的其它宏單元使用2833。3.1.3 D/A轉(zhuǎn)換器由于CPLD只能產(chǎn)生數(shù)字信號(hào)，而2FSK信號(hào)為模擬信號(hào),因此需要在其輸出端加上D/A轉(zhuǎn)換器，方便觀察結(jié)果是否出現(xiàn)失真，以及失真的程度是否嚴(yán)重影響了信號(hào)的恢復(fù)。電壓輸出型DA轉(zhuǎn)換器雖有直接從電阻陣列輸出電壓的，但一般

52、采用內(nèi)置輸出放大器以低阻抗輸出。直接輸出電壓的器件僅用于高阻抗負(fù)載，由于無(wú)輸出放大器局部的延遲，故常作為高速DA轉(zhuǎn)換器使用。 根據(jù)設(shè)計(jì)的需要選擇了電壓輸出型D/A轉(zhuǎn)換器件TLC5620，它是電壓輸出型D/A轉(zhuǎn)換器，采用內(nèi)置輸出放大器以低阻抗輸出，直接輸出電壓的器件僅用于高阻抗負(fù)載，由于無(wú)輸出放大器局部的延遲，故常作為高速D/A轉(zhuǎn)換器實(shí)現(xiàn)數(shù)字頻率調(diào)制的一般方法有兩種，直接調(diào)制法和鍵控法。直接調(diào)制法即連續(xù)調(diào)制中信號(hào)產(chǎn)生的方法，是將輸入基帶脈沖去控制一個(gè)振蕩器的參數(shù)而改變振蕩頻率。這種方法容易實(shí)現(xiàn)輸出的波也連續(xù)，但電路的振蕩頻率穩(wěn)定性較差；鍵控法是利用數(shù)字信號(hào)控制兩個(gè)獨(dú)立振蕩器，兩個(gè)門(mén)電路按數(shù)字信號(hào)

53、的變化規(guī)律通斷，這種方法的轉(zhuǎn)換速度快、波形好、頻率穩(wěn)定性高，但會(huì)使波形失去聯(lián)系性。連續(xù)相位頻移鍵控CPFSK由其較好的相位連續(xù)性，因而有很好的頻譜特性，在設(shè)中得到了廣泛的應(yīng)用34、35。因此，設(shè)計(jì)研究的是二進(jìn)制連續(xù)相位頻移鍵控調(diào)制。根據(jù)前面的介紹，我們知道CPLD的功能很多。我們可以用一片CPLD芯片來(lái)做設(shè)計(jì)。我將整個(gè)系統(tǒng)共分為分頻器、m序列產(chǎn)生器、跳變檢測(cè)、數(shù)字選擇器二選一正弦波信號(hào)產(chǎn)生器和DAC數(shù)/模變換器等六局部，其中前五局部是由CPLD器件完成的。之所以有一個(gè)數(shù)/模變換器，是因?yàn)镕SK為模擬信號(hào)，而CPLD只能產(chǎn)生數(shù)字信號(hào)，因此，需對(duì)正弦信號(hào)采樣再經(jīng)過(guò)數(shù)/模變換得到所需的ASK信號(hào)，我

54、們可以選取當(dāng)前的普通CPLD器件來(lái)產(chǎn)生正弦信號(hào)的采樣值。外部時(shí)鐘發(fā)生器外部時(shí)鐘可以選擇用555定時(shí)器構(gòu)成的多諧振蕩器，這種電路比擬簡(jiǎn)單，而且實(shí)現(xiàn)也比擬方便。這個(gè)多諧振蕩器的電容充電和放電的時(shí)間是相同的。也就是它是一個(gè)比擬標(biāo)準(zhǔn)的方波信號(hào)發(fā)生器。但是多諧振蕩器產(chǎn)生的方波信號(hào)不像石英晶體震蕩器那樣規(guī)那么，而且穩(wěn)定性不高。在設(shè)計(jì)高頻率時(shí)鐘時(shí)，我們一般情況下不使用它。相比之下，采用石英晶體做時(shí)鐘信號(hào)更加精確，可以產(chǎn)生穩(wěn)定的高頻。因此，設(shè)計(jì)選用石英晶體來(lái)做方波信號(hào)發(fā)生起。2分頻器本次畢業(yè)設(shè)計(jì)的數(shù)據(jù)速率 1.2kb/s，要求產(chǎn)生一個(gè)1.2kHz的正弦信號(hào)，對(duì)正弦信號(hào)每周期取100個(gè)采樣點(diǎn)，因此要求產(chǎn)生3個(gè)時(shí)

55、鐘信號(hào)：1.2kHz數(shù)據(jù)速率、120kHz產(chǎn)生1.2kHz正弦信號(hào)的輸入時(shí)鐘、240kHz產(chǎn)生2.4kHz正弦信號(hào)的輸入時(shí)鐘?；鶞?zhǔn)時(shí)鐘已由一個(gè)外部時(shí)鐘120MHz提供，要得到前面三種時(shí)鐘，就需要首先設(shè)計(jì)一個(gè)模50的分頻器產(chǎn)生240kHz信號(hào)，再設(shè)計(jì)一個(gè)二分頻器，生產(chǎn)一個(gè)120kHz的信號(hào)，然后再前面的根底上再設(shè)計(jì)一個(gè)模100的分頻器，用來(lái)產(chǎn)生1.2kHz的隨機(jī)信號(hào)產(chǎn)生速率。2FSK信號(hào)可以分為相位連續(xù)和相位離散兩種。相位離散的2FSK信號(hào)不適合傳輸后的解調(diào)，我們一般情況下選用相位連續(xù)的2FSK調(diào)制36。這就是我們?cè)谠O(shè)計(jì)中用一個(gè)時(shí)鐘信號(hào)生產(chǎn)兩個(gè)載波信號(hào)的理由。假設(shè)兩個(gè)信號(hào)的頻率由同一振蕩信號(hào)源提

56、供，只是對(duì)其相應(yīng)地進(jìn)行分頻，這樣生產(chǎn)的兩個(gè)載頻就是相位連續(xù)的數(shù)字調(diào)頻信號(hào)，調(diào)制信號(hào)也便于觀察。3數(shù)字選擇器我們要用兩個(gè)不同頻率的正弦波來(lái)表示數(shù)字信號(hào)，為了方便在數(shù)字信號(hào)系統(tǒng)中信號(hào)同步的實(shí)現(xiàn)，我就用數(shù)字選擇器來(lái)實(shí)現(xiàn)兩個(gè)頻率之間的轉(zhuǎn)換。其中的示意圖3.4示。120kHz240kHzM隨機(jī)序列選擇端信號(hào)輸出圖3.4 數(shù)字選擇器當(dāng)m隨機(jī)序列產(chǎn)生數(shù)字信號(hào)“0時(shí)，就在數(shù)字選擇器的選擇端輸入“0 時(shí)，就選擇120kHz的信號(hào)送到輸出端；當(dāng)m隨機(jī)序列產(chǎn)生數(shù)字信號(hào)“1時(shí)，就在數(shù)字選擇器的選擇端輸入“1 時(shí)，就選擇240kHz的信號(hào)送到輸出端。這樣就實(shí)現(xiàn)兩個(gè)頻率間的轉(zhuǎn)換，而且整個(gè)過(guò)程不涉及比擬電路，可以防止信號(hào)的

57、時(shí)延。4數(shù)字信號(hào)發(fā)生器設(shè)計(jì)一個(gè)比擬完美的2FSK調(diào)制電路，就要求該電路可以產(chǎn)生比擬多的隨機(jī)信號(hào)，可以屢次觀察，進(jìn)行比擬，以便對(duì)系統(tǒng)進(jìn)行檢測(cè)。m序列是偽隨機(jī)序列的一種，它的顯著特點(diǎn)是： = 1 * GB3 隨機(jī)特性，有利于我們根據(jù)不同的信號(hào)對(duì)系統(tǒng)進(jìn)跟蹤； = 2 * GB3 預(yù)先可確定性，有利于我們把實(shí)際所的信號(hào)與理想信號(hào)進(jìn)行比照，改正錯(cuò)誤； = 3 * GB3 循環(huán)特性，有利于信號(hào)的重復(fù)出現(xiàn)，防止因?yàn)樵肼暩蓴_而對(duì)系統(tǒng)進(jìn)行錯(cuò)誤的判斷。因此它是一個(gè)比擬理想的隨機(jī)信號(hào)，在通信領(lǐng)域得到了廣泛運(yùn)用。在這次設(shè)計(jì)中我用一種帶有兩個(gè)反應(yīng)抽頭的三級(jí)反應(yīng)移位存放器得到一串“1110010循環(huán)序列，并采取措施防止進(jìn)

58、入全“0狀態(tài)，從而防止進(jìn)入死循環(huán)。在有必要的時(shí)候可以通過(guò)更換時(shí)鐘頻率，方便地改變輸入碼元的速率。m序列產(chǎn)生器的電路結(jié)果如圖3.5所示。D QCLKD QCLK或 門(mén)異或門(mén)或非門(mén)D QCLK時(shí)鐘信號(hào) 圖3.5 m序列產(chǎn)生器在設(shè)計(jì)中，隨機(jī)序列產(chǎn)生器輸出的信號(hào)用作數(shù)字信號(hào)。同時(shí)，它也是數(shù)字選擇器中控制載頻通過(guò)的選擇信號(hào)。5跳變檢測(cè)在2FSK信號(hào)中，由于是由兩個(gè)頻率不同的正弦波交替出現(xiàn)。這樣就不可防止的會(huì)出現(xiàn)在兩個(gè)頻率波的相交出會(huì)有斷點(diǎn)現(xiàn)象，導(dǎo)致波形不連續(xù)。將跳變檢測(cè)引入正弦波信號(hào)的產(chǎn)生中，可以使每次基帶信號(hào)碼元的上升沿或下降沿到來(lái)時(shí)，對(duì)應(yīng)輸出波形位于正弦波的sin0處。此電路的設(shè)計(jì)主要是便于觀察，確

59、保示波器上顯示為一個(gè)連續(xù)的波形?；鶐盘?hào)的跳變檢測(cè)可以有很多方法，在本設(shè)計(jì)中我選一種簡(jiǎn)便的跳變檢測(cè)方案如圖3.6所示。這是一種便于在可編程邏輯器件中實(shí)現(xiàn)的方案。它是將當(dāng)前的碼元值與前一時(shí)刻的碼元值相異或，根據(jù)所得的結(jié)果是否為數(shù)字“1，從而得到是否會(huì)出現(xiàn)跳變。該電路的真值表如表3.1示?？梢郧宄目吹疆?dāng)結(jié)果輸出數(shù)字“1時(shí)發(fā)生跳變。跳變輸出D QCLK異或門(mén)基帶碼元時(shí)鐘信號(hào)圖3.6 信號(hào)跳變檢測(cè)電路當(dāng)前碼元值前一時(shí)刻碼元值異或值是否跳變000否011是101是110否表3.1 跳變檢測(cè)電路真值表6載波信號(hào)產(chǎn)生器用數(shù)字電路和DAC變換可以產(chǎn)生要求的模擬信號(hào)。根據(jù)抽樣定理可知，當(dāng)用模擬信號(hào)最大頻率2倍

60、以上的速率對(duì)該模擬信號(hào)采樣時(shí)，便可以將原模擬信號(hào)不失真地恢復(fù)出來(lái)。我們這次設(shè)計(jì)要求得到的是一個(gè)用來(lái)作為載波的正弦信號(hào)，實(shí)驗(yàn)中對(duì)正弦波每個(gè)周期采樣100個(gè)點(diǎn)，即采樣速率為原正弦信號(hào)頻率的100倍，因此完全可以在信號(hào)接收端將原來(lái)正弦信號(hào)不失真地恢復(fù)出來(lái)，從而可以在接收端對(duì)ASK 信號(hào)正確的解調(diào)。經(jīng)D/A轉(zhuǎn)換后，可以在示波器上觀察到比擬理想的波形。這次設(shè)計(jì)中每個(gè)采樣點(diǎn)用8為量化編碼，即8為分辨率。采樣點(diǎn)的個(gè)數(shù)與分辨率的大小主要取決于CPLD器件的容量，其中分辨率的上下還與DAC的位數(shù)有關(guān)。在現(xiàn)在的許多實(shí)驗(yàn)說(shuō)明，采用8位分辨率和每周期100個(gè)采樣點(diǎn)可以到達(dá)理想效果。具體的正弦波信號(hào)產(chǎn)生器可以用狀態(tài)機(jī)來(lái)