基于TMS320C5416 DSP芯片的音頻信號的分析器的設(shè)計

1、基于TMS320C5416 DSP芯片音頻信號的分析器的設(shè)計1一、設(shè)計目的二、系統(tǒng)功能三、系統(tǒng)總體架構(gòu)四、硬件部分設(shè)計五、軟件部分設(shè)計2一、設(shè)計目的DSP 技術(shù)在音頻處理領(lǐng)域的應(yīng)用越來越廣。目前，在很多語音處理系統(tǒng)中都用到了語音分析模塊，采集現(xiàn)場的聲音并進(jìn)行頻譜分析。因此，音頻信號的分析器的設(shè)計是非常必要的。3二、系統(tǒng)功能本系統(tǒng)主要實現(xiàn)以下四大功能：1、語音采集2、語音存儲3、語音信號濾波4、頻譜分析二、系統(tǒng)功能本系統(tǒng)主要實現(xiàn)以下四大功能：1、語音采集2、語音存儲3、語音信號濾波4、頻譜分析二、系統(tǒng)功能本系統(tǒng)主要實現(xiàn)以下四大功能：1、語音采集2、語音存儲3、語音信號濾波4、頻譜分析4三、系統(tǒng)總

2、體架構(gòu)語音信號處理模塊音頻采集模塊存儲模塊5四、硬件部分設(shè)計（一）TMS320C5416 1）功能TMS320C5416作為主芯片實現(xiàn)語音信號采集、存儲和各模塊之間的通信等控制，其主要功能有：1、上電自舉2、讀取鍵盤值并初始化音頻編碼芯片和液晶屏，控制AIC23并通過液晶屏顯示AIC23 的工作狀態(tài)3、將采集壓縮后的音頻信號存儲在Flash 中。62）芯片簡介7采用了哈佛總線結(jié)構(gòu)，以8組16位總線為核心，形成了支持高速指令執(zhí)行的硬件基礎(chǔ)。8組總線分為1組程序總線，3組數(shù)據(jù)總線和4組地址總線。CPU采用了流水線指令執(zhí)行結(jié)構(gòu)和相應(yīng)的并行結(jié)構(gòu)設(shè)計，使其能在一個指令周期內(nèi)，高速地完成多項算術(shù)運算。共有

3、192千字的可尋址存儲空間。共分為3個獨立的可選擇空間，分別為：64千字的程序存儲空間；64千字的數(shù)據(jù)存儲空間；64千字的I/O空間。 芯片的系統(tǒng)控制是由程序計數(shù)器（PC），硬件堆棧，PC相關(guān)的硬件，外部復(fù)位信號，中斷，狀態(tài)寄存器和循環(huán)計數(shù)器（RC）等組成的。 83）接口介紹緩沖串口0和1的發(fā)送時鐘，用于對來自緩沖串行口發(fā)送移位寄存器和傳送至數(shù)據(jù)發(fā)送引腳的數(shù)據(jù)進(jìn)行定時 緩沖串行口數(shù)據(jù)發(fā)送端,來自緩沖串行口發(fā)送移位寄存器中的數(shù)據(jù)經(jīng)該引腳串行發(fā)送 用于發(fā)送輸出的幀同步脈沖 緩沖串行口數(shù)據(jù)接收端 用于接收輸入的幀同步脈沖 9（二）TLV320AIC23 1）功能從適應(yīng)語音信號頻率、滿足實時性、降低成

4、本、簡化設(shè)計的要求出發(fā)，本系統(tǒng)選擇TLV320AIC23。AIC23是一種高性能的立體聲音頻Codec芯片作為從設(shè)備，主要完成輸入語音信號的A/D轉(zhuǎn)換，該芯片構(gòu)成簡單，功能強大。10 AIC23的語音信號輸入可以是麥克輸入也可以是線路輸入，這可以通過配置寄存器選擇。當(dāng)能過麥克輸入人的說話聲時，綜合人聲的頻率、數(shù)據(jù)量大小的要求，采樣頻率不需要太高，設(shè)定為8KHz比較合適（語音信號的頻率范圍為300Hz-3400Hz ）。實驗證明，在這個采樣頻率下能清晰地采集、回放人的說話聲，并且具有較好的保真度。當(dāng)輸入為音樂或歌曲的線路輸入時，為了保證音質(zhì)不失真，采樣頻率可以設(shè)定為96KHz（音樂20Hz-20

5、kHz）。采樣頻率112）芯片簡介12工作電壓3.3 伏特，能在數(shù)字和模擬電壓下工作，與TMS320C5416 的I/O 電壓相兼容，其控制接口和數(shù)字接口與DSP 的MCBSP 端口能夠無縫連接 AIC23的模數(shù)轉(zhuǎn)換（ADCs）和數(shù)模轉(zhuǎn)換（DACs）部件高度集成在芯片內(nèi)部，采用了先進(jìn)的Sigma- delta 過采樣技術(shù)（Sigma- delta一般用于ADC中，是高精度的A/D轉(zhuǎn)換器，該轉(zhuǎn)換器的特點是將絕大多數(shù)的噪聲從動態(tài)轉(zhuǎn)移到阻態(tài)） 可以在8K到96K的頻率范圍內(nèi)提供16bit、20bit、24bit和32bit的采樣，ADC和DAC的輸出信噪比分別可以達(dá)到90dB和100dB。133）接

6、口介紹串行數(shù)據(jù)傳輸時鐘,當(dāng)AIC23為主模式時BCLK由AIC23產(chǎn)生并提供給DSP,頻率為主時鐘的1/4,當(dāng)從模式時由DSP產(chǎn)生 數(shù)字音頻接口DAC方向的數(shù)據(jù)輸入 數(shù)字音頻接口ADC方向的數(shù)據(jù)輸出 數(shù)字音頻接口DAC方向的幀信號 數(shù)字音頻接口ADC方向的幀信號 控制端口移位時鐘 控制端口串行數(shù)據(jù)輸入 片選信號（配置時有效） 數(shù)據(jù)控制接口數(shù)據(jù)音頻接口14 DSP模式下的數(shù)據(jù)傳輸時序 AIC23控制寄存器數(shù)據(jù)寫入時序 15（三） TMS320C5416DSP與TLV320AIC23的接口電路16（四）音頻接口電路模塊 麥克輸入電路線路輸入模塊電路 17耳機輸出模塊電路 線路輸出模塊電路 18（五

7、）電源接口電路模塊 TMS320C5416DSP芯片采用低電壓設(shè)計，并且采用雙電源供電，即內(nèi)核電源CVDD和I/O電源DVDD。I/O電源采用電源供電，而內(nèi)核電源采用供電，降低內(nèi)核電源的目的是為了降低功耗。由于TMS320C5416DSP芯片采用雙電源供電，使用時需要考慮它們的加電次序。在理想情況下，DSP芯片上的兩個電源應(yīng)該同時加電，但在有些場合很難做到。若不能做到同時加電，應(yīng)先對DVDD加電，然后再對CVDD加電，同時要求DVDD電壓不超過CVDD電壓2V，CVDD電壓不超過DVDD電壓0.5 V 。這個加電次序主要依賴于芯片內(nèi)部靜電保護(hù)電路，內(nèi)部保護(hù)電路如圖所示 內(nèi)部靜電保護(hù)電路 19產(chǎn)生電源電路 產(chǎn)生的電源電路20（六）flash存儲電路模塊 考慮到存儲器芯片的容量、系統(tǒng)供電、以及對語音信號的讀取速率，本系統(tǒng)采用了具有32M*8位存儲空間的Flash。錄音系統(tǒng)和放音系統(tǒng)的語音數(shù)據(jù)均存儲在Flash存儲器上。Flash存儲器是一種可在線進(jìn)行電擦寫可快速訪問，掉電后信息不會丟失的非易失性存儲器。 Flash有8位I/O 端口，地址、命令字以及數(shù)據(jù)復(fù)用這8位I/O 端口。它采用復(fù)雜的操作順序來區(qū)分地址、命