第三章微處理器20070909

1、第三章第三章 微處理器微處理器重點(diǎn)：8086CPU的組成及各部分的作用，8086的程序設(shè)計(jì)級(jí)模型，8086存儲(chǔ)器的分段、物理地址的形成 ，8086工作時(shí)序，堆棧的概念 難點(diǎn)：8086工作時(shí)序一、微處理器的性能指標(biāo)一、微處理器的性能指標(biāo) 字長(zhǎng)：是微處理器在交換、加工、存儲(chǔ)信息時(shí)，其信字長(zhǎng)：是微處理器在交換、加工、存儲(chǔ)信息時(shí)，其信息位的最基本的長(zhǎng)度。與數(shù)據(jù)總線的根數(shù)和內(nèi)部寄存息位的最基本的長(zhǎng)度。與數(shù)據(jù)總線的根數(shù)和內(nèi)部寄存器的位數(shù)相同。器的位數(shù)相同。 指令數(shù)：指令數(shù)： 基本指令執(zhí)行時(shí)間：基本指令即寄存器加法指令。基本指令執(zhí)行時(shí)間：基本指令即寄存器加法指令。 訪存空間：由地址總線的根數(shù)訪存空間：由地址

2、總線的根數(shù)n決定：決定：2n。 是否能夠構(gòu)成多處理器系統(tǒng)是否能夠構(gòu)成多處理器系統(tǒng) 工藝形式及其它工藝形式及其它第一節(jié)第一節(jié) 概述概述 例如： Intel 8086CPU：16位微處理器 采用HMOS工藝制造的 16根DB（字長(zhǎng)為16） 20根AB(可尋址的地址空間達(dá)220即1M字節(jié))。單一 5V 電源單相時(shí)鐘， 時(shí)鐘頻率為5MHz能與其他處理器組成多處理器系統(tǒng)。 Intel 8088CPU：準(zhǔn)16位微處理器：內(nèi)部寄存器、內(nèi)部運(yùn)算部件以及內(nèi)部操作都是按16位設(shè)計(jì)的，但對(duì)外的數(shù)據(jù)總線只有8條。二、二、 CPU的工作過(guò)程：的工作過(guò)程： 執(zhí)行一條指令又可分為以下四個(gè)基本操作：執(zhí)行一條指令又可分為以下四

3、個(gè)基本操作： 取出指令：從存儲(chǔ)器某個(gè)地址中取出要執(zhí)行的指令取出指令：從存儲(chǔ)器某個(gè)地址中取出要執(zhí)行的指令代代碼碼送到送到CPU內(nèi)部的指令寄存器暫存；內(nèi)部的指令寄存器暫存； 為下一為下一次取次取指令指令代碼代碼作好準(zhǔn)備，即形成下一作好準(zhǔn)備，即形成下一次取次取指令指令的的地址地址； 分析指令：把保存在指令寄存器中的指令送到指令譯分析指令：把保存在指令寄存器中的指令送到指令譯碼器，譯出該指令對(duì)應(yīng)的微操作；碼器，譯出該指令對(duì)應(yīng)的微操作； 執(zhí)行指令：根據(jù)指令譯碼，向各個(gè)部件發(fā)出相應(yīng)控制執(zhí)行指令：根據(jù)指令譯碼，向各個(gè)部件發(fā)出相應(yīng)控制信號(hào)，完成指令規(guī)定的各種操作信號(hào)，完成指令規(guī)定的各種操作。 第二節(jié)第二節(jié) 8

4、086CPU的內(nèi)部結(jié)構(gòu)的內(nèi)部結(jié)構(gòu)(編程結(jié)編程結(jié)構(gòu)構(gòu) )ALUTMPTMP標(biāo)志寄存器控制單元EU通用寄存器通用寄存器161616指令隊(duì)列緩沖器總線控制邏輯通信寄存器CSESSSDSIP地址產(chǎn)生器BIU1681620執(zhí)行部件EU的作用：負(fù)責(zé)執(zhí)行指令、形成有效地址EA。EU 包括三部分：=算術(shù)邏輯單元ALU+標(biāo)志寄存器+TMP 的作用是進(jìn)行算術(shù)邏輯運(yùn)算和形成有效地址。用來(lái)協(xié)助ALU完成各種運(yùn)算。用來(lái)存放反映ALU運(yùn)算結(jié)果的狀態(tài)和一些控制標(biāo)志。包括AX，BX，CX，DX，SI，DI，BP，SP：譯碼，形成控制信號(hào)。ALUTMPTMP標(biāo)志寄存器控制單元EU通用寄存器161616指令隊(duì)列緩沖器總線控制邏輯

5、通信寄存器CSESSSDSIP地址產(chǎn)生器BIU1681620 總線接口部件BIU的作用：預(yù)取指令、形成實(shí)際地址PA、輸入輸出數(shù)據(jù)。BIU主要由四部分組成： 指令隊(duì)列緩沖器：暫存指令。采用“先進(jìn)先出”的原則順序存放。 指令指針寄存器IP：存放下一條將要取的指令的有效地址。 總線控制邏輯：根據(jù)指令控制總線的分時(shí)使用。 地址產(chǎn)生器和段寄存器：段寄存器用來(lái)存放每種段的首地址，有DS、ES、DS、SS四種。地址產(chǎn)生器用來(lái)形成20位的實(shí)際地址PA。 PA=段寄存器左移4位+有效地址EA。即：“左移4位”中這個(gè)位位是指進(jìn)制位，而十六進(jìn)制位。左移 4 位二進(jìn)制數(shù)相當(dāng)于左移 1 位十六進(jìn)制數(shù)。有效地址EA段寄存

6、器實(shí)際地址PA00000150190150例：CS=2000H，IP=2344H，則PA=(CS)左移4位+(IP) =20000H+2344H =22344H 總線接口部件總線接口部件BIU和執(zhí)行部件和執(zhí)行部件EU并不是同步工作的，并不是同步工作的， 兩者的動(dòng)作管理遵循如下原則：兩者的動(dòng)作管理遵循如下原則： 1. 每當(dāng)每當(dāng)8086的指令隊(duì)列中有的指令隊(duì)列中有2個(gè)空，個(gè)空，BIU就會(huì)自動(dòng)把指就會(huì)自動(dòng)把指令取到指令隊(duì)列中。令取到指令隊(duì)列中。2. 而同時(shí)而同時(shí)EU從指令隊(duì)列取出一條指令，并用幾個(gè)時(shí)鐘從指令隊(duì)列取出一條指令，并用幾個(gè)時(shí)鐘周期去分析、執(zhí)行指令。周期去分析、執(zhí)行指令。3. 當(dāng)指令隊(duì)列已滿

7、，而且當(dāng)指令隊(duì)列已滿，而且EU對(duì)對(duì)BIU又無(wú)總線訪問(wèn)請(qǐng)求又無(wú)總線訪問(wèn)請(qǐng)求時(shí)，時(shí)，BIU便進(jìn)入空閑狀態(tài)。便進(jìn)入空閑狀態(tài)。4. 在執(zhí)行轉(zhuǎn)移、調(diào)用和返回指令時(shí)，指令隊(duì)列中的原有在執(zhí)行轉(zhuǎn)移、調(diào)用和返回指令時(shí)，指令隊(duì)列中的原有內(nèi)容被自動(dòng)清除。內(nèi)容被自動(dòng)清除。 “流水線流水線”結(jié)構(gòu)結(jié)構(gòu)8088的指令執(zhí)行過(guò)程的指令執(zhí)行過(guò)程通用數(shù)據(jù)寄存器通用數(shù)據(jù)寄存器AXBXCXDX0158 7ALAHBLBHCLCHDLDHSIDISPBPEU 中有中有4個(gè)個(gè)16位的通用數(shù)據(jù)寄存器和位的通用數(shù)據(jù)寄存器和2個(gè)變址寄存器、個(gè)變址寄存器、2個(gè)指針寄存器。個(gè)指針寄存器。1.16位通用數(shù)據(jù)寄存器包括位通用數(shù)據(jù)寄存器包括AX、BX、C

8、X、DX，它們，它們可以作為可以作為16位寄存器使用，位寄存器使用，也可以作為也可以作為8位寄存器使用（位寄存器使用（AH、AL、BH、BL、CH、CL、DH、DL）。主要用來(lái)保）。主要用來(lái)保存算術(shù)或邏輯運(yùn)算的操作數(shù)、中間運(yùn)算結(jié)存算術(shù)或邏輯運(yùn)算的操作數(shù)、中間運(yùn)算結(jié)果。果。 有其通用性，也有其特殊性。有其通用性，也有其特殊性。2.2個(gè)變址寄存器為個(gè)變址寄存器為SI、DI，是，是16位的寄位的寄存器，用于串操作中存放源與目標(biāo)地址，存器，用于串操作中存放源與目標(biāo)地址，但也有其通用性。但也有其通用性。3.2個(gè)指針寄存器是個(gè)指針寄存器是SP、BP，用于堆棧，用于堆棧操作中，操作中，SP為堆棧指針，為堆棧

9、指針，BP為基址指針。為基址指針。BP有通用性。有通用性。其中其中BX、DX、SI、DI、BP、SP用于存用于存放地址。放地址。在某些指令中規(guī)定了某些通用寄存器的專(zhuān)門(mén)用法， 這樣可以縮短指令代碼長(zhǎng)度；或使這些寄存器的使用具有隱含的性質(zhì)， 以簡(jiǎn)化指令的書(shū)寫(xiě)形式（即在指令中不必寫(xiě)出使用的寄存器名稱(chēng)）。 通用寄存器的隱含用法如左表所示。 AXAL在輸入在輸入/輸出指令中用作數(shù)據(jù)寄存器；在乘法指令中輸出指令中用作數(shù)據(jù)寄存器；在乘法指令中存放被乘數(shù)或乘積；在除法指令中存放被除數(shù)或商存放被乘數(shù)或乘積；在除法指令中存放被除數(shù)或商AH在在LAHF指令中作為目標(biāo)寄存器使用指令中作為目標(biāo)寄存器使用AL在在BCD碼

10、及碼及ASC運(yùn)算指令中作累加器使用；在運(yùn)算指令中作累加器使用；在XLAT指令中作累加器使用指令中作累加器使用BX在間接尋址方式中作基址寄存器使用；在在間接尋址方式中作基址寄存器使用；在XLAT指指令中作基址寄存器使用令中作基址寄存器使用CX在循環(huán)指令和字符串指令中作為循環(huán)次數(shù)計(jì)數(shù)器在循環(huán)指令和字符串指令中作為循環(huán)次數(shù)計(jì)數(shù)器,每每作一次循環(huán)，作一次循環(huán)，CX的內(nèi)容自動(dòng)減的內(nèi)容自動(dòng)減1CL在移位在移位/循環(huán)指令中作移位次數(shù)計(jì)數(shù)器使用循環(huán)指令中作移位次數(shù)計(jì)數(shù)器使用DX在字乘法在字乘法/除法指令中存放乘積高位或被除數(shù)高位或除法指令中存放乘積高位或被除數(shù)高位或余數(shù)；在間接尋址的輸入余數(shù)；在間接尋址的輸入

11、/輸出指令中作地址寄存器輸出指令中作地址寄存器使用使用SI在字符串運(yùn)算指令中作源變址寄存器使用；在間接在字符串運(yùn)算指令中作源變址寄存器使用；在間接尋址的指令中作變址寄存器使用尋址的指令中作變址寄存器使用DI在字符串運(yùn)算指令中作目標(biāo)變址寄存器使用；在間在字符串運(yùn)算指令中作目標(biāo)變址寄存器使用；在間接尋址中作變址寄存器使用接尋址中作變址寄存器使用BP在間接尋址的指令中作基址指針使用在間接尋址的指令中作基址指針使用SP在堆棧操作中作堆棧指針使用在堆棧操作中作堆棧指針使用標(biāo)志寄存器標(biāo)志寄存器FR OF DF IF TF SF ZF AF PF CFOF溢出標(biāo)志，溢出標(biāo)志，OF=CF CD。OF=1，有溢

12、出，有溢出（有符號(hào)數(shù)）。（有符號(hào)數(shù)）。7位未用位未用6位狀態(tài)標(biāo)志位狀態(tài)標(biāo)志位位3位控制位位控制位CF進(jìn)位標(biāo)志進(jìn)位標(biāo)志,CF=1,有進(jìn)有進(jìn)(借借)位位(算術(shù)）算術(shù)）PF奇偶標(biāo)志，奇偶標(biāo)志，PF=1，含，含1個(gè)數(shù)為偶數(shù)。個(gè)數(shù)為偶數(shù)。AF輔助進(jìn)位位，輔助進(jìn)位位，AF=1，D3向向D4有進(jìn)借位有進(jìn)借位SF符號(hào)標(biāo)志，符號(hào)標(biāo)志，SF=1，D7（D15）=1零標(biāo)志，零標(biāo)志，ZF=1，結(jié)果為零，結(jié)果為零IF中斷允許標(biāo)志，中斷允許標(biāo)志，IF=1，允許，允許CPU響應(yīng)外設(shè)通過(guò)可響應(yīng)外設(shè)通過(guò)可屏蔽中斷請(qǐng)求線提出的中斷屏蔽中斷請(qǐng)求線提出的中斷DF 方向標(biāo)志，串，方向標(biāo)志，串，DF=1，減址，減址TF跟蹤標(biāo)志，跟蹤標(biāo)志

13、，TF=1，CPU進(jìn)入單步運(yùn)行狀態(tài)。進(jìn)入單步運(yùn)行狀態(tài)。 標(biāo)志寄存器中的狀態(tài)標(biāo)志的狀態(tài)表示符號(hào)標(biāo)志OFDFIFSFZFAFPFCFOVDNEINGZRACPECYNVUPDIPLNZNAPONC為1的符號(hào)為0的符號(hào)例：說(shuō)明運(yùn)算結(jié)果對(duì)標(biāo)志位的影響段寄存器段寄存器 存儲(chǔ)器分段原因：存儲(chǔ)器分段原因：16位地址寄存器與位地址寄存器與20位地址總線之位地址總線之間的矛盾。間的矛盾。 段的起始地址特征：實(shí)際地址的低段的起始地址特征：實(shí)際地址的低4位（二進(jìn)制）為零。位（二進(jìn)制）為零。實(shí)際地址的高實(shí)際地址的高16位稱(chēng)為段基址。段內(nèi)偏移地址（有效位稱(chēng)為段基址。段內(nèi)偏移地址（有效地址）。地址）。段基址段基址*16=

14、段起始地址。段起始地址。 段的最大長(zhǎng)度：段的最大長(zhǎng)度：64K。（與。（與16位寄存器相對(duì)應(yīng)）位寄存器相對(duì)應(yīng)） 段的分類(lèi)：分四大功能段：數(shù)據(jù)段、代碼段、堆棧段段的分類(lèi)：分四大功能段：數(shù)據(jù)段、代碼段、堆棧段和附加段。段寄存器存放當(dāng)前段的段基址。和附加段。段寄存器存放當(dāng)前段的段基址。程序設(shè)計(jì)級(jí)模型程序設(shè)計(jì)級(jí)模型AXBXCXDXSIDIBPSPFRDSCSSSESIP14個(gè)16位的寄存器存儲(chǔ)器結(jié)構(gòu)存儲(chǔ)器結(jié)構(gòu) 1。存儲(chǔ)器的標(biāo)準(zhǔn)結(jié)構(gòu)。存儲(chǔ)器的標(biāo)準(zhǔn)結(jié)構(gòu) 2。數(shù)據(jù)存放規(guī)則：規(guī)則存放和非規(guī)則存放。數(shù)據(jù)存放規(guī)則：規(guī)則存放和非規(guī)則存放 3。8086對(duì)存儲(chǔ)器的訪問(wèn)：讀取一個(gè)規(guī)則字，需訪問(wèn)存對(duì)存儲(chǔ)器的訪問(wèn)：讀取一個(gè)規(guī)則

15、字，需訪問(wèn)存儲(chǔ)器一次；讀取非規(guī)則字，需訪問(wèn)兩次存儲(chǔ)器。儲(chǔ)器一次；讀取非規(guī)則字，需訪問(wèn)兩次存儲(chǔ)器。8086CPU對(duì)存儲(chǔ)器的組織SEL A0A18高位（奇數(shù)）庫(kù)512K*8D0D7SEL A0A18低位（偶數(shù)）庫(kù)512K*8D0D7A1A19A0BHED8D15D0D7 BHE A0 訪問(wèn)庫(kù)名 0 0 雙庫(kù)，實(shí)現(xiàn)16位數(shù)據(jù)的傳送 0 1 奇地址高位庫(kù)，實(shí)現(xiàn)8位數(shù)據(jù)的傳送 1 0 偶地址低位庫(kù)，實(shí)現(xiàn)8位數(shù)據(jù)的傳送 1 1 不傳送8086的工作模式 最大模式：有多個(gè)微處理器 最小模式：僅有8086一個(gè)微處理器8086CPU引腳及功能引腳及功能 40根引腳根引腳 分時(shí)復(fù)用分時(shí)復(fù)用 1。AD0AD15：T

16、1A（三態(tài)輸出）；（三態(tài)輸出）；T2T4D（三態(tài)雙向）（三態(tài)雙向） 2。A16/S3A19/S6：T1A；T2T4狀態(tài)狀態(tài) 3。VCC，GND，GND 4。控制總線：?？刂瓶偩€：17根根S3、S4表示用何段寄存器表示用何段寄存器 S4S3 段寄存器段寄存器 0 0 ES 0 1 SS 1 0 CS（I/O、INT） 1 1 DSS5=IF，S6=0地址鎖存器存儲(chǔ)器I/O芯片VCC時(shí)鐘發(fā)生器數(shù)據(jù)收發(fā)器 MN/MX RD CLK WRREADY M/IORESET ALE TEST BHE A16A19AD0AD15HLDA . HOLD .8086INTA .INTR DEN NMI DT/RBHE數(shù)據(jù)輸入 8086CPU內(nèi)部時(shí)序 總線周期（也稱(chēng)機(jī)器周期）：CPU訪問(wèn)一次存儲(chǔ)器或I/O設(shè)備所需要的時(shí)間稱(chēng)為總線周期。 等待周期：因存儲(chǔ)器或I/O設(shè)備速度慢引起的。 空閑周期：因CPU執(zhí)行指令所需時(shí)間長(zhǎng)或在多微處理器系統(tǒng)中微處理器交換總線