第8章 時序邏輯電路

1、用驅(qū)動方程、狀態(tài)方程和時序圖分析時序邏用驅(qū)動方程、狀態(tài)方程和時序圖分析時序邏 了解：了解：中規(guī)模集成移位寄存器的中規(guī)模集成移位寄存器的應(yīng)用方法應(yīng)用方法。掌握：掌握：輯電路的輯電路的方法方法。集成時序邏輯電路器件功能表的讀法。集成時序邏輯電路器件功能表的讀法。單向、雙向及循環(huán)移位寄存器的邏輯功能。單向、雙向及循環(huán)移位寄存器的邏輯功能。 熟悉：熟悉：移位寄存器的移位寄存器的工作原理。工作原理。本章教學(xué)基本要求本章教學(xué)基本要求常用中規(guī)模計數(shù)器的常用中規(guī)模計數(shù)器的應(yīng)用方法應(yīng)用方法。同步和異步二進(jìn)制、十進(jìn)制、同步和異步二進(jìn)制、十進(jìn)制、N進(jìn)制及各種可進(jìn)制及各種可逆計數(shù)器的工作原理的逆計數(shù)器的工作原理的分析

2、方法分析方法。 第第8 8章章 時序邏輯電路時序邏輯電路 8.1 8.1 時序電路的分析時序電路的分析 8.2 8.2 寄存器寄存器 8.3 8.3 計數(shù)器計數(shù)器8.4 8.4 時序電路的設(shè)計時序電路的設(shè)計 概述概述 時序邏輯電路：任一時刻的輸出信號不僅取決于時序邏輯電路：任一時刻的輸出信號不僅取決于該時刻的輸入信號，而且還取決于電路原來的狀態(tài)。該時刻的輸入信號，而且還取決于電路原來的狀態(tài)。一、時序邏輯電路的組成一、時序邏輯電路的組成存儲電路存儲電路組合邏輯電路組合邏輯電路x1xnz1zmq1qjy1yk電路結(jié)構(gòu)：電路結(jié)構(gòu)：由存儲電路和組合邏輯電路組成。由存儲電路和組合邏輯電路組成。時序邏輯電

3、路的結(jié)構(gòu)框圖 二、時序邏輯電路的分類二、時序邏輯電路的分類 沒有統(tǒng)一的時鐘脈沖信號，各觸發(fā)器狀態(tài)的變化沒有統(tǒng)一的時鐘脈沖信號，各觸發(fā)器狀態(tài)的變化不不是同時是同時發(fā)生，而是有先有后。發(fā)生，而是有先有后。按照按照觸發(fā)觸發(fā)器的器的動作動作特點(diǎn)特點(diǎn)同步時序邏輯電路同步時序邏輯電路異步時序邏輯電路異步時序邏輯電路 所有觸發(fā)器的狀態(tài)變化都是在所有觸發(fā)器的狀態(tài)變化都是在同一時鐘同一時鐘信號作用下信號作用下同時同時發(fā)生的。發(fā)生的。1JC11K1JC11K1JC11K&FF1FF0FF2ZCPQ2Q1Q0CP1JC11K1JC11K1JC11K&FF1FF0FF2ZQ2Q1Q0三、時序邏輯功能的描述方法三、時序

4、邏輯功能的描述方法1.1.邏輯方程式邏輯方程式輸出方程輸出方程驅(qū)動方程（激勵方程、輸入方程）驅(qū)動方程（激勵方程、輸入方程）次態(tài)方程（狀態(tài)方程）次態(tài)方程（狀態(tài)方程）2.2.狀態(tài)真值表狀態(tài)真值表 也稱狀態(tài)遷移表或也稱狀態(tài)遷移表或狀態(tài)表狀態(tài)表，用列表的方式來描述時序，用列表的方式來描述時序邏輯電路邏輯電路輸出輸出Z Z、次態(tài)次態(tài)Q Qn+1n+1和和外部輸入外部輸入X X、現(xiàn)態(tài)現(xiàn)態(tài)Q Qn n之間的邏之間的邏輯關(guān)系。輯關(guān)系。將驅(qū)動方程代入相應(yīng)觸發(fā)器的特征方程中所得到的方程將驅(qū)動方程代入相應(yīng)觸發(fā)器的特征方程中所得到的方程 時序電路的輸出邏輯表達(dá)式時序電路的輸出邏輯表達(dá)式各觸發(fā)器輸入信號的邏輯表達(dá)式各觸

5、發(fā)器輸入信號的邏輯表達(dá)式 假定一個狀態(tài)（現(xiàn)態(tài)），將其代入次態(tài)方程就可得出相應(yīng)假定一個狀態(tài)（現(xiàn)態(tài)），將其代入次態(tài)方程就可得出相應(yīng)的次態(tài)。逐個假定狀態(tài)，并列表表示，即得狀態(tài)真值表。的次態(tài)。逐個假定狀態(tài)，并列表表示，即得狀態(tài)真值表。3.3.狀態(tài)轉(zhuǎn)移圖狀態(tài)轉(zhuǎn)移圖X1X0/ZQ1Q0Q2Q1Q00001111001/111/011/010/111/001/111/010/110/101/110/1000001010011111110101100 也稱也稱狀態(tài)圖狀態(tài)圖，是用幾何圖形的方式來描述時序邏輯，是用幾何圖形的方式來描述時序邏輯電路電路輸入輸入X X、輸出、輸出Z Z以及以及狀態(tài)轉(zhuǎn)移規(guī)律狀態(tài)轉(zhuǎn)移規(guī)律

6、之間的邏輯關(guān)系。之間的邏輯關(guān)系。4.4.時序圖時序圖在時鐘脈沖在時鐘脈沖 CPCP作用下，各觸發(fā)器狀態(tài)變化的作用下，各觸發(fā)器狀態(tài)變化的波形圖波形圖。 用圓圈及其內(nèi)的標(biāo)注表示電路的所有穩(wěn)態(tài)，用箭頭表用圓圈及其內(nèi)的標(biāo)注表示電路的所有穩(wěn)態(tài)，用箭頭表示狀態(tài)轉(zhuǎn)換的方向，箭頭旁的標(biāo)注表示狀態(tài)轉(zhuǎn)換的條件，示狀態(tài)轉(zhuǎn)換的方向，箭頭旁的標(biāo)注表示狀態(tài)轉(zhuǎn)換的條件，從而得到的狀態(tài)轉(zhuǎn)移圖。從而得到的狀態(tài)轉(zhuǎn)移圖。第第8章章 時序邏輯電路時序邏輯電路 時序邏輯電路的分析，就是根據(jù)給定的時序邏時序邏輯電路的分析，就是根據(jù)給定的時序邏輯電路圖，輯電路圖，找出該時序邏輯電路在輸入信號及時鐘找出該時序邏輯電路在輸入信號及時鐘信號作用

7、下，電路的狀態(tài)及輸出的變化規(guī)律信號作用下，電路的狀態(tài)及輸出的變化規(guī)律，從而，從而了解該時序邏輯電路的邏輯功能。了解該時序邏輯電路的邏輯功能。8.18.1時序邏輯電路的分析時序邏輯電路的分析第第8章章 時序邏輯電路時序邏輯電路邏輯圖邏輯圖 時鐘方程、時鐘方程、 驅(qū)動方程、驅(qū)動方程、 輸出方程輸出方程次態(tài)方程次態(tài)方程狀態(tài)圖或狀態(tài)圖或時序圖時序圖判斷電路判斷電路邏輯功能邏輯功能1234一、時序邏輯電路的分析步驟一、時序邏輯電路的分析步驟寫寫方方程程狀態(tài)表狀態(tài)表5第第8章章 時序邏輯電路時序邏輯電路 Y Q1 Q1 Q2 Q2 1J C1 1K 1J C1 1K 1J C1 1K & Q0 Q0 FF

8、0 FF1 FF2 CP CPCPCPCP012nnQQY21nnnnnnQKQJQKQJQKQJ202001011212 時鐘方程：時鐘方程：輸出方程：輸出方程：同步時序電路的時同步時序電路的時鐘方程可省去不寫。鐘方程可省去不寫。驅(qū)動方程：驅(qū)動方程：1寫寫方方程程式式二、二、 同步時序邏輯電路分析舉例同步時序邏輯電路分析舉例第第8章章 時序邏輯電路時序邏輯電路2求次態(tài)方程求次態(tài)方程JK JK 觸發(fā)器的特征方程：觸發(fā)器的特征方程：nnnQKQJQ1將各觸發(fā)器的驅(qū)動方程代入，即得電路的將各觸發(fā)器的驅(qū)動方程代入，即得電路的次態(tài)方程次態(tài)方程：nnnnnnnnnnnnnnnnnnnnnnnnQQQQQ

9、QKQJQQQQQQQKQJQQQQQQQKQJQ202020000100101011111112121222212nnnnnnQKQJQKQJQKQJ202001011212 第第8章章 時序邏輯電路時序邏輯電路3列狀態(tài)表列狀態(tài)表nnnnnnnnQQYQQQQQQ21210011112 0 0 00 0 10 1 1 1 1 11 1 01 0 0 0 1 01 0 1 0 0 10 1 11 1 11 1 0 1 0 00 0 01 0 1 0 1 0000001010001000101112YQQQnnn0001010101112YQQQnnn0011011101112YQQQnnn01

10、10111101112YQQQnnn0110101101112YQQQnnn1100100101112YQQQnnn0011001101112YQQQnnn1100110101112YQQQnnn有效有效循環(huán)循環(huán)無效無效循環(huán)循環(huán)有效有效狀態(tài)狀態(tài)無效無效狀態(tài)狀態(tài) 將現(xiàn)態(tài)代入次態(tài)方程求次態(tài)將現(xiàn)態(tài)代入次態(tài)方程求次態(tài)將新狀態(tài)作現(xiàn)態(tài)，再計算下一個次態(tài)。將新狀態(tài)作現(xiàn)態(tài)，再計算下一個次態(tài)。一直計算到狀態(tài)進(jìn)入循環(huán)為止一直計算到狀態(tài)進(jìn)入循環(huán)為止第第8章章 時序邏輯電路時序邏輯電路 000001011 /1 /0 100110111 /0 /0 /0 /0 (a) 有有效效循循環(huán)環(huán) 010 101 (b) 無無效

11、效循循環(huán)環(huán) /0 /1 排排列列順順序序： /Y nnnQQQ012 4畫狀態(tài)圖、時序圖畫狀態(tài)圖、時序圖狀態(tài)圖狀態(tài)圖每每6 6個個脈沖脈沖循環(huán)一次，循環(huán)一次，有一個有一個進(jìn)位進(jìn)位輸出輸出無效態(tài)不能在無效態(tài)不能在脈沖的作用下脈沖的作用下回到有效態(tài)回到有效態(tài),電電路路不能自啟動不能自啟動123456圓圈內(nèi)表示圓圈內(nèi)表示 Q2 Q1 Q0 的狀態(tài)；箭頭的狀態(tài)；箭頭表示電路狀態(tài)轉(zhuǎn)換的方向；箭頭上方的表示電路狀態(tài)轉(zhuǎn)換的方向；箭頭上方的“ x / y ”中，中，x 表示轉(zhuǎn)換所需的輸入變表示轉(zhuǎn)換所需的輸入變量取值，量取值，y 表示現(xiàn)態(tài)下的輸出值。本例表示現(xiàn)態(tài)下的輸出值。本例中沒有輸入變量，故中沒有輸入變量，

12、故 x 處空白。處空白。Q2 Q1 Q0 x / y第第8章章 時序邏輯電路時序邏輯電路 1 2 3 4 5 6 CP Q0 Q1 Q2 Y 5電電路路功功能能時時序序圖圖 有效循環(huán)的有效循環(huán)的6 6個狀態(tài)分別是個狀態(tài)分別是0 05 5這這6 6個十進(jìn)個十進(jìn)制數(shù)字的制數(shù)字的格雷碼格雷碼，并且在時鐘脈沖，并且在時鐘脈沖CP CP 的作用下，的作用下，這這6 6個狀態(tài)是按個狀態(tài)是按遞增遞增規(guī)律變化的，即：規(guī)律變化的，即：000000001011111110100001011111110100000000 這是一個用這是一個用格雷碼格雷碼表示的表示的六進(jìn)制同步加法計六進(jìn)制同步加法計數(shù)器數(shù)器。當(dāng)對第。

13、當(dāng)對第6 6個脈沖計數(shù)時，計數(shù)器又重新從個脈沖計數(shù)時，計數(shù)器又重新從000000開始計數(shù)，并產(chǎn)生輸出開始計數(shù)，并產(chǎn)生輸出Y Y1 1。000100111011001110000進(jìn)位進(jìn)位 必須畫出必須畫出一個計數(shù)周一個計數(shù)周期的波形。期的波形。第第8章章 時序邏輯電路時序邏輯電路FF0FF1FF2&CCPJ0K0Q0J1K1Q1J2K2Q20Q1Q2Q解：解： 分析電路組成。分析電路組成。 寫出驅(qū)動方程和輸出方程。寫出驅(qū)動方程和輸出方程。 02,nJQ01K n10K =Q21K 201nnnCQ Q Q例例2 2： 分析下圖所示時序邏輯電路的邏輯功能。分析下圖所示時序邏輯電路的邏輯功能。,01

14、nQJ ,102nnQQJ 第第8章章 時序邏輯電路時序邏輯電路 求次態(tài)方程求次態(tài)方程。（將驅(qū)動方程代入。（將驅(qū)動方程代入JKJK觸發(fā)器的特征方程。）觸發(fā)器的特征方程。）1,nnnQJQKQ可得：可得：10000020, nnnnnQJ QK QQ QCP11111011, nnnnnQJ QK QQQCP122220122, nnnnnnQJ QK QQ Q QCP 將輸入信號和現(xiàn)態(tài)的各種取值組合代入次態(tài)方程，將輸入信號和現(xiàn)態(tài)的各種取值組合代入次態(tài)方程，得狀態(tài)表：得狀態(tài)表：2nQ1nQ0nQ12nQ11nQ10nQC0 0 00 0 10 0 10 1 00 1 11 0 01 0 11 1

15、 01 1 10 1 00 1 11 0 00 0 00 1 00 1 00 0 000001000第第8章章 時序邏輯電路時序邏輯電路 由狀態(tài)表作狀態(tài)圖：由狀態(tài)表作狀態(tài)圖：000001010101011110100111Q2Q1Q0/C/0/0/0/0/1 結(jié)論：結(jié)論：該電路是一個同步五進(jìn)制（模該電路是一個同步五進(jìn)制（模5 5）的加）的加法計數(shù)器，能夠自動啟動，法計數(shù)器，能夠自動啟動，C C為進(jìn)位端。為進(jìn)位端。閉合回路閉合回路中中的為的為“有效狀態(tài)有效狀態(tài)”閉合回路閉合回路外外的為的為“無效狀態(tài)無效狀態(tài)” 當(dāng)電路處于當(dāng)電路處于任一無效狀態(tài)任一無效狀態(tài)時，若能在時鐘信號作用下時，若能在時鐘信號

16、作用下進(jìn)進(jìn)入有效狀態(tài)入有效狀態(tài)，稱該電路具有自，稱該電路具有自啟動能力；否則，該電路無自啟動能力；否則，該電路無自啟動能力。啟動能力。第第8章章 時序邏輯電路時序邏輯電路三、異步時序邏輯電路的分析三、異步時序邏輯電路的分析異步異步與同步時序電路的根本區(qū)別在于前者與同步時序電路的根本區(qū)別在于前者不受同一時鐘控制不受同一時鐘控制，而后者受同一時鐘控制。，而后者受同一時鐘控制。因此，分析異步時序電路時因此，分析異步時序電路時需寫出時鐘方程需寫出時鐘方程，并特別注意各觸發(fā)器的時鐘條件何時滿足。并特別注意各觸發(fā)器的時鐘條件何時滿足。第第8章章 時序邏輯電路時序邏輯電路分析舉例例例3 3 試分析圖示電路的

17、邏輯功能。試分析圖示電路的邏輯功能。這是異步時序邏輯電路。分析如下：這是異步時序邏輯電路。分析如下：解：解：C11J1KRC11J1KRC11J1KRFF0FF1FF2Q0Q1Q2YCP1 1RDCPC1C1C1RDRRR FF1 受受 Q0 下降沿觸發(fā)下降沿觸發(fā) FF0 和和 FF2 受受 CP 下降沿觸發(fā)下降沿觸發(fā)第第8章章 時序邏輯電路時序邏輯電路1. 1. 寫方程式寫方程式( (1 1) )時鐘方程時鐘方程( (3 3) )驅(qū)動方程驅(qū)動方程( (2 2) )輸出方程輸出方程( (4 4) )次態(tài)方程次態(tài)方程C11J1KRC11J1KRC11J1KRFF0FF1FF2Q0Q1Q2YCP1

18、 1RDQ2YCP1 = Q0 Q0 CP0 = CP2 = CP CP Y = Q2n1 11J1K1 11J1KJ0 = Q2n ，K0 = 1J2 = Q1n Q0n ，K2 = 1J1 = K1 = 1Q2n11K1J&Q1nQ0n第第8章章 時序邏輯電路時序邏輯電路1. 1. 寫方程式寫方程式( (1 1) )時鐘方程時鐘方程( (3 3) )驅(qū)動方程驅(qū)動方程( (2 2) )輸出方程輸出方程( (4 4) )次態(tài)方程次態(tài)方程CP1 = Q0 Q0 CP0 = CP2 = CP CP Y = Q2nJ0 = Q2n ，K0 = 1J2 = Q1n Q0n ，K2 = 1J1 = K1

19、 = 1Q0n+1 = J0 Q0n + K0 Q0n Q1n+1 = J1 Q1n + K1 Q1n Q2n+1 = J2 Q2n + K2 Q2n 代入代入 J1 = K1 = 1代入代入 J2 = Q1n Q0n K2 = 1= Q2n Q0n + 1 Q0n = Q2n Q0n = 1 Q1n + 1 Q1n = Q1n = Q1n Q0n Q2n + 1 Q2n = Q1n Q0n Q2n 代入代入 J0 = Q2n ，K0 = 1Q0n+1 = Q2n Q0n CP Q1n+1 = Q1n Q0Q2n+1 = Q1n Q0n Q2n CP 第第8章章 時序邏輯電路時序邏輯電路2.

20、2. 列狀態(tài)表列狀態(tài)表設(shè)初始狀態(tài)為設(shè)初始狀態(tài)為Q2 Q1 Q0 = 0000100000 Q0n+1 = Q2n Q0n = 0 0 = 1 Y = Q2n = 001 Q2n+1 = Q1n Q0n Q2n = 0 0 0 = 0YQ0n+1Q1n+1Q2n+1Q0nQ1nQ2n輸輸 出出次次 態(tài)態(tài)現(xiàn)現(xiàn) 態(tài)態(tài)CP2CP0CP1時時 鐘鐘 脈脈 沖沖CP0 = CP，F(xiàn)F0 滿足時鐘觸發(fā)條件。滿足時鐘觸發(fā)條件。CP1 = Q0 為上升沿，為上升沿，F(xiàn)F1 不滿足時鐘觸發(fā)條件，狀態(tài)保持不變不滿足時鐘觸發(fā)條件，狀態(tài)保持不變。CP2= CP，F(xiàn)F2 滿足時鐘觸發(fā)條件。滿足時鐘觸發(fā)條件。第第8章章 時

21、序邏輯電路時序邏輯電路2. 2. 列狀態(tài)表列狀態(tài)表設(shè)初始狀態(tài)為設(shè)初始狀態(tài)為Q2 Q1 Q0 = 0000100000YQ0n+1Q1n+1Q2n+1Q0nQ1nQ2n輸輸 出出次次 態(tài)態(tài)現(xiàn)現(xiàn) 態(tài)態(tài)CP2CP0CP1時時 鐘鐘 脈脈 沖沖001010010 Q0n+1 = Q2n Q0n = 0 1 = 0 Q1n+1 = Q1n = 0 = 1 將新狀態(tài)將新狀態(tài)“001”作為現(xiàn)作為現(xiàn)態(tài)，再計算下一個次態(tài)。態(tài)，再計算下一個次態(tài)。CP1 = Q0 為下降沿，為下降沿，F(xiàn)F1 滿足時鐘觸發(fā)條件滿足時鐘觸發(fā)條件。 Q2n+1 = Q1n Q0n Q2n = 0 1 0 = 0 Y = Q2n = 0第

22、第8章章 時序邏輯電路時序邏輯電路2. 2. 列狀態(tài)表列狀態(tài)表設(shè)初始狀態(tài)為設(shè)初始狀態(tài)為Q2 Q1 Q0 = 0000100000YQ0n+1Q1n+1Q2n+1Q0nQ1nQ2n輸輸 出出次次 態(tài)態(tài)現(xiàn)現(xiàn) 態(tài)態(tài)CP2CP0CP1時時 鐘鐘 脈脈 沖沖依次依次類推類推0010100一直計算到電路一直計算到電路狀態(tài)進(jìn)入循環(huán)為止。狀態(tài)進(jìn)入循環(huán)為止。 1 0 1 1 1 0 1 1 1 0 1 0 0 1 0 0 0 0 0 0 0 100000100011100110010時鐘時鐘Q Q0 0沒發(fā)生變化沒發(fā)生變化第第8章章 時序邏輯電路時序邏輯電路3. 3. 畫狀態(tài)圖和時序圖畫狀態(tài)圖和時序圖/0/0/

23、0/ 0/1100Q2Q1Q0111110101011010001000/0/0/0狀態(tài)圖狀態(tài)圖第第8章章 時序邏輯電路時序邏輯電路必須畫出一個必須畫出一個計數(shù)周期的波形。計數(shù)周期的波形。110010100Q0Q1Q2000000CP12345Y000可見，當(dāng)計數(shù)至第可見，當(dāng)計數(shù)至第 5 個計數(shù)脈沖個計數(shù)脈沖 CP 時，時， 電路狀態(tài)進(jìn)入循環(huán)，電路狀態(tài)進(jìn)入循環(huán)，Y 輸出進(jìn)位脈沖下降沿。輸出進(jìn)位脈沖下降沿。分析得：分析得： 該電路是一個該電路是一個異步五進(jìn)制（模異步五進(jìn)制（模5 5）加法計數(shù)器電路，）加法計數(shù)器電路，且電路具有自啟動功能。且電路具有自啟動功能。4. 邏輯功能分析邏輯功能分析時序圖

24、：時序圖：第第8章章 時序邏輯電路時序邏輯電路CPQ2Q21D C11D C1Q1Q1FF0 FF1 FF21D C1Q0Q0練習(xí)：分析下圖所示異步時序電路的邏輯功能。練習(xí)：分析下圖所示異步時序電路的邏輯功能。解：解： 時鐘方程時鐘方程nnnQDQDQD001122 ，次態(tài)方程次態(tài)方程 CPQDQQQDQQQDQnnn 001n0111n11221n20驅(qū)動方程驅(qū)動方程CP1 = Q0 Q0 CP0 = CP CP CP1 = Q1 Q1 第第8章章 時序邏輯電路時序邏輯電路列狀態(tài)表列狀態(tài)表0 0 0 1 1 1 1 1 01 0 11 0 0 0 1 1 0 1 0 0 0 11111000

25、01010101011001100 1n01n11n210 n0n1n2 QQQQQCPQQQ 畫狀態(tài)圖畫狀態(tài)圖100Q2Q1Q0111110101011010001000第第8章章 時序邏輯電路時序邏輯電路 由狀態(tài)圖可以看出，在時鐘脈沖由狀態(tài)圖可以看出，在時鐘脈沖CPCP的作用下，電路的作用下，電路的的8 8個狀態(tài)按遞減規(guī)律循環(huán)變化，即：個狀態(tài)按遞減規(guī)律循環(huán)變化，即：000111110101100011010001000000111110101100011010001000電路具有遞減計數(shù)功能，是一個電路具有遞減計數(shù)功能，是一個3 3位二進(jìn)制位二進(jìn)制異步減法計數(shù)異步減法計數(shù)器，且具有自啟動功

26、能器，且具有自啟動功能。畫波形圖畫波形圖邏輯功能分析邏輯功能分析CPQ0Q1Q2設(shè)設(shè)Q2Q1Q0的初始狀態(tài)為的初始狀態(tài)為000。第第8章章 時序邏輯電路時序邏輯電路本節(jié)小結(jié)本節(jié)小結(jié)： 時序電路的時序電路的特點(diǎn)特點(diǎn)是：在任何時刻的輸出不僅和是：在任何時刻的輸出不僅和輸輸入入有關(guān)，而且有關(guān)，而且還決定還決定于電路于電路原來的狀態(tài)原來的狀態(tài)。為了記憶電。為了記憶電路的狀態(tài)，時序電路路的狀態(tài)，時序電路必須包含有存儲電路必須包含有存儲電路。存儲電路。存儲電路通常以觸發(fā)器為基本單元電路構(gòu)成。通常以觸發(fā)器為基本單元電路構(gòu)成。 時序電路可分為時序電路可分為同步同步時序電路和時序電路和異步異步時序電路兩時序電路

27、兩類。它們的主要類。它們的主要區(qū)別區(qū)別是，前者的所有觸發(fā)器受是，前者的所有觸發(fā)器受同一時同一時鐘脈沖控制鐘脈沖控制，而后者的各觸發(fā)器則受，而后者的各觸發(fā)器則受不同的脈沖源控不同的脈沖源控制制。 時序電路的邏輯功能可用時序電路的邏輯功能可用邏輯圖邏輯圖、次態(tài)方程次態(tài)方程、狀狀態(tài)表態(tài)表、狀態(tài)圖狀態(tài)圖和和時序圖時序圖等方法來描述，它們在本質(zhì)上等方法來描述，它們在本質(zhì)上是相通的，可以互相轉(zhuǎn)換。是相通的，可以互相轉(zhuǎn)換。時序電路的時序電路的分析分析，就是由邏輯圖到狀態(tài)圖的轉(zhuǎn)換，就是由邏輯圖到狀態(tài)圖的轉(zhuǎn)換，然后分析狀態(tài)圖說明電路的邏輯功能。然后分析狀態(tài)圖說明電路的邏輯功能。第第8章章 時序邏輯電路時序邏輯電

28、路FF3FF2FF1J3K3Q3J2K2Q2J1K1Q13Q2Q1QFF0J0K0Q00Q&BCP解：解： 由上圖可知，該電路是一個由上圖可知，該電路是一個異步異步時序電路。時序電路。 列方程。列方程。nn013201CP =CP,CP =CP =Q,CP =Q驅(qū)動方程：驅(qū)動方程：0011321,1nnJKJQ QK2233211,1nnJKJQ QK時鐘方程：時鐘方程：例例3 3： 分析下圖所示時序邏輯電路的邏輯功能。分析下圖所示時序邏輯電路的邏輯功能。第第8章章 時序邏輯電路時序邏輯電路輸出方程：輸出方程：3210nnnnBQ Q Q Q 求次態(tài)方程。求次態(tài)方程。100, nnQQCPnn

29、nnn+110321Q=Q QQ , Q1221, nnnQQQ130321, nnnnnQQ Q QQ第第8章章 時序邏輯電路時序邏輯電路 列狀態(tài)表列狀態(tài)表n3Q2nQ1nQ0nQ13nQ12nQ11nQ10nQBCP0 0 0 01 0 0 11 0 0 00 1 1 10 1 1 00 1 0 10 1 0 00 0 1 10 0 1 00 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 1011111111000000000000000000000011111111111111111110000000000000010000000000000

30、00CP0CP1CP3CP0CP1CP3CP0CP2CP0CP0CP1CP3CP0CP0CP1CP3CP2CP0CP0CP1CP3CP0CP0CP1CP3CP0CP0CP1CP3CP0CP0CP1CP3CP01221, nnnQQQ130321, nnnnnQQ Q QQ100, nnQQCP110321, nnnnnQQQQQCP2第第8章章 時序邏輯電路時序邏輯電路 畫狀態(tài)圖。畫狀態(tài)圖。0000/11001/01000/00111/001100101/0/00100/00011/00010/00001/0101010111100110111101111Q3Q2Q1Q0/C 結(jié)論：結(jié)論： 該

31、電路是一個該電路是一個能自啟動的異步能自啟動的異步8421BCD8421BCD碼十碼十進(jìn)制減法計數(shù)器進(jìn)制減法計數(shù)器。當(dāng)減到最小（。當(dāng)減到最?。?0000000）時，借位）時，借位輸出輸出B B為高電平。為高電平。第第8章章 時序邏輯電路時序邏輯電路8.28.2寄存器寄存器第第8章章 時序邏輯電路時序邏輯電路 在數(shù)字電路中，用來在數(shù)字電路中，用來存放一組二進(jìn)制數(shù)據(jù)存放一組二進(jìn)制數(shù)據(jù)或代碼的電或代碼的電路稱為寄存器。路稱為寄存器。 寄存器是由具有存儲功能的觸發(fā)器組合起來構(gòu)成的。寄存器是由具有存儲功能的觸發(fā)器組合起來構(gòu)成的。一個觸發(fā)器可以存儲一個觸發(fā)器可以存儲1 1位二進(jìn)制代碼位二進(jìn)制代碼，存放，存

32、放n n位二進(jìn)制代位二進(jìn)制代碼的寄存器，需用碼的寄存器，需用n n個觸發(fā)器來構(gòu)成。個觸發(fā)器來構(gòu)成。數(shù)碼寄存器：數(shù)碼寄存器：存儲二進(jìn)制數(shù)碼、運(yùn)算結(jié)果或指令等存儲二進(jìn)制數(shù)碼、運(yùn)算結(jié)果或指令等 信息的電路。信息的電路。移位寄存器：移位寄存器：不但可存放數(shù)碼，而且在移位脈沖作不但可存放數(shù)碼，而且在移位脈沖作 用下，寄存器中的數(shù)碼可根據(jù)需要向左用下，寄存器中的數(shù)碼可根據(jù)需要向左 或向右移位?；蛳蛴乙莆弧?1. 寄存器分類： 第第8章章 時序邏輯電路時序邏輯電路2. 寄存器應(yīng)用舉例： (1) 運(yùn)算中存貯數(shù)碼、運(yùn)算結(jié)果。(2) 計算機(jī)的CPU由運(yùn)算器、控制器、譯碼器、寄 存器組成，其中就有數(shù)據(jù)寄存器、指令寄

33、存器、 一般寄存器。 3. 寄存器與存儲器有何區(qū)別?寄存器內(nèi)存放的數(shù)碼經(jīng)常變更，要求存取速度快，一般無法存放大量數(shù)據(jù)。（類似于賓館的貴重物品寄存、超級市場的存包處。）存儲器存放大量的數(shù)據(jù)，因此最重要的要求是存儲容量。（類似于倉庫） 第第8章章 時序邏輯電路時序邏輯電路在在 R = 1 且且CP上升沿未到達(dá)時，各觸發(fā)器的狀態(tài)不上升沿未到達(dá)時，各觸發(fā)器的狀態(tài)不變，即寄存的數(shù)碼保持不變。變，即寄存的數(shù)碼保持不變。 R 為異步清零端，為異步清零端，當(dāng)當(dāng) R = 0 時時，各觸發(fā)器均被，各觸發(fā)器均被置置 0。寄存器工作時，。寄存器工作時，R 應(yīng)為高電平。應(yīng)為高電平。 下面請看置數(shù)演示下面請看置數(shù)演示一、

34、一、數(shù)碼寄存器數(shù)碼寄存器 由由D 觸發(fā)器觸發(fā)器構(gòu)成，因此能鎖存輸入數(shù)據(jù)。構(gòu)成，因此能鎖存輸入數(shù)據(jù)。D0D1 D2D3 D0 D3 稱為稱為并行數(shù)據(jù)輸入端并行數(shù)據(jù)輸入端，當(dāng)時鐘，當(dāng)時鐘 CP 上升沿上升沿到達(dá)時，到達(dá)時，D0 D3 被并行置入到被并行置入到 4 個觸發(fā)器中，使個觸發(fā)器中，使 Q3 Q2 Q1 Q0 = D3 D2 D1 D0。D0D1 D2D3Q0 Q3 是同時輸出的，這種輸出是同時輸出的，這種輸出方式稱并行輸出。方式稱并行輸出。Q0 Q1Q2 Q3RRRRRD0D1 D2D3D0D1 D2D3第第8章章 時序邏輯電路時序邏輯電路 無論寄存器中原來的內(nèi)容是什么，只要送數(shù)控制的時鐘

35、脈沖CP上升沿到來，加在并行數(shù)據(jù)輸入端的數(shù)據(jù)D0D3，就立即被送入寄存器中，即有：1.1.一步（單拍）接收一步（單拍）接收4 4位數(shù)據(jù)寄存器位數(shù)據(jù)寄存器接收接收10111011C1 1DQ3Q2Q1Q0D0D1D2D3C1 1DC1 1DC1 1D在數(shù)碼寄存器中，數(shù)據(jù)的輸入、輸出均為在數(shù)碼寄存器中，數(shù)據(jù)的輸入、輸出均為并行并行方式。方式。012310111213DDDDQQQQnnnn第第8章章 時序邏輯電路時序邏輯電路2.2.兩步（二拍）接收兩步（二拍）接收4 4位數(shù)據(jù)寄存器位數(shù)據(jù)寄存器并行輸出并行輸出并行輸入并行輸入清清0 0接收接收RSRSRSRS & & &Q3Q2Q1Q0D0D1D2

36、D3 &000010110100“1”1”1011第第8章章 時序邏輯電路時序邏輯電路74LS1730QQ3Q1D3D2D1D0Q21OE1IE2IECP2OECR1215345679101112131474LS173 74LS173 邏輯符號邏輯符號74LS17374LS173功能表功能表CRCP1IE2IEDQ1 0非非 0 1 0 1 0 0 0 0 0 0 0 1 0nQnQnQ01、 為數(shù)據(jù)輸出控制端，當(dāng)為數(shù)據(jù)輸出控制端，當(dāng) 或或 為高電平時，輸出為高阻狀態(tài)為高電平時，輸出為高阻狀態(tài)1OE2OE1OE2OE3. 集成基本寄存器集成基本寄存器74LS173第第8章章 時序邏輯電路時序邏

37、輯電路二二 、移位寄存器、移位寄存器在控制信號作用下，可實(shí)現(xiàn)在控制信號作用下，可實(shí)現(xiàn)右移也可實(shí)現(xiàn)左移。右移也可實(shí)現(xiàn)左移。 雙向移位雙向移位寄寄 存存 器器單向移位單向移位寄寄 存存 器器 左左 移移寄存器寄存器 右右 移移寄存器寄存器每輸入一個移位脈沖，移位寄每輸入一個移位脈沖，移位寄存器中的數(shù)碼依次向右移動存器中的數(shù)碼依次向右移動 1 位。位。 每輸入一個移位脈沖，移位寄每輸入一個移位脈沖，移位寄存器中的數(shù)碼依次向左移動存器中的數(shù)碼依次向左移動 1 位。位。 Shift register用于存放數(shù)碼和使數(shù)碼根據(jù)需要向左或向右移位。用于存放數(shù)碼和使數(shù)碼根據(jù)需要向左或向右移位。第第8章章 時序邏

38、輯電路時序邏輯電路1. 單向移位寄存器的結(jié)構(gòu)與工作原理單向移位寄存器的結(jié)構(gòu)與工作原理右移輸入右移輸入D0D1D3DID2右移輸出右移輸出Q11D1D1D1DQ3Q0Q2C1C1C1C1FF1FF0FF2FF3移位脈沖移位脈沖CP右右 移移 位位 寄寄 存存 器器 由由 D D 觸發(fā)器構(gòu)成。觸發(fā)器構(gòu)成?？蓪懗鰰r鐘方程、驅(qū)動方程、次態(tài)方程可寫出時鐘方程、驅(qū)動方程、次態(tài)方程在在 CP CP 上升沿作用下，上升沿作用下，串行輸入數(shù)據(jù)串行輸入數(shù)據(jù) D DI I逐步被移入逐步被移入 FFFF0 0 中；同時，數(shù)據(jù)逐步被右移。中；同時，數(shù)據(jù)逐步被右移。D0=DI，D1=Qn0，D2=Qn1，D3= Qn2。

39、DI右移輸入右移輸入D0Q0右移輸出右移輸出D1D2D3Q1Q2Q31D1D1D1D1. 單向移位寄存器單向移位寄存器第第8章章 時序邏輯電路時序邏輯電路串行輸入串行輸入串串行行輸輸出出并行輸出并行輸出1 10 01 11 10 00 00 00 01DC1R1DC11DC1FF0FF2FF1CP1DC1FF3RRRQ1DIQ2Q3Do清清0 0Q0用用D D觸發(fā)器構(gòu)成的移位寄存器觸發(fā)器構(gòu)成的移位寄存器舉例說明工作原理舉例說明工作原理第第8章章 時序邏輯電路時序邏輯電路串行輸入數(shù)碼串行輸入數(shù)碼DI= 1101，電路初態(tài)為，電路初態(tài)為 Q3Q2Q1Q0= 0000。可見，移位寄存器除了能寄存數(shù)碼

40、外，可見，移位寄存器除了能寄存數(shù)碼外，還能實(shí)現(xiàn)數(shù)據(jù)的串、并行轉(zhuǎn)換。還能實(shí)現(xiàn)數(shù)據(jù)的串、并行轉(zhuǎn)換。11011401100300111200011100000Q3Q2Q1Q0移位寄存器中的數(shù)移位寄存器中的數(shù)輸入輸入數(shù)據(jù)數(shù)據(jù)移位移位脈沖脈沖在在 4 個移位脈沖作個移位脈沖作用下，用下，串行輸入串行輸入的的 4 位位數(shù)碼數(shù)碼 1101 全部存入寄全部存入寄存器，并存器，并由由 Q3、Q2、Q1 和和 Q0 并行輸出并行輸出。第第8章章 時序邏輯電路時序邏輯電路 由JK觸發(fā)器構(gòu)成的右移移位寄存器，該電路與上述電路功能相同。第第8章章 時序邏輯電路時序邏輯電路 Q0 Q1 Q2 Q3 F0 F1 F2 F3

41、 D0 D1 D2 D3 1D C1 1D C1 1D C1 1D C1 Q0 Q1 Q2 Q3 CP 移位時鐘脈沖 左移輸出 左移輸入 Di Q0 Q1 Q2 Q3 并行輸出4位左移移位寄存器第第8章章 時序邏輯電路時序邏輯電路單向移位寄存器具有以下主要特點(diǎn)：單向移位寄存器具有以下主要特點(diǎn)：（1）單向移位寄存器中的數(shù)碼，在）單向移位寄存器中的數(shù)碼，在CP脈沖操作下，脈沖操作下，可以依次右移或左移?？梢砸来斡乙苹蜃笠啤＃?）n位單向移位寄存器可以寄存位單向移位寄存器可以寄存n位二進(jìn)制代碼。位二進(jìn)制代碼。n個個CP脈沖即可完成串行輸入工作，此后可從脈沖即可完成串行輸入工作，此后可從Q0Qn-1端

42、獲得并行的端獲得并行的n位二進(jìn)制數(shù)碼，再用位二進(jìn)制數(shù)碼，再用n個個CP脈沖脈沖又可實(shí)現(xiàn)串行輸出操作。又可實(shí)現(xiàn)串行輸出操作。（3）若串行輸入端狀態(tài)為）若串行輸入端狀態(tài)為0，則，則n個個CP脈沖后，寄脈沖后，寄存器便被清零。存器便被清零。（4）左移：數(shù)碼由高位到低位依次送入寄存器。左移：數(shù)碼由高位到低位依次送入寄存器。 右移：數(shù)碼由低位到高位依次送入寄存器。右移：數(shù)碼由低位到高位依次送入寄存器。第第8章章 時序邏輯電路時序邏輯電路CRCRDSLDSRCPCT74LS194Q0Q1Q2Q3M1M0D0D1D2D32. 雙向移位寄存器雙向移位寄存器 74LS194Q3Q2Q1Q0SRSLM1M0D3D

43、2D1D0移位脈沖移位脈沖輸入端輸入端右移右移串行數(shù)碼串行數(shù)碼輸輸 入入 端端并行數(shù)碼輸入端并行數(shù)碼輸入端左移左移串行數(shù)碼輸入端串行數(shù)碼輸入端 工作方式控制端工作方式控制端M1 M0 = 00 保持保持M1 M0 = 01 右移右移M1 M0 = 10 左移左移M1 M0 = 11 并行置數(shù)并行置數(shù)并行數(shù)據(jù)輸出端，從高并行數(shù)據(jù)輸出端，從高位到低位依次為位到低位依次為 Q3 Q0。異步置異步置 0 端低電平有效端低電平有效第第8章章 時序邏輯電路時序邏輯電路4 4位雙向移位寄存器的邏輯圖位雙向移位寄存器的邏輯圖第第8章章 時序邏輯電路時序邏輯電路74LS194的功能表的功能表保保 持持d0000

44、保保 持持01左移左移輸入輸入00Q3Q2Q111左移左移輸入輸入11Q3Q2Q11011右移右移輸入輸入0Q2Q1Q000101右移右移輸入輸入1Q2Q1Q011101并行置數(shù)并行置數(shù)d3d2d1d0d3d2d1111保保 持持01置零置零00000Q3Q2Q1Q0D3D2D1D0DSRDSLCPM0M1CR說明說明輸輸 出出輸輸 入入結(jié)論：清零功能最優(yōu)先（異步方式）。移位、并行輸入都需CP的到來（同步方式）第第8章章 時序邏輯電路時序邏輯電路CR74LS194 74LS194 新標(biāo)準(zhǔn)邏輯符號新標(biāo)準(zhǔn)邏輯符號4 4位移位位移位寄存器寄存器公共框公共框單元框單元框方式關(guān)聯(lián)方式關(guān)聯(lián)符：符：M0 M

45、3對應(yīng)對應(yīng)S1S0=00、01、10、11C4表示表示CP對對4個單元個單元框均有控制框均有控制作用作用清零端，低清零端，低電平有效電平有效1和和2分別代表分別代表S1S0=01和和10進(jìn)行進(jìn)行右右移移和和左移左移右移輸入端右移輸入端左移輸入端，左移輸入端，2，4D表示表示M2且且CP時時左移左移Q0Q1Q2Q315141312DS LD3D2D1D0DS R2345671,4D2,4D3,4D3,4D3,4D3,4DCPS0S1SRG4R01C4/20M31并行數(shù)據(jù)并行數(shù)據(jù)輸入端輸入端4位輸出端位輸出端第第8章章 時序邏輯電路時序邏輯電路8位序列脈沖信號產(chǎn)生電路M1M0=01，為右移方式，Q

46、3經(jīng)非門接DSR，同時Q3作為OUT。 首先令CR0，輸出端全為零，則DSR為1； C P ， DS R數(shù) 據(jù) 右 移 ， Q3的 輸 出 依 次 為0000111100001111。 電路產(chǎn)生的8位序列脈沖信號為00001111。 用用74LS194構(gòu)成構(gòu)成脈沖序列發(fā)生器脈沖序列發(fā)生器3.移位寄存器的應(yīng)用移位寄存器的應(yīng)用 8位序列脈沖信號發(fā)生器輸出波形第第8章章 時序邏輯電路時序邏輯電路本節(jié)小結(jié)寄存器是用來存放二進(jìn)制數(shù)據(jù)或代碼的電路，寄存器是用來存放二進(jìn)制數(shù)據(jù)或代碼的電路，是一種基本時序電路。任何現(xiàn)代數(shù)字系統(tǒng)都必須把是一種基本時序電路。任何現(xiàn)代數(shù)字系統(tǒng)都必須把需要處理的數(shù)據(jù)和代碼先寄存起來，

47、以便隨時取用。需要處理的數(shù)據(jù)和代碼先寄存起來，以便隨時取用。寄存器分為數(shù)碼寄存器和移位寄存器兩類。數(shù)寄存器分為數(shù)碼寄存器和移位寄存器兩類。數(shù)碼寄存器的數(shù)據(jù)只能并行輸入、并行輸出。移位寄碼寄存器的數(shù)據(jù)只能并行輸入、并行輸出。移位寄存器中的數(shù)據(jù)可以在移位脈沖作用下依次逐位右移存器中的數(shù)據(jù)可以在移位脈沖作用下依次逐位右移或左移，數(shù)據(jù)可以并行輸入、并行輸出，串行輸入、或左移，數(shù)據(jù)可以并行輸入、并行輸出，串行輸入、串行輸出，并行輸入、串行輸出，串行輸入、并行串行輸出，并行輸入、串行輸出，串行輸入、并行輸出。輸出。寄存器的應(yīng)用很廣，特別是移位寄存器，不僅寄存器的應(yīng)用很廣，特別是移位寄存器，不僅可將串行數(shù)碼

48、轉(zhuǎn)換成并行數(shù)碼，或?qū)⒉⑿袛?shù)碼轉(zhuǎn)換可將串行數(shù)碼轉(zhuǎn)換成并行數(shù)碼，或?qū)⒉⑿袛?shù)碼轉(zhuǎn)換成串行數(shù)碼，還可以很方便地構(gòu)成移位寄存器型計成串行數(shù)碼，還可以很方便地構(gòu)成移位寄存器型計數(shù)器和脈沖發(fā)生器等電路。數(shù)器和脈沖發(fā)生器等電路。第第8章章 時序邏輯電路時序邏輯電路 按按時鐘控制方式時鐘控制方式同步計數(shù)器同步計數(shù)器：電路中所有觸發(fā)器共用同一時鐘脈沖電路中所有觸發(fā)器共用同一時鐘脈沖 （輸入計數(shù)脈沖）。（輸入計數(shù)脈沖）。異步計數(shù)器異步計數(shù)器：電路中觸發(fā)器不采用統(tǒng)一的時鐘脈沖。電路中觸發(fā)器不采用統(tǒng)一的時鐘脈沖。 在數(shù)字電路中，能夠記憶輸入脈沖個數(shù)的電路稱在數(shù)字電路中，能夠記憶輸入脈沖個數(shù)的電路稱為計數(shù)器。為計數(shù)器。計

49、數(shù)器的分類：計數(shù)器的分類： 8.3 8.3 計數(shù)器計數(shù)器第第8章章 時序邏輯電路時序邏輯電路按計數(shù)過程中按計數(shù)過程中計數(shù)的增減計數(shù)的增減加法計數(shù)器加法計數(shù)器：按遞增規(guī)律計數(shù)。：按遞增規(guī)律計數(shù)。減法計數(shù)器減法計數(shù)器：按遞減規(guī)律計數(shù)。：按遞減規(guī)律計數(shù)?？赡嬗嫈?shù)器可逆計數(shù)器：在控制設(shè)置下，既可以遞增：在控制設(shè)置下，既可以遞增 計數(shù)又可以遞減計數(shù)。計數(shù)又可以遞減計數(shù)。 按計數(shù)進(jìn)制按計數(shù)進(jìn)制不同不同二進(jìn)制計數(shù)器二進(jìn)制計數(shù)器：按二進(jìn)制計數(shù)進(jìn)位規(guī)律計數(shù)：按二進(jìn)制計數(shù)進(jìn)位規(guī)律計數(shù) 的的2 2n n進(jìn)制計數(shù)器均稱為二進(jìn)制計數(shù)器。進(jìn)制計數(shù)器均稱為二進(jìn)制計數(shù)器。十進(jìn)制計數(shù)器十進(jìn)制計數(shù)器：又稱二十進(jìn)制計數(shù)器。：又稱二

50、十進(jìn)制計數(shù)器。任意進(jìn)制計數(shù)器任意進(jìn)制計數(shù)器：除二進(jìn)制，十進(jìn)制以外的：除二進(jìn)制，十進(jìn)制以外的 其他進(jìn)制計數(shù)器。其他進(jìn)制計數(shù)器。第第8章章 時序邏輯電路時序邏輯電路CPCP為秒脈沖為秒脈沖(周期為周期為1秒秒)24進(jìn)制計數(shù)器進(jìn)制計數(shù)器60進(jìn)制計數(shù)器進(jìn)制計數(shù)器60進(jìn)制計數(shù)器進(jìn)制計數(shù)器ag7744874487448744874487448QDQA秒顯示秒顯示0059秒秒分顯示分顯示0059分分小時顯示小時顯示0023小時小時顯示譯碼器顯示譯碼器數(shù)碼管數(shù)碼管計數(shù)器應(yīng)用舉例電子表電路計數(shù)器應(yīng)用舉例電子表電路第第8章章 時序邏輯電路時序邏輯電路同步二進(jìn)制加法計數(shù)器同步二進(jìn)制加法計數(shù)器 一、二進(jìn)制計數(shù)器一、二

51、進(jìn)制計數(shù)器 Q0 Q0 Y FF0 FF1 FF2 CP Q1 Q1 Q2 Q2 1J C1 1K 1J C1 1K 1J C1 1K & & 1 & 100 KJnQKJ011 nnQQKJ0122分析：分析：驅(qū)動方程驅(qū)動方程nnnQQQ012Y 1、同步二進(jìn)制加法計數(shù)器、同步二進(jìn)制加法計數(shù)器共用同一計數(shù)脈沖共用同一計數(shù)脈沖CP，為同步時序電路。，為同步時序電路。輸出方程輸出方程第第8章章 時序邏輯電路時序邏輯電路nnnn2n1n0n2n1n012nnn1n0n1n011n10201100QQQQQQQQQQQQQQQQQQQnnn )(次態(tài)方程次態(tài)方程狀態(tài)表狀態(tài)表0 0 0 0 0 1 0

52、 1 00 1 11 0 0 1 0 11 1 01 1 1011001101010101000011110 Y 1n01n11n2n 0n1n2QQQQQQ00000001nnnQKQJQ 1第第8章章 時序邏輯電路時序邏輯電路 畫狀態(tài)圖畫狀態(tài)圖100Q2Q1Q0001010011101110111000Y Y0 01 10 00 00 00 00 00 0CPQ2Q1Q0Y12345678 畫波形圖畫波形圖f fCPCP1/2f1/2fCPCP1/4f1/4fCPCP1/8f1/8fCPCP設(shè)初態(tài)為設(shè)初態(tài)為Q3Q2Q1Q0=0000。第第8章章 時序邏輯電路時序邏輯電路FF01J1KRC1

53、Q0Q1Q2Q3FF11J1KRC1FF21J1KRC1FF31J1KRC11 1CPRDFF01J1KRC1Q0Q1Q2Q3FF11J1KRC1FF21J1KRC1FF31J1KRC11 1CPRD1 11J1K1J1K1J1K1J1KC1CPC1Q0C1Q1C1Q2 JK 觸發(fā)器構(gòu)成的異步二進(jìn)制加法計數(shù)器觸發(fā)器構(gòu)成的異步二進(jìn)制加法計數(shù)器2、異步二進(jìn)制加法計數(shù)器、異步二進(jìn)制加法計數(shù)器第第8章章 時序邏輯電路時序邏輯電路 輸入第輸入第“1”個計數(shù)脈沖時，計數(shù)器輸出為個計數(shù)脈沖時，計數(shù)器輸出為0001”；輸入第輸入第“2”個個計數(shù)脈沖時，計數(shù)器輸出為計數(shù)脈沖時，計數(shù)器輸出為“0010”。輸入第輸

54、入第“15”個脈沖時，輸出個脈沖時，輸出“1111”，當(dāng)輸入第，當(dāng)輸入第“16”個個脈沖時，輸出返回初態(tài)脈沖時，輸出返回初態(tài)“0000”，且，且 Q3 端輸出進(jìn)端輸出進(jìn)位信號下降沿。因此，該電路構(gòu)成位信號下降沿。因此，該電路構(gòu)成 4 位二進(jìn)制加法計數(shù)位二進(jìn)制加法計數(shù)器。器。00010010CPQ3Q0Q1Q20000來一個來一個 CP 翻轉(zhuǎn)一次翻轉(zhuǎn)一次 來一個來一個 Q0 翻轉(zhuǎn)一次翻轉(zhuǎn)一次 來一個來一個 Q1 翻轉(zhuǎn)一次翻轉(zhuǎn)一次 來一個來一個 Q2 翻轉(zhuǎn)一次翻轉(zhuǎn)一次 11110000依次輸入脈沖時，計數(shù)狀態(tài)按依次輸入脈沖時，計數(shù)狀態(tài)按 4 位二進(jìn)制數(shù)遞增規(guī)律變化。位二進(jìn)制數(shù)遞增規(guī)律變化。 工作原

55、理工作原理第第8章章 時序邏輯電路時序邏輯電路CPQ2Q21D C11D C1Q1Q1FF0 FF1 FF21D C1Q0Q03.異步二進(jìn)制減法計數(shù)器異步二進(jìn)制減法計數(shù)器第第8章章 時序邏輯電路時序邏輯電路74LS16174LS1614 4位同步二進(jìn)制加法計數(shù)器位同步二進(jìn)制加法計數(shù)器第第8章章 時序邏輯電路時序邏輯電路11234567109111213144.4. 集成同步加法計數(shù)器集成同步加法計數(shù)器74LS161/16374LS161/16374LS161的符號圖的符號圖復(fù)位端復(fù)位端置數(shù)端置數(shù)端計數(shù)控計數(shù)控制端制端并行數(shù)據(jù)并行數(shù)據(jù)輸入端輸入端輸出端輸出端進(jìn)位輸進(jìn)位輸出端出端74LS1610Q

56、CRLD1D0D5COPCTTCTD2D3Q3Q2Q1CP計數(shù)時鐘計數(shù)時鐘輸入端輸入端第第8章章 時序邏輯電路時序邏輯電路CRLDPCTTCTCP3D2D1D0D3Q2Q1Q0Q 0 d2 1d3 0 d0 d1 1 1 1 1 1 0 1 1 0 1 00 0 0 d2 d3 d0 d1 加法計數(shù)加法計數(shù) 保保 持持保保 持持74LS161的功能表的功能表( (1) )異步置異步置 0 功能功能( (CR 低電平有效低電平有效) ) ( (2) )同步置數(shù)同步置數(shù)功能功能( (LD 低電平有效低電平有效) ) ( (3) )計數(shù)計數(shù)功能功能( (CR = LD = CTT = CTP = 1

57、) ) ( (4) )保持保持功能功能( (CR = LD = 1 ，CTT 和和 CTP 中有中有 0) )第第8章章 時序邏輯電路時序邏輯電路CO = Q3n Q2n Q1n Q0n，因此，因此，CO在計數(shù)至在計數(shù)至“15”時時 躍變?yōu)楦唠娖?，在計至躍變?yōu)楦唠娖?，在計至?6”時輸出進(jìn)位信號的下降沿。時輸出進(jìn)位信號的下降沿。0100000000000000000000COQ0Q1Q2Q3 輸輸 出出計計 數(shù)數(shù) 器器 狀狀 態(tài)態(tài)計計 數(shù)數(shù)順順 序序1601511401311201111009180716051402031110110011001100110011110000111100001

58、1111111000000074LS161加法計數(shù)器態(tài)序表加法計數(shù)器態(tài)序表第第8章章 時序邏輯電路時序邏輯電路 74LS161 Q0 Q1 Q2 Q3 (b) 邏輯符號圖邏輯符號圖 (a) 引腳排列圖引腳排列圖 16 15 14 13 12 11 10 9 74LS161 1 2 3 4 5 6 7 8 VCC CO Q0 Q1 Q2 Q3 CTT LD CR CP D0 D1 D2 D3 CTP GND CR D0 D1 D2 D3 CTT CTP CP CO LD 74LS161的引腳圖的引腳圖第第8章章 時序邏輯電路時序邏輯電路序序號號輸輸 入入輸輸 出出清零清零CR 使使 能能CTP

59、CTT 置數(shù)置數(shù)LD時鐘時鐘CP并行輸入并行輸入D0 D1 D2 D3Q0 Q1 Q2 Q31234501111 X X X X 1 1 0 X X 0X0111 XX X X X X d0 d1 d2 d3 X X X X X X X X X X X X 0 0 0 0 d0 d1 d2 d3 計計 數(shù)數(shù) 保保 持持 保保 持持 74LS163功能表功能表第第8章章 時序邏輯電路時序邏輯電路二、二、 十進(jìn)制計數(shù)器十進(jìn)制計數(shù)器1、同步十進(jìn)制加法計數(shù)器、同步十進(jìn)制加法計數(shù)器 采用的是采用的是8421BCD碼碼,其有效狀態(tài)從其有效狀態(tài)從00001001共十共十個。如果進(jìn)入非有效狀態(tài)個。如果進(jìn)入非有

60、效狀態(tài) ，能夠自動返回到有效狀態(tài)。，能夠自動返回到有效狀態(tài)。第第8章章 時序邏輯電路時序邏輯電路 C FF0 FF1 FF2 FF3 Q1 Q0 1 CP Q2 1J C1 1K 1J C1 1K 1J C1 1K & & & Q3 Q3 1J C1 1K & & 同步十進(jìn)制加法計數(shù)器同步十進(jìn)制加法計數(shù)器 分析：分析：驅(qū)動方程驅(qū)動方程和輸出方程和輸出方程 nnnnnnnnnQKQQQJQQKJQKQQJKJ03012301220103100 , , 1nnQQC03 第第8章章 時序邏輯電路時序邏輯電路 nnnnnnnnnnnnnnnnnnnnnnQQQQQQQQQQQQQQQQQQQQQQ3