數(shù)字邏輯電路與系統(tǒng)設(shè)計(jì)_蔣立平主編_第6章_時(shí)序邏輯功能器件

1、第第6 6章章 常用時(shí)序邏輯功能器件常用時(shí)序邏輯功能器件 在本章中，重點(diǎn)介紹計(jì)數(shù)器和寄存器，內(nèi)容包括；在本章中，重點(diǎn)介紹計(jì)數(shù)器和寄存器，內(nèi)容包括；1. 各種類型計(jì)數(shù)器和寄存器的電路組成各種類型計(jì)數(shù)器和寄存器的電路組成;2. 典型計(jì)數(shù)器和寄存器集成電路典型計(jì)數(shù)器和寄存器集成電路;3. 計(jì)數(shù)器和寄存器的典型應(yīng)用計(jì)數(shù)器和寄存器的典型應(yīng)用;4. 計(jì)數(shù)器和寄存器的計(jì)數(shù)器和寄存器的VHDL描述。描述。6.1 計(jì)數(shù)器計(jì)數(shù)器計(jì)數(shù)器功能計(jì)數(shù)器功能: 統(tǒng)計(jì)輸入脈沖的個(gè)數(shù)。統(tǒng)計(jì)輸入脈沖的個(gè)數(shù)。 計(jì)數(shù)器除了直接用于計(jì)數(shù)外計(jì)數(shù)器除了直接用于計(jì)數(shù)外,還可以用于定時(shí)器、分頻還可以用于定時(shí)器、分頻器、程序控制器、信號(hào)發(fā)生器等

2、多種數(shù)字設(shè)備中器、程序控制器、信號(hào)發(fā)生器等多種數(shù)字設(shè)備中.計(jì)數(shù)器分類：計(jì)數(shù)器分類：按計(jì)數(shù)器中的觸發(fā)器是否同時(shí)翻轉(zhuǎn)分類：按計(jì)數(shù)器中的觸發(fā)器是否同時(shí)翻轉(zhuǎn)分類： 同步計(jì)數(shù)器；同步計(jì)數(shù)器； 異步計(jì)數(shù)器異步計(jì)數(shù)器按計(jì)數(shù)器中數(shù)字的編碼方式分類：按計(jì)數(shù)器中數(shù)字的編碼方式分類： 二進(jìn)制計(jì)數(shù)器；非二進(jìn)制計(jì)數(shù)器二進(jìn)制計(jì)數(shù)器；非二進(jìn)制計(jì)數(shù)器6.1.1 異步計(jì)數(shù)器異步計(jì)數(shù)器1.異步二進(jìn)制計(jì)數(shù)器異步二進(jìn)制計(jì)數(shù)器電路組成和邏輯功能分析（以加法計(jì)數(shù)討論）電路組成和邏輯功能分析（以加法計(jì)數(shù)討論）二進(jìn)制加法計(jì)數(shù)時(shí)，各位碼的變化規(guī)律：二進(jìn)制加法計(jì)數(shù)時(shí)，各位碼的變化規(guī)律： 每加每加1，最低位碼狀態(tài)改變一次；，最低位碼狀態(tài)改變一次；

3、 低位由低位由1變變 0 ，本位須改變狀態(tài)。，本位須改變狀態(tài)。 由由下降邊沿下降邊沿觸發(fā)的觸發(fā)的JK觸發(fā)器（已轉(zhuǎn)換為觸發(fā)器（已轉(zhuǎn)換為T觸發(fā)器）觸發(fā)器）構(gòu)構(gòu)成的四位二進(jìn)制成的四位二進(jìn)制加法加法計(jì)數(shù)器計(jì)數(shù)器: :四位二進(jìn)制加法計(jì)數(shù)器波形圖四位二進(jìn)制加法計(jì)數(shù)器波形圖 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 160 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 00 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1

4、1 0CLKQ0Q1Q2Q3如將電路改為：如將電路改為：1J1KC1RQQ1F0Q011J1KC1RQQF1Q11J1KC1RQQ1F2Q21J1KC1RQQ1F3Q3RDCLK即將前一級(jí)的即將前一級(jí)的Q端和后一級(jí)的端和后一級(jí)的CLK端相連，則輸出波形為：端相連，則輸出波形為： 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 160 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 00 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 00 1 1 1 1 1 1 1 1 0 0

5、0 0 0 0 0 0CLKQ0Q1Q2Q3二進(jìn)制減法計(jì)數(shù)器波形圖二進(jìn)制減法計(jì)數(shù)器波形圖（2） 異步二進(jìn)制計(jì)數(shù)器的特點(diǎn)異步二進(jìn)制計(jì)數(shù)器的特點(diǎn)1）異步二進(jìn)制計(jì)數(shù)器可由）異步二進(jìn)制計(jì)數(shù)器可由T觸發(fā)器構(gòu)成觸發(fā)器構(gòu)成,觸發(fā)器之間串接觸發(fā)器之間串接, 低位觸發(fā)器的輸出低位觸發(fā)器的輸出,作為高位觸發(fā)器的時(shí)鐘作為高位觸發(fā)器的時(shí)鐘. 當(dāng)采用當(dāng)采用下降下降邊沿觸發(fā)器時(shí)邊沿觸發(fā)器時(shí),如將如將Qi和和CLKi+1相連相連,則構(gòu)成則構(gòu)成加法加法計(jì)數(shù)器計(jì)數(shù)器;如將如將Qi和和CLKi+1相連相連,則構(gòu)成則構(gòu)成減法減法計(jì)數(shù)器計(jì)數(shù)器; 當(dāng)采用當(dāng)采用上升上升邊沿觸發(fā)器時(shí)邊沿觸發(fā)器時(shí),如將如將Qi和和CLKi+1相連相連,則構(gòu)

6、成則構(gòu)成減法減法計(jì)數(shù)器計(jì)數(shù)器;如將如將Qi和和CLKi+1相連相連,則構(gòu)成則構(gòu)成加法加法計(jì)數(shù)器計(jì)數(shù)器;用用D觸發(fā)器構(gòu)成二進(jìn)制計(jì)數(shù)器的例子觸發(fā)器構(gòu)成二進(jìn)制計(jì)數(shù)器的例子:1DC1QQF0Q0CLK1DC1QQF1Q11DC1QQF2Q21DC1QQF3Q3異步二進(jìn)制異步二進(jìn)制減法計(jì)數(shù)器減法計(jì)數(shù)器問問：為何種：為何種類型計(jì)數(shù)器類型計(jì)數(shù)器2) 異步二進(jìn)制計(jì)數(shù)器異步二進(jìn)制計(jì)數(shù)器,由于觸發(fā)器的狀態(tài)翻轉(zhuǎn)是由低位向由于觸發(fā)器的狀態(tài)翻轉(zhuǎn)是由低位向 高位逐級(jí)進(jìn)行的，因此高位逐級(jí)進(jìn)行的，因此,計(jì)數(shù)計(jì)數(shù)速度較低速度較低.3) 若若CP脈沖的頻率為脈沖的頻率為f , 則則Q0、Q1、Q2、Q3 輸出脈沖的輸出脈沖的 頻

7、率分別為頻率分別為 f、 f、 f、 f 。常稱這種計(jì)數(shù)器為。常稱這種計(jì)數(shù)器為分頻器分頻器。141218 1162. 異步十進(jìn)制計(jì)數(shù)器異步十進(jìn)制計(jì)數(shù)器(1) 電路組成和邏輯功能分析電路組成和邏輯功能分析由由下降邊沿下降邊沿觸發(fā)的觸發(fā)的T觸發(fā)器觸發(fā)器構(gòu)成的異步十進(jìn)制構(gòu)成的異步十進(jìn)制加法加法計(jì)數(shù)器計(jì)數(shù)器:1J1KC1RQQ1F0Q011J1KC1RQQF1Q11J1KC1RQQ1F2Q21J1KC1RQQ1F3Q3CLK&1 2 3 4 5 6 7 8 9 10CLKQQQ1Q2Q3十進(jìn)制計(jì)數(shù)器波形圖十進(jìn)制計(jì)數(shù)器波形圖0000000100100011010001010110011110001001

8、111011111100110110111010Q3Q2Q1Q0狀態(tài)圖狀態(tài)圖有效狀態(tài)有效狀態(tài)無(wú)效狀態(tài)無(wú)效狀態(tài)(2) 自啟動(dòng)特性自啟動(dòng)特性 如果電路由于某種原因（例如受干擾影響）進(jìn)入無(wú)效如果電路由于某種原因（例如受干擾影響）進(jìn)入無(wú)效狀態(tài)，但在若干個(gè)時(shí)鐘脈沖的作用下，能自動(dòng)返回（直狀態(tài)，但在若干個(gè)時(shí)鐘脈沖的作用下，能自動(dòng)返回（直接或間接返回）到某個(gè)有效狀態(tài)，進(jìn)入有效循環(huán)，則稱接或間接返回）到某個(gè)有效狀態(tài)，進(jìn)入有效循環(huán)，則稱該電路具有自啟動(dòng)特性。否則就不具有自啟動(dòng)特性。該電路具有自啟動(dòng)特性。否則就不具有自啟動(dòng)特性。 3. 通用異步計(jì)數(shù)器集成電路通用異步計(jì)數(shù)器集成電路 屬二進(jìn)制計(jì)數(shù)器的有屬二進(jìn)制計(jì)數(shù)器

9、的有74LS93A、74HC93、74LS197等，等，它們均為它們均為4位計(jì)數(shù)器。這些計(jì)數(shù)器的共同特點(diǎn)是：位計(jì)數(shù)器。這些計(jì)數(shù)器的共同特點(diǎn)是： 1) 每個(gè)集成電路內(nèi)部有兩組彼此獨(dú)立的計(jì)數(shù)器，一組每個(gè)集成電路內(nèi)部有兩組彼此獨(dú)立的計(jì)數(shù)器，一組為模為模2計(jì)數(shù)器，另一組為模計(jì)數(shù)器，另一組為模8計(jì)數(shù)器計(jì)數(shù)器; 2) 通過外電路，將這兩組計(jì)數(shù)器相連，可構(gòu)成模通過外電路，將這兩組計(jì)數(shù)器相連，可構(gòu)成模16計(jì)計(jì)數(shù)器，這類集成電路也稱為二數(shù)器，這類集成電路也稱為二八八十六進(jìn)制計(jì)數(shù)器。十六進(jìn)制計(jì)數(shù)器。 屬中規(guī)模集成異步十進(jìn)制計(jì)數(shù)器的型號(hào)有屬中規(guī)模集成異步十進(jìn)制計(jì)數(shù)器的型號(hào)有74290、74176和和74196等，這

10、些計(jì)數(shù)器的共同特點(diǎn)等，這些計(jì)數(shù)器的共同特點(diǎn): 1) 每個(gè)集成電路內(nèi)部有兩組彼此獨(dú)立的計(jì)數(shù)器，一組每個(gè)集成電路內(nèi)部有兩組彼此獨(dú)立的計(jì)數(shù)器，一組為模為模2計(jì)數(shù)器，另一組為模計(jì)數(shù)器，另一組為模5計(jì)數(shù)器計(jì)數(shù)器; 2) 通過外電路，將這兩組計(jì)數(shù)器相連，可構(gòu)成模通過外電路，將這兩組計(jì)數(shù)器相連，可構(gòu)成模10計(jì)計(jì)數(shù)器，這類集成電路也稱為二數(shù)器，這類集成電路也稱為二五五十進(jìn)制計(jì)數(shù)器。十進(jìn)制計(jì)數(shù)器。模模5計(jì)數(shù)器計(jì)數(shù)器74290邏輯功能：邏輯功能：1）異步清零：）異步清零：R0(1)=R0(2)=1，且，且S9(1)S9(2)=0 Q3Q2Q1Q0=00002）異步置）異步置9：R0(1) R0(2)=0，且，且S

11、9(1) = S9(2)=1 Q3Q2Q1Q0=10013）計(jì)數(shù)：）計(jì)數(shù)：R0(1) R0(2)=0，且，且S9(1) S9(2)=0*異步模異步模5計(jì)數(shù)器電路工作原理計(jì)數(shù)器電路工作原理: 11J1KC1QQFF1Q11J1KC1QQ1FF2Q21J1KC1QQ1FF3Q3CLK電路圖電路圖&(2) 當(dāng)當(dāng)Q2Q111時(shí)時(shí),J3=0,Q3將保持將保持0狀態(tài)不變狀態(tài)不變,J1=1不變不變.當(dāng)當(dāng)Q3=0時(shí)時(shí),Q3=1. FF1和和FF2構(gòu)成異步二進(jìn)制加法計(jì)數(shù)構(gòu)成異步二進(jìn)制加法計(jì)數(shù)器。在器。在CLK脈沖的作用下脈沖的作用下,Q2 Q1按按00,01,10,11,00.變變化化.1 1 00 0 10

12、0 0(3) 當(dāng)當(dāng)Q2Q1=11時(shí)時(shí), J3=1 , 在下一個(gè)在下一個(gè)CLK作用下作用下,Q3將由將由0狀狀 態(tài)變?yōu)閼B(tài)變?yōu)?狀態(tài)狀態(tài),同時(shí)同時(shí)J1變?yōu)樽優(yōu)?.這時(shí)這時(shí),Q3Q2Q1=100,J1=J3=0。 (4) 在上述條件下在上述條件下,在下一個(gè)在下一個(gè)CLK脈沖作用下脈沖作用下,電路回到電路回到 Q3Q2Q1=000狀態(tài)狀態(tài).完成一個(gè)循環(huán)周期完成一個(gè)循環(huán)周期.電路狀態(tài)圖：電路狀態(tài)圖：000001010011100Q3Q2Q1自啟動(dòng)特性討論：自啟動(dòng)特性討論：當(dāng)當(dāng)Q3Q2Q1=101時(shí)，時(shí)， J3J1=00，則下，則下 一個(gè)狀態(tài)為一個(gè)狀態(tài)為010；(2) 當(dāng)當(dāng)Q3Q2Q1=110時(shí)，時(shí)， J

13、3J1=00，則下一個(gè)狀態(tài)為，則下一個(gè)狀態(tài)為010； (3) 當(dāng)當(dāng)Q3Q2Q1=111時(shí)，時(shí)， J3J1=10，則下一個(gè)狀態(tài)為，則下一個(gè)狀態(tài)為000。 11J1KC1QQFF1Q11J1KC1QQ1FF2Q21J1KC1QQ1FF3Q3CLK電路圖電路圖&電路能自啟動(dòng)電路能自啟動(dòng)1 0 10 1 1 1 1 11） 將將Q0和和CLK1相連相連,計(jì)數(shù)脈沖從計(jì)數(shù)脈沖從CLK0輸入輸入,Q3Q2Q1Q0 輸出輸出,構(gòu)成構(gòu)成8421BCD碼計(jì)數(shù)器碼計(jì)數(shù)器; 74290構(gòu)成模構(gòu)成模10計(jì)數(shù)器計(jì)數(shù)器Q0Q1Q2Q3DIV2DIV5&R0(1)R0(2)S9(1)S9(2)CTRCLKCLK1000000

14、00100100011010001010110011110001001Q3Q2Q1Q02） 將將Q3和和CLK0相連相連,計(jì)數(shù)脈沖從計(jì)數(shù)脈沖從CLK1輸入輸入, Q0Q3Q2Q1 輸出。構(gòu)成輸出。構(gòu)成5421BCD碼計(jì)數(shù)器。碼計(jì)數(shù)器。 0000000100100011010010001001101010111100Q0Q3Q2Q1Q0Q1Q2Q3DIV2DIV5&R0(1)R0(2)S9(1)S9(2)CTRCLK0CLK0兩片兩片74290級(jí)聯(lián)實(shí)現(xiàn)模級(jí)聯(lián)實(shí)現(xiàn)模100計(jì)數(shù)器計(jì)數(shù)器 1. 同步二進(jìn)制計(jì)數(shù)器同步二進(jìn)制計(jì)數(shù)器6.1.2 同步計(jì)數(shù)器同步計(jì)數(shù)器 電路組成和邏輯功能分析電路組成和邏輯功能分

15、析*同步二進(jìn)制加法計(jì)數(shù)器設(shè)計(jì)思想同步二進(jìn)制加法計(jì)數(shù)器設(shè)計(jì)思想 根據(jù)計(jì)數(shù)器的功能要求，根據(jù)計(jì)數(shù)器的功能要求，n位二進(jìn)制計(jì)數(shù)器用位二進(jìn)制計(jì)數(shù)器用n個(gè)存儲(chǔ)單元電路組成，存儲(chǔ)單元的狀態(tài)表示二個(gè)存儲(chǔ)單元電路組成，存儲(chǔ)單元的狀態(tài)表示二進(jìn)制數(shù)，存儲(chǔ)單元由觸發(fā)器實(shí)現(xiàn)；進(jìn)制數(shù)，存儲(chǔ)單元由觸發(fā)器實(shí)現(xiàn)； 輸入脈沖將使各位觸發(fā)器的狀態(tài)按計(jì)數(shù)規(guī)律變輸入脈沖將使各位觸發(fā)器的狀態(tài)按計(jì)數(shù)規(guī)律變化，即每輸入一個(gè)脈沖，由觸發(fā)器的狀態(tài)表示化，即每輸入一個(gè)脈沖，由觸發(fā)器的狀態(tài)表示的二進(jìn)制數(shù)必須加的二進(jìn)制數(shù)必須加1； 由于是由于是同步同步計(jì)數(shù)器，輸入脈沖將同步加到各觸計(jì)數(shù)器，輸入脈沖將同步加到各觸發(fā)器的時(shí)鐘輸入端，因此只有通過控制觸發(fā)

16、器發(fā)器的時(shí)鐘輸入端，因此只有通過控制觸發(fā)器的驅(qū)動(dòng)信號(hào)來(lái)達(dá)到控制觸發(fā)器狀態(tài)的目的。的驅(qū)動(dòng)信號(hào)來(lái)達(dá)到控制觸發(fā)器狀態(tài)的目的。 二進(jìn)制計(jì)數(shù)規(guī)則：每加二進(jìn)制計(jì)數(shù)規(guī)則：每加1，最低位改變一次狀態(tài)，最低位改變一次狀態(tài)， 高位的狀態(tài)是否改變，由低位是否計(jì)滿來(lái)決定。高位的狀態(tài)是否改變，由低位是否計(jì)滿來(lái)決定。CLK: 計(jì)數(shù)脈沖計(jì)數(shù)脈沖;Q3Q2Q1Q0: 計(jì)數(shù)器的輸出狀態(tài)計(jì)數(shù)器的輸出狀態(tài);C: 計(jì)數(shù)器的進(jìn)位標(biāo)志計(jì)數(shù)器的進(jìn)位標(biāo)志.1J1KC1F0QQ0T0=11J1KC1F1QQ1T11J1KC1F2QQ2T21J1KC1F0QQ3T3&CLKCG3G2G1Q3為高位為高位;Q0為低位為低位.T觸發(fā)器構(gòu)成的帶進(jìn)位標(biāo)

17、志的觸發(fā)器構(gòu)成的帶進(jìn)位標(biāo)志的四位四位同步同步二進(jìn)制二進(jìn)制加法加法計(jì)數(shù)器：計(jì)數(shù)器：演示演示計(jì)數(shù)器的驅(qū)動(dòng)方計(jì)數(shù)器的驅(qū)動(dòng)方程和輸出方程：程和輸出方程：T0=1T1=Q0T2=Q1Q0T3=Q2Q1Q0C=Q3Q2Q1Q0nnnnnnnnnn計(jì)數(shù)器的狀態(tài)方程：計(jì)數(shù)器的狀態(tài)方程：T觸發(fā)器的特性方程觸發(fā)器的特性方程: Qn+1=TQn+TQn =T QnQn+1=QnQn+1=Qn QnQn+1=Qn (QnQn)Qn+1=Qn (QnQnQn)00000111122233Q3 Q2 Q1 Q0 Q3 Q2 Q1 Q0 C 0 0 0 0 0 0 0 1 0 0 0 0 1 0 0 1 0 0 0 0 1

18、 0 0 0 1 1 0 0 0 1 1 0 1 0 0 0 0 1 0 0 0 1 0 1 0 0 1 0 1 0 1 1 0 0 0 1 1 0 0 1 1 1 0 0 1 1 1 1 0 0 0 0 1 0 0 0 1 0 0 1 0 1 0 0 1 1 0 1 0 0 1 0 1 0 1 0 1 1 0 1 0 1 1 1 1 0 0 0 1 1 0 0 1 1 0 1 0 1 1 0 1 1 1 1 0 0 1 1 1 0 1 1 1 1 0 1 1 1 1 0 0 0 0 1 QnQn+1狀態(tài)表狀態(tài)表CLK(2) 同步二同步二 進(jìn)制加法計(jì)數(shù)器的特點(diǎn)進(jìn)制加法計(jì)數(shù)器的特點(diǎn)由由n 個(gè)觸發(fā)

19、器構(gòu)成的同步二進(jìn)制加法計(jì)數(shù)器的模為個(gè)觸發(fā)器構(gòu)成的同步二進(jìn)制加法計(jì)數(shù)器的模為2n, 沒有多余狀態(tài)沒有多余狀態(tài),狀態(tài)狀態(tài)利用率最高利用率最高;(2) 用用T 觸發(fā)器構(gòu)成的同步二進(jìn)制加法計(jì)數(shù)器觸發(fā)器構(gòu)成的同步二進(jìn)制加法計(jì)數(shù)器,其電路結(jié)構(gòu)其電路結(jié)構(gòu) 有兩條規(guī)則有兩條規(guī)則: T0=1; Ti=Qi-1Qi-2Q0 (i0).(3) 同步計(jì)數(shù)器工作速度快同步計(jì)數(shù)器工作速度快,這種計(jì)數(shù)器的最高工作頻率這種計(jì)數(shù)器的最高工作頻率 可達(dá)可達(dá) fmax= 1tPF+tPG2. 同步十進(jìn)制計(jì)數(shù)器同步十進(jìn)制計(jì)數(shù)器(1) 電路組成和邏輯功能分析電路組成和邏輯功能分析1J1KC1F0QQ0 11J1KC1F1QQ11J1K

20、C1F2Q1J1KC1F0QCLKQQQQ3Q2Q&C1&Q3 Q0Q1 Q0Q3 Q0Q3Q0Q2Q1Q0驅(qū)動(dòng)方程和輸出方程：驅(qū)動(dòng)方程和輸出方程：T0=1T1=Q3Q0nnT2=Q1Q0nnT3=Q2Q1Q0+Q3Q0nnnnnC=Q3Q0nn電路狀態(tài)方程電路狀態(tài)方程Q2 =Q2 （Q1Q0）nnn+1 nQ0 =Q0n+1nQ3 =Q3 （Q2Q1Q0+Q3Q0）nnnnnnn+1Q1 =Q1 （Q3Q0）nnnn+1Q3 Q2 Q1 Q0 Q3 Q2 Q1 Q0 C 0 0 0 0 0 0 0 1 0 0 0 0 1 0 0 1 0 0 0 0 1 0 0 0 1 1 0 0 0 1 1

21、 0 1 0 0 0 0 1 0 0 0 1 0 1 0 0 1 0 1 0 1 1 0 0 0 1 1 0 0 1 1 1 0 0 1 1 1 1 0 0 0 0 1 0 0 0 1 0 0 1 0 1 0 0 1 0 0 0 0 1 1 0 1 0 1 0 1 1 0 1 0 1 1 0 1 1 0 1 1 1 0 0 1 1 0 1 0 1 1 0 1 0 1 0 0 1 1 1 1 0 1 1 1 1 0 1 1 1 1 0 0 1 0 1 n+1n+1n+1n+1nnnn狀態(tài)表狀態(tài)表無(wú)效狀態(tài)無(wú)效狀態(tài)同步十進(jìn)制加法計(jì)數(shù)器狀態(tài)圖同步十進(jìn)制加法計(jì)數(shù)器狀態(tài)圖有效狀態(tài)圈有效狀態(tài)圈無(wú)效狀態(tài)無(wú)效狀

22、態(tài)無(wú)效狀態(tài)無(wú)效狀態(tài)0000000100100011010001010110011110001001111011111100110110111010100000000000110Q3Q2Q1Q0/C/1（2） 同步十進(jìn)制計(jì)數(shù)器設(shè)計(jì)同步十進(jìn)制計(jì)數(shù)器設(shè)計(jì) 目的：根據(jù)十進(jìn)制計(jì)數(shù)器的狀態(tài)表（即設(shè)計(jì)要求），目的：根據(jù)十進(jìn)制計(jì)數(shù)器的狀態(tài)表（即設(shè)計(jì)要求）， 求電路結(jié)構(gòu)圖（即驅(qū)動(dòng)方程和輸出方程）求電路結(jié)構(gòu)圖（即驅(qū)動(dòng)方程和輸出方程） 。 以以T觸發(fā)器構(gòu)成觸發(fā)器構(gòu)成8421BCD碼加法計(jì)數(shù)器為例討論碼加法計(jì)數(shù)器為例討論1) 列出列出8421BCD碼加法計(jì)數(shù)器的狀態(tài)表碼加法計(jì)數(shù)器的狀態(tài)表;2) 根據(jù)根據(jù)8421BCD

23、碼加法計(jì)數(shù)器的狀態(tài)表碼加法計(jì)數(shù)器的狀態(tài)表,列出各觸發(fā)列出各觸發(fā) 器所需要的器所需要的驅(qū)動(dòng)信號(hào)驅(qū)動(dòng)信號(hào);3) 根據(jù)狀態(tài)表根據(jù)狀態(tài)表, 求求輸出方程輸出方程和和驅(qū)動(dòng)方程驅(qū)動(dòng)方程并化簡(jiǎn)并化簡(jiǎn);4) 畫電路圖畫電路圖設(shè)計(jì)步驟設(shè)計(jì)步驟:Q3 Q2 Q1 Q0 Q3 Q2 Q1 Q0 C 0 0 0 0 0 0 0 1 0 0 0 0 1 0 0 1 0 0 0 0 1 0 0 0 1 1 0 0 0 1 1 0 1 0 0 0 0 1 0 0 0 1 0 1 0 0 1 0 1 0 1 1 0 0 0 1 1 0 0 1 1 1 0 0 1 1 1 1 0 0 0 0 1 0 0 0 1 0 0 1 0

24、 1 0 0 1 0 0 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 n+1n+1n+1n+1nnnn狀態(tài)表狀態(tài)表T3 T2 T1 T00 0 0 10 0 1 10 0 0 10 1 1 10 0 0 10 0 1 10 0 0 11 1 1 10 0 0 11 0 0 1 驅(qū)動(dòng)信號(hào)驅(qū)動(dòng)信號(hào)由表可得驅(qū)動(dòng)方由表可得驅(qū)動(dòng)方程和輸出方程程和輸出方程:例例T3的驅(qū)動(dòng)方程為的驅(qū)動(dòng)方程為Q1Q0Q3Q200 01 11 100001111011 T3=Q3Q0+Q2Q1Q0同步計(jì)數(shù)器設(shè)計(jì)的一般步驟：同步計(jì)數(shù)器設(shè)計(jì)的一般步驟： 1）根據(jù)所設(shè)計(jì)

25、計(jì)數(shù)器的計(jì)數(shù)規(guī)律列出狀態(tài)轉(zhuǎn)換表；）根據(jù)所設(shè)計(jì)計(jì)數(shù)器的計(jì)數(shù)規(guī)律列出狀態(tài)轉(zhuǎn)換表；2） 選擇觸發(fā)器，根據(jù)狀態(tài)轉(zhuǎn)換表所反映的狀態(tài)轉(zhuǎn)換規(guī)選擇觸發(fā)器，根據(jù)狀態(tài)轉(zhuǎn)換表所反映的狀態(tài)轉(zhuǎn)換規(guī) 律列出各觸發(fā)器輸入端所對(duì)應(yīng)的驅(qū)動(dòng)信號(hào)，形成激律列出各觸發(fā)器輸入端所對(duì)應(yīng)的驅(qū)動(dòng)信號(hào)，形成激 勵(lì)表；勵(lì)表；3） 求輸出方程和驅(qū)動(dòng)方程。根據(jù)激勵(lì)表，借助卡諾圖求輸出方程和驅(qū)動(dòng)方程。根據(jù)激勵(lì)表，借助卡諾圖 或其它化簡(jiǎn)方法，寫出輸出方程和驅(qū)動(dòng)方程的簡(jiǎn)化或其它化簡(jiǎn)方法，寫出輸出方程和驅(qū)動(dòng)方程的簡(jiǎn)化 表達(dá)式。表達(dá)式。4）根據(jù)輸出方程和驅(qū)動(dòng)方程畫出計(jì)數(shù)器電路圖。）根據(jù)輸出方程和驅(qū)動(dòng)方程畫出計(jì)數(shù)器電路圖。5）自啟動(dòng)性檢查。）自啟動(dòng)性檢查。3.

26、 可逆計(jì)數(shù)器可逆計(jì)數(shù)器可逆計(jì)數(shù)器具有兩種形式可逆計(jì)數(shù)器具有兩種形式: 有加減控制的可逆計(jì)數(shù)器有加減控制的可逆計(jì)數(shù)器: 這種電路有這種電路有一個(gè)一個(gè)CLK脈沖脈沖 輸入端輸入端,有一個(gè)有一個(gè)加減控制端加減控制端,電路作何種計(jì)數(shù)電路作何種計(jì)數(shù),由加減由加減 控制端的控制端的控制信號(hào)控制信號(hào)來(lái)決定來(lái)決定; 雙時(shí)鐘可逆計(jì)數(shù)器雙時(shí)鐘可逆計(jì)數(shù)器: 這種電路有這種電路有兩個(gè)兩個(gè)CLK脈沖輸入端脈沖輸入端, 電路作不同計(jì)數(shù)時(shí)電路作不同計(jì)數(shù)時(shí), 分別從不同的分別從不同的CLK端端輸入輸入.有有加加/減控制減控制的同步二進(jìn)制可逆計(jì)數(shù)器電路的設(shè)計(jì)思路：的同步二進(jìn)制可逆計(jì)數(shù)器電路的設(shè)計(jì)思路：以以T觸發(fā)器設(shè)計(jì)例觸發(fā)器設(shè)

27、計(jì)例1J1KC1FiQQiQQiMUXCLKU/DQi-1Qi-2Q01 0 Qi-1Qi-2Q0Ti(1) i=0 T0=1;(2) i0 Ti如圖所示：如圖所示：有加有加/減控制的同步減控制的同步4位二進(jìn)制可逆計(jì)數(shù)器電路位二進(jìn)制可逆計(jì)數(shù)器電路1J1KC1F0QQ0 11J1KC1F1QQ11J1KC1F2QQ21J1KC1F0QQ3CLKQQQ0Q1QQ3&Q0Q0Q1Q1Q2Q21U/DQ2Q當(dāng)當(dāng)U/D=0時(shí)時(shí),各觸發(fā)器的驅(qū)動(dòng)方程為各觸發(fā)器的驅(qū)動(dòng)方程為: T0=1 T1=Q0 T2=Q1Q0 T3=Q2Q1Q0 符合減法計(jì)數(shù)器的驅(qū)動(dòng)方程符合減法計(jì)數(shù)器的驅(qū)動(dòng)方程;當(dāng)當(dāng)U/D=1時(shí)時(shí),各觸發(fā)

28、器的驅(qū)動(dòng)方程為各觸發(fā)器的驅(qū)動(dòng)方程為: T0=1 T1=Q0 T2=Q1Q0 T3=Q2Q1Q0 符合加法計(jì)數(shù)器的驅(qū)動(dòng)方程符合加法計(jì)數(shù)器的驅(qū)動(dòng)方程; 雙時(shí)鐘二進(jìn)制可逆計(jì)數(shù)器設(shè)計(jì)思想示意雙時(shí)鐘二進(jìn)制可逆計(jì)數(shù)器設(shè)計(jì)思想示意： 以以T觸發(fā)器設(shè)計(jì)為例觸發(fā)器設(shè)計(jì)為例(1) i=0 CLK0=CLKU+CLKD1J1KC1FiQQiQQiCLKiQi-1Qi-2Q0Qi-1Qi-2Q01&CLKUCLKD當(dāng)作加計(jì)數(shù)時(shí)，當(dāng)作加計(jì)數(shù)時(shí)，CLKD=0;當(dāng)作減計(jì)數(shù)時(shí)，當(dāng)作減計(jì)數(shù)時(shí)，CLKU=0.(2) i0 CLKi如圖示如圖示:4. 通用同步計(jì)數(shù)器集成電路通用同步計(jì)數(shù)器集成電路 集成同步計(jì)數(shù)器的產(chǎn)品型號(hào)較多，屬集

29、成同步計(jì)數(shù)器的產(chǎn)品型號(hào)較多，屬4位二進(jìn)制計(jì)數(shù)位二進(jìn)制計(jì)數(shù)的有的有74161、74163等，屬十進(jìn)制計(jì)數(shù)器的有等，屬十進(jìn)制計(jì)數(shù)器的有74160,屬屬4位位二進(jìn)制可逆計(jì)數(shù)器有二進(jìn)制可逆計(jì)數(shù)器有74169、74191、74193等，屬十進(jìn)制等，屬十進(jìn)制可逆計(jì)數(shù)器有可逆計(jì)數(shù)器有74190、74192等，這些計(jì)數(shù)器均有對(duì)應(yīng)的等，這些計(jì)數(shù)器均有對(duì)應(yīng)的CMOS集成電路，其型號(hào)為集成電路，其型號(hào)為74HC （1）集成計(jì)數(shù)器）集成計(jì)數(shù)器74163、74160、741901） 同步同步4位二進(jìn)制計(jì)數(shù)器位二進(jìn)制計(jì)數(shù)器74163的功能的功能a.同步清零同步清零b.同步置數(shù)同步置數(shù)c.保持保持d.同步置計(jì)數(shù)同步置計(jì)數(shù)1

30、615141312111091234567874163VCC RCO Q0 Q1 Q2 Q3 ENT LDCLR CLK D0 D1 D2 D3 ENP GNDD0Q1Q2Q3Q05CT=01,5DD1D2D3C5/2,3,4+M1M2G3G4CTRDIV16CLRLDENTENPCLK3CT=15RCO124874163CLK CLR LD ENP ENT 功能功能 0 同步清同步清 零零 1 0 同步同步 置置 數(shù)數(shù) 1 1 0 1 保持保持(包括包括CO的狀態(tài)的狀態(tài)) 1 1 0 保持保持(CO=0) 1 1 1 1 同步計(jì)數(shù)同步計(jì)數(shù) 74163功能表功能表2) 74160的功能的功能1

31、） 同步十進(jìn)制計(jì)數(shù)器同步十進(jìn)制計(jì)數(shù)器74160的功能的功能a.異步清零異步清零b.同步置數(shù)同步置數(shù)c.保持保持d.同步置計(jì)數(shù)同步置計(jì)數(shù)1615141312111091234567874160VCC RCO Q0 Q1 Q2 Q3 ENT LDCLR CLK D0 D1 D2 D3 ENP GNDD0Q1Q2Q3Q0CT=01,5DD1D2D3C5/2,3,4+M1M2G3G4CTRDIV10CLRLDENTENPCLK3CT=9RCO124874160CLK CLR LD ENP ENT 功能功能 0 異步清異步清 零零 1 0 同步同步 置置 數(shù)數(shù) 1 1 0 1 保持保持(包括包括CO的狀

32、態(tài)的狀態(tài)) 1 1 0 保持保持(CO=0) 1 1 1 1 同步計(jì)數(shù)同步計(jì)數(shù) 74160功能表功能表由兩片由兩片74160構(gòu)成的模構(gòu)成的模100計(jì)數(shù)器計(jì)數(shù)器 （兩位（兩位BCD碼計(jì)數(shù)器）碼計(jì)數(shù)器） 3) 十進(jìn)制可逆計(jì)數(shù)器十進(jìn)制可逆計(jì)數(shù)器 74190的功能的功能 為異步置數(shù)控制端為異步置數(shù)控制端 LDa.CTEN為計(jì)數(shù)使能端為計(jì)數(shù)使能端b./UD為加為加/減計(jì)數(shù)控制端減計(jì)數(shù)控制端c. d. 為最大為最大/最小值指示端最小值指示端/MAX MINe. 為脈動(dòng)時(shí)鐘輸出端為脈動(dòng)時(shí)鐘輸出端 RCO(2) 用集成計(jì)數(shù)器構(gòu)成任意進(jìn)制計(jì)數(shù)器用集成計(jì)數(shù)器構(gòu)成任意進(jìn)制計(jì)數(shù)器 利用已有的中規(guī)模集成計(jì)數(shù)器利用已有的

33、中規(guī)模集成計(jì)數(shù)器,經(jīng)外電路的不同連接經(jīng)外電路的不同連接,以以得到所需得到所需任意進(jìn)制計(jì)數(shù)器任意進(jìn)制計(jì)數(shù)器,是數(shù)字電路中的一項(xiàng)是數(shù)字電路中的一項(xiàng)關(guān)鍵關(guān)鍵技術(shù)技術(shù).1) 反饋復(fù)位法（清零法）反饋復(fù)位法（清零法） 控制異步清零端控制異步清零端CLR來(lái)獲得任意進(jìn)制計(jì)數(shù)器。來(lái)獲得任意進(jìn)制計(jì)數(shù)器。例：用例：用74160構(gòu)成模構(gòu)成模6加法計(jì)數(shù)器。加法計(jì)數(shù)器。CLKQ0Q1Q2(c)000000010010001101010100(b)0110ENPCLKD0D1D2D3ENTQ0Q1Q2Q3RCOLDCLRCTR DIV 10CTC=91&G(a)3 2 1 0Q Q Q Q1 23456 74160構(gòu)成模

34、構(gòu)成模6計(jì)數(shù)器計(jì)數(shù)器復(fù)位法的缺點(diǎn)：復(fù)位法的缺點(diǎn)： 存在一個(gè)極短的過渡狀態(tài)；存在一個(gè)極短的過渡狀態(tài)； 清零的可靠性較差。清零的可靠性較差。*提高清零可靠性的改進(jìn)電路：提高清零可靠性的改進(jìn)電路：2) 反饋置位法反饋置位法(置數(shù)法置數(shù)法)利用計(jì)數(shù)器的預(yù)置數(shù)控制端來(lái)獲得任意進(jìn)制計(jì)數(shù)器利用計(jì)數(shù)器的預(yù)置數(shù)控制端來(lái)獲得任意進(jìn)制計(jì)數(shù)器.例例: 用用74163實(shí)現(xiàn)模實(shí)現(xiàn)模10(8421BCD碼碼)計(jì)數(shù)器計(jì)數(shù)器.例：用例：用4位二進(jìn)制同步計(jì)數(shù)器位二進(jìn)制同步計(jì)數(shù)器74163實(shí)現(xiàn)實(shí)現(xiàn)5421BCD碼計(jì)數(shù)器。碼計(jì)數(shù)器。 0000000100100011010010001001101010111100Q3Q2Q1Q0狀態(tài)

35、圖狀態(tài)圖方案：采用置數(shù)法，在不同的位置置不同的數(shù)。方案：采用置數(shù)法，在不同的位置置不同的數(shù)。 6.1.3 計(jì)數(shù)器應(yīng)用計(jì)數(shù)器應(yīng)用1. 序列信號(hào)發(fā)生器序列信號(hào)發(fā)生器 在數(shù)字信號(hào)的傳輸和數(shù)字系統(tǒng)的測(cè)試中，有時(shí)需要用在數(shù)字信號(hào)的傳輸和數(shù)字系統(tǒng)的測(cè)試中，有時(shí)需要用到一組到一組特定的串行數(shù)字信號(hào)特定的串行數(shù)字信號(hào)。通常把這種串行數(shù)字信號(hào)稱。通常把這種串行數(shù)字信號(hào)稱為序列信號(hào)。產(chǎn)生序列信號(hào)的電路稱為為序列信號(hào)。產(chǎn)生序列信號(hào)的電路稱為序列信號(hào)發(fā)生器序列信號(hào)發(fā)生器。 用計(jì)數(shù)器和簡(jiǎn)單組合邏輯電路（如用計(jì)數(shù)器和簡(jiǎn)單組合邏輯電路（如MUX）組成）組成序序列列信號(hào)發(fā)生器。信號(hào)發(fā)生器。計(jì)數(shù)計(jì)數(shù)器器組合電路組合電路CLK輸

36、出輸出例：設(shè)計(jì)例：設(shè)計(jì)00011011序列信號(hào)發(fā)生器。序列信號(hào)發(fā)生器。設(shè)計(jì)步驟：設(shè)計(jì)步驟：1. 由于序列長(zhǎng)度為由于序列長(zhǎng)度為8，因此先設(shè)計(jì)一個(gè)模，因此先設(shè)計(jì)一個(gè)模8計(jì)數(shù)器；計(jì)數(shù)器；2. 將模將模8計(jì)數(shù)器的狀態(tài)碼，通過組合電路轉(zhuǎn)換成對(duì)應(yīng)計(jì)數(shù)器的狀態(tài)碼，通過組合電路轉(zhuǎn)換成對(duì)應(yīng) 的序列碼。的序列碼。模模8計(jì)數(shù)器計(jì)數(shù)器轉(zhuǎn)換電路轉(zhuǎn)換電路 2. 鍵盤掃描電路鍵盤掃描電路 6.1.4 計(jì)數(shù)器的計(jì)數(shù)器的VHDL描述描述 具有異步清零、同步置數(shù)與使能的同步二進(jìn)制計(jì)數(shù)器具有異步清零、同步置數(shù)與使能的同步二進(jìn)制計(jì)數(shù)器 （功能和（功能和74163相同）相同）LIBRARY IEEE;USE IEEE.STD_LOGI

37、C_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY counter163 ISPORT (clk,clrn, ldn,enp,ent :IN STD_LOGIC; d : IN STD_LOGIC_VECTOR(3 DOWNTO 0) ; q : BUFFER STD_LOGIC_VECTOR(3 DOWNTO 0); rco: OUT STD_LOGIC);END counter 163;ARCHITECTURE RTL OF counter163 ISBEGINrco= 1 WHEN q=1111 AND ent=1 ELSE 0;PROCE

38、SS(clk) VARIABLE count: STD_LOGIC_VECTOR(3 DOWNTO 0); BEGIN IF (clk=1) THEN IF clrn=0 THEN count:=0000; ELSIF ldn=0 THEN count:=d; ELSIF (enp AND ent)=1) THEN IF(count=1111)THEN count:=0000; ELSE count:=count+1; END IF; END IF; END IF; q=count; END PROCESS;END rtl; 2. 具有異步清零、同步置數(shù)與使能的同步十進(jìn)制具有異步清零、同步置數(shù)

39、與使能的同步十進(jìn)制可逆計(jì)數(shù)器（功能和可逆計(jì)數(shù)器（功能和74190相同）相同）LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY counter190 ISPORT (clk,ldn,upn_down,cten :IN STD_LOGIC; d : IN STD_LOGIC_VECTOR(3 DOWNTO 0) ; q : BUFFER STD_LOGIC_VECTOR(3 DOWNTO 0); max_min: BUFFER STD_LOGIC; rcon: OUT STD_LOGIC)

40、;END COUNTER190;ARCHITECTURE RTL OF counter190 ISBEGINmax_min = 1 WHEN (q=1001 AND upn_down =0) OR (q=0000 AND upn_down =1) ELSE 0;rcon = 0 WHEN (max_min = 1 AND clk =0) ELSE 1; PROCESS(clk,ldn,upn_down,cten) BEGIN IF (ldn=0) THEN q=d;ELSIF (clkEVENT AND clk=1 AND cten=0) THENIF ( upn_down=0) THEN I

41、F (q=”1001”) THEN q=”0000”; ELSE q=q+1;END IF; ELSE IF (q=”0000”) THEN q=”1001”; ELSE q=q-1; END IF; END IF; END IF; END PROCESS;END rtl;6.2 寄存器和移位寄存器寄存器和移位寄存器6.2.1 寄存器寄存器 寄存器是用于暫時(shí)存放二進(jìn)制數(shù)碼的時(shí)序邏輯部件，寄存器是用于暫時(shí)存放二進(jìn)制數(shù)碼的時(shí)序邏輯部件，廣泛地應(yīng)用于各類數(shù)字系統(tǒng)中。廣泛地應(yīng)用于各類數(shù)字系統(tǒng)中。 MSI多位數(shù)據(jù)寄存器通常分為兩類，一類是由多位多位數(shù)據(jù)寄存器通常分為兩類，一類是由多位D觸發(fā)器并行組成的寄

42、存器，數(shù)據(jù)是在時(shí)鐘有效邊沿到來(lái)時(shí)觸發(fā)器并行組成的寄存器，數(shù)據(jù)是在時(shí)鐘有效邊沿到來(lái)時(shí)存放的；另一類是由存放的；另一類是由D鎖存器組成，數(shù)據(jù)是在時(shí)鐘某個(gè)約鎖存器組成，數(shù)據(jù)是在時(shí)鐘某個(gè)約定電平下存入的。定電平下存入的。 4位位D觸發(fā)器寄存器觸發(fā)器寄存器(74175)1DC1QQR1DC1QQR1DC1QQR1DC1QQR11CLKRDD0D1D3D3Q0Q0Q1Q1Q2Q2Q3Q3輸入輸入 輸出輸出RD CLK D Qn+1 Qn+1 0 0 1 1 1 1 0 1 0 0 1 1 0 Qn QnQ0Q0Q1Q1Q2Q2Q3Q3D0D1D2D31DRC1RDCLK 具有具有三態(tài)輸出三態(tài)輸出的四位的四

43、位緩沖緩沖數(shù)據(jù)寄存器數(shù)據(jù)寄存器(74173)74173功能表功能表RD CLK G1 G2 M N Q1 Q2 Q3 Q4 1 0 0 0 0 0 0 0 0 0 0 0 D0 D1 D2 D3 0 1 0 0 Q0 Q1 Q2 Q3 0 1 0 0 Q0 Q1 Q2 Q3 1 1Z ：為緩沖器符號(hào)；：為緩沖器符號(hào)； ： 三態(tài)符號(hào)三態(tài)符號(hào)。1D D0Q0D1Q1D2Q2D3Q3MNG1G2CLK&RENC1RD 8位可選址寄存器位可選址寄存器(74259) 輸輸 入入 RD EN 1 0 D Qi 選址鎖存選址鎖存 1 1 Qi Qi 保持保持 0 0 D L DMUX 0 1 L L 清零清

44、零選址選址鎖存鎖存輸出輸出未選址未選址鎖存鎖存輸出輸出功能功能nnn功能表功能表地址輸入地址輸入A2 A1 A0 0 0 0 0 0 0 1 1 0 1 0 2 0 1 1 3 1 0 0 4 1 0 1 5 1 1 0 6 1 1 1 7地址地址鎖存鎖存 地址地址選擇表選擇表9,0D10,0 DQ09,1D10,1 DQ19,2D10,2 DQ29,3D10,3 DQ39,4D10,4 DQ49,5D10,5 DQ59,6D10,6 DQ69,7D10,7 DQ7Z10Z9G8210M07A0A1A2ENDRD邏輯符號(hào)邏輯符號(hào)6.2.2 移位寄存器移位寄存器功能功能: 存放代碼存放代碼; 移

45、位移位.分類分類:按移位方向分類按移位方向分類: 單向移位寄存器單向移位寄存器; 雙向移位寄存器雙向移位寄存器.2) 按輸入輸出的方式分類按輸入輸出的方式分類: 串入串入-串出串出;串入串入-并出并出; 并入并入-串出串出; 并入并入-并出并出.移位寄存器組成移位寄存器組成:移位寄存器中的存儲(chǔ)電路可用時(shí)鐘控制的無(wú)空翻的移位寄存器中的存儲(chǔ)電路可用時(shí)鐘控制的無(wú)空翻的D、RS或或JK觸發(fā)器組成。觸發(fā)器組成。(1) 單向移位寄存器單向移位寄存器a) 串入串入-串串/并出單向移存器并出單向移存器1DC1QF01DC1QF11DC1QF21DC1QF3Vi串行輸入串行輸入CLK移位脈沖移位脈沖Q0Q1Q2

46、Q3串行串行輸出輸出V0 各觸發(fā)器初態(tài)各觸發(fā)器初態(tài)為為0, Vi依次輸入依次輸入1011時(shí)的時(shí)的波形圖波形圖CLKViQ0Q1Q2Q31 0 1 10 1 0 1 10 0 1 0 10 0 0 1 00 0 0 0 1在連續(xù)四個(gè)在連續(xù)四個(gè)CLK脈沖后脈沖后, 在在Q0、Q1、Q2和和Q3端得到端得到 并行輸出信號(hào)；并行輸出信號(hào)；若再連續(xù)輸入若再連續(xù)輸入CLK脈沖脈沖,可在串行輸出端得到串行輸可在串行輸出端得到串行輸 出信號(hào)。出信號(hào)。 (2) 串串/并入并入串出單向移存器串出單向移存器RS1DC1QRS1DC1QRS1DC1QRS1DC1Q&D0SD&D1SD&D2SD&D3SDRDViCLK

47、接收接收V0串行串行輸出輸出串行串行輸入輸入移位移位脈沖脈沖F0F1F2F3工作原理：工作原理： 1) 串行輸入串行輸入 RS1DC1QRS1DC1QRS1DC1QRS1DC1Q&D0SD&D1SD&D2SD&D3SDRDViCLK接收接收V0串行串行輸出輸出串行串行輸入輸入移位移位脈沖脈沖0111112) 并行輸入并行輸入 :RS1DC1QRS1DC1QRS1DC1QRS1DC1Q&D0SD&D1SD&D2SD&D3SDRDViCLK接收接收V0串行串行輸出輸出串行串行輸入輸入移位移位脈沖脈沖0011110000 清零清零 接收接收(以以D0D1D2D3=1010為例為例)111001110

48、011002. 雙向移位寄存器雙向移位寄存器多功能雙向移位寄存器多功能雙向移位寄存器74194RD SA SB CLK 功能功能 0 清零清零 1 0 0 保持保持 1 0 1 右移右移 1 1 0 左移左移 1 1 1 并行置數(shù)并行置數(shù)注意：注意：清零為清零為異步異步；置數(shù)為置數(shù)為同步同步。3,4DD0Q1Q2Q3Q0RRD1,4D3,4D3,4D3,4D2,4DD1D2D3DSRDSLC41/210M03SASBCLKSRG47419474194邏輯電邏輯電路結(jié)構(gòu)示意：路結(jié)構(gòu)示意：1DQC1FiD0D1D2D3A1A0SASB1DQC1Fi+11DQC1Fi-1Qi-1QiQi+1Qi+1

49、QiQi-1DiCLKRRRRD用兩片用兩片74194接成八位雙向移位寄存器接成八位雙向移位寄存器6.2.3 移位寄存器應(yīng)用舉例移位寄存器應(yīng)用舉例1.可編程分頻器可編程分頻器2. 串行加法器串行加法器n位移存器位移存器 (1)n位移存器位移存器 (2)n+1位移存器位移存器 (3)FAQ1DC1RXnYnDSRDSRCi-1CiSixiyiZn+1nn置數(shù)置數(shù)清零清零移位移位脈沖脈沖串行串行輸出輸出并行并行輸出輸出3. 串行累加器串行累加器n位移存器位移存器 (1) n位移存器位移存器 (2)FAQ1DC1RXnCi-1CiSixiyin清零清零移位移位脈沖脈沖串行串行輸出輸出并行并行輸出輸出

50、Zn4. 序列信號(hào)發(fā)生器序列信號(hào)發(fā)生器移位型序列信號(hào)發(fā)生器的一般框圖為：移位型序列信號(hào)發(fā)生器的一般框圖為：組合電路組合電路移位寄存器移位寄存器 輸出輸出F工作原理工作原理: 將移位寄存器和外將移位寄存器和外圍組合電路構(gòu)成一個(gè)圍組合電路構(gòu)成一個(gè)移存型計(jì)移存型計(jì)數(shù)器數(shù)器，使該計(jì)數(shù)器的，使該計(jì)數(shù)器的模模和要產(chǎn)和要產(chǎn)生的序列信號(hào)的生的序列信號(hào)的長(zhǎng)度長(zhǎng)度相等，并相等，并使移位寄存器的串行輸入信號(hào)使移位寄存器的串行輸入信號(hào)F（即組合電路的輸出信號(hào)）（即組合電路的輸出信號(hào)）和所要產(chǎn)生的序列信號(hào)相一致。和所要產(chǎn)生的序列信號(hào)相一致。組合電路組合電路移位寄存器移位寄存器 輸出輸出F例例: 試設(shè)計(jì)一個(gè)能產(chǎn)生序列信號(hào)

51、為試設(shè)計(jì)一個(gè)能產(chǎn)生序列信號(hào)為00011101的移位型序列的移位型序列 信號(hào)發(fā)生器信號(hào)發(fā)生器. 設(shè)計(jì)方法：設(shè)計(jì)方法： 序列長(zhǎng)度為序列長(zhǎng)度為8，考慮用，考慮用3位移位寄存器。選用位移位寄存器。選用74194。僅。僅使用使用74194的的Q0、Q1和和Q2。 狀態(tài)劃分狀態(tài)劃分0 0 0 1 1 1 0 1 0 0 0 1 1 1 0 1S1S2S3S4S5S6S7S8S1Si=Q0Q1Q2S1=000S2=100S3=110S4=111S5=011S6=101S7=010S8=001S1=000右移串右移串行輸入行輸入輸出輸出 求右移串行輸入信號(hào)求右移串行輸入信號(hào)DSR外圍組合電路用四選一外圍組合電

52、路用四選一MUX實(shí)現(xiàn)，取實(shí)現(xiàn)，取Q1Q2為地址，則：為地址，則：Q0Q1Q2nnn00 01 11 10 0100001111D0=1 D3=Q0 D1=0 D2=Q0 畫電路圖畫電路圖3,4DQ1Q2Q3Q0R1,4D3,4D3,4D3,4D2,4DDSRC41/210M03SASBCLKSRG4741941101010123G03MUX10輸出輸出Y 狀態(tài)劃分狀態(tài)劃分 試設(shè)計(jì)一個(gè)能產(chǎn)生序列信號(hào)為試設(shè)計(jì)一個(gè)能產(chǎn)生序列信號(hào)為10110的移位型序列的移位型序列 信號(hào)發(fā)生器信號(hào)發(fā)生器.例：例：解：解：由于序列長(zhǎng)度為由于序列長(zhǎng)度為5，先對(duì)序列按，先對(duì)序列按3位劃分。位劃分。1 0 1 1 0 1 0

53、 s1s2s3s4s5101 011 110010 101Q1Q2Q3在在S1時(shí)，要求時(shí)，要求DSL=1在在S4時(shí)，要求時(shí)，要求DSL=0對(duì)序列按對(duì)序列按4位劃分：位劃分：1 0 1 1 0 1 0 1 1 0 s1s2s3s4s51011 0110 11010101 1010Q0Q1Q2Q3 求求左左移串行輸入信號(hào)移串行輸入信號(hào)DSL00 01 11 1000011110Q0Q1Q2Q301110F=Q0n+Q3n=Q0n Q3n=DSL3,4DQ1Q2Q3Q0R1,4D3,4D3,4D3,4D2,4DDSLC41/210M03SASBCLKSRG474194011輸出輸出&6.2.4移位寄

54、存器型計(jì)數(shù)器移位寄存器型計(jì)數(shù)器 移位寄存器型計(jì)數(shù)器移位寄存器型計(jì)數(shù)器,是指在移位寄存器的基礎(chǔ)上加反是指在移位寄存器的基礎(chǔ)上加反饋電路而構(gòu)成的具有特殊編碼的同步計(jì)數(shù)器饋電路而構(gòu)成的具有特殊編碼的同步計(jì)數(shù)器. 移位寄存器型計(jì)數(shù)器的狀態(tài)轉(zhuǎn)移符合移位寄存器的規(guī)移位寄存器型計(jì)數(shù)器的狀態(tài)轉(zhuǎn)移符合移位寄存器的規(guī)律律,即除去第一級(jí)外即除去第一級(jí)外,其余各級(jí)滿足其余各級(jí)滿足: Qi =Qi-1 n+1n移位寄存器型計(jì)數(shù)器框圖移位寄存器型計(jì)數(shù)器框圖1DC1QF0CP1DC1QF11DC1QFn-1反饋邏輯電路反饋邏輯電路1. 環(huán)形計(jì)數(shù)器環(huán)形計(jì)數(shù)器(1) 電路組成電路組成1DC1QF0CP1DC1QF11DC1QF

55、31DC1QF2(以四位環(huán)形計(jì)數(shù)器為例以四位環(huán)形計(jì)數(shù)器為例)特點(diǎn)特點(diǎn): 將串行輸出端將串行輸出端和串行輸入端和串行輸入端相連相連.(2)環(huán)形計(jì)數(shù)器狀態(tài)圖環(huán)形計(jì)數(shù)器狀態(tài)圖1110 01111101 10111100 01101001 00111000 01000001 00100101 10100000 1111有效循環(huán)有效循環(huán)無(wú)效循環(huán)無(wú)效循環(huán)(3) 實(shí)現(xiàn)自啟動(dòng)的方法實(shí)現(xiàn)自啟動(dòng)的方法 可利用觸發(fā)器的置位可利用觸發(fā)器的置位 和復(fù)位端，將電路初和復(fù)位端，將電路初 始狀態(tài)預(yù)置成有效循始狀態(tài)預(yù)置成有效循 環(huán)中的某一狀態(tài)；環(huán)中的某一狀態(tài)； 重新設(shè)計(jì)反饋電路，重新設(shè)計(jì)反饋電路， 使電路具有自啟動(dòng)使電路具有自

56、啟動(dòng) 特性。設(shè)計(jì)方法如特性。設(shè)計(jì)方法如 下：下： a. 列表確定反饋函數(shù)列表確定反饋函數(shù)f;Q0 Q1 Q2 Q3 Q0 Q1 Q2 Q3 f 1 0 0 0 0 1 0 0 0 0 1 0 0 0 0 1 0 0 0 0 1 0 0 0 0 1 0 0 0 0 1 1 0 0 0 1 0 0 0 0 1 0 0 0 1 0 0 1 1 0 0 0 1 0 0 1 0 1 0 0 1 0 0 0 1 1 0 0 0 1 1 0 0 1 1 1 0 0 1 1 0 1 0 0 1 0 1 0 0 0 1 0 1 0 0 1 0 1 0 1 0 1 1 0 1 0 1 0 1 1 0 0 0 1

57、1 0 0 1 1 0 1 0 1 1 0 0 1 1 1 0 0 1 1 1 0 1 1 1 1 0 1 1 1 0 n+1n+1n+1n+1nnnnb. 作反饋函數(shù)作反饋函數(shù)f 的卡諾圖的卡諾圖,求求f 的最簡(jiǎn)表達(dá)式的最簡(jiǎn)表達(dá)式;00 01 11 1000011110Q0Q1Q2Q31 1f=Q0Q1Q2c. 畫邏輯圖畫邏輯圖1DC1QF0CP1DC1QF11DC1QF31DC1QF2&QQQQf(4) 用用MSI構(gòu)成的能自啟動(dòng)環(huán)形計(jì)數(shù)器構(gòu)成的能自啟動(dòng)環(huán)形計(jì)數(shù)器如輸出均為如輸出均為0,則通則通過過 DSR移入移入1,進(jìn)入進(jìn)入有效有效 循環(huán)循環(huán);否則經(jīng)否則經(jīng)過移位過移位, 總會(huì)將總會(huì)將1移移

58、到到Q3處處,電路進(jìn)入電路進(jìn)入置數(shù)狀態(tài)置數(shù)狀態(tài),置入置入1000,進(jìn)入有效循環(huán)狀態(tài)進(jìn)入有效循環(huán)狀態(tài)3,4DQ1Q2Q3Q0R1,4D3,4D3,4D3,4D2,4DDSRC41/210M03SASBCLKSRG4741941000111(5) 環(huán)形計(jì)數(shù)器的特點(diǎn)環(huán)形計(jì)數(shù)器的特點(diǎn) 環(huán)形計(jì)數(shù)器附帶有譯碼器功能環(huán)形計(jì)數(shù)器附帶有譯碼器功能; 環(huán)形計(jì)數(shù)器的輸出波形為環(huán)形計(jì)數(shù)器的輸出波形為順序脈沖順序脈沖;CPQ0Q1Q2Q3常稱環(huán)形計(jì)數(shù)器為常稱環(huán)形計(jì)數(shù)器為順序脈沖發(fā)生器順序脈沖發(fā)生器. 環(huán)形計(jì)數(shù)器的缺點(diǎn)是狀態(tài)利用效率低環(huán)形計(jì)數(shù)器的缺點(diǎn)是狀態(tài)利用效率低, n 個(gè)觸發(fā)器構(gòu)成個(gè)觸發(fā)器構(gòu)成的環(huán)形計(jì)數(shù)器僅有的環(huán)形計(jì)

59、數(shù)器僅有n 個(gè)有效狀態(tài)個(gè)有效狀態(tài), 有有2n-n個(gè)無(wú)效狀態(tài)個(gè)無(wú)效狀態(tài).2. 扭環(huán)形計(jì)數(shù)器扭環(huán)形計(jì)數(shù)器(1) 電路組成和邏輯功能分析電路組成和邏輯功能分析1DC1QF0CP1DC1QF11DC1QF31DC1QF2D0=Q30010 1001 0100 10100101 1011 0110 1101無(wú)效循環(huán)無(wú)效循環(huán)0000 1000 1100 11100001 0011 0111 1111有效循環(huán)有效循環(huán)可在無(wú)效循環(huán)圈內(nèi)選合適的狀態(tài)可在無(wú)效循環(huán)圈內(nèi)選合適的狀態(tài),通過修改反饋函數(shù)通過修改反饋函數(shù),達(dá)到達(dá)到自啟動(dòng)的目的自啟動(dòng)的目的.00 01 11 1000011110Q0Q1Q2Q31 0 0 1

60、1 0 0 11 0 0 11 0 0 1 原狀態(tài)圖原狀態(tài)圖D0=Q300 01 11 1000011110Q0Q1Q2Q31 0 0 11 0 0 11 1 0 11 1 0 1修改后的狀態(tài)圖修改后的狀態(tài)圖D0=Q3+Q0Q2(可有多種方案可有多種方案)(2) 實(shí)現(xiàn)自啟動(dòng)的方法實(shí)現(xiàn)自啟動(dòng)的方法0010 1001 0100 10100101 1011 0110 11010000 1000 1100 11100001 0011 0111 1111(3) 用中規(guī)模集成移位計(jì)數(shù)器構(gòu)成扭環(huán)形計(jì)數(shù)器用中規(guī)模集成移位計(jì)數(shù)器構(gòu)成扭環(huán)形計(jì)數(shù)器DSR=Q3+Q1Q2Q3(4) 扭環(huán)形計(jì)數(shù)器的特點(diǎn)扭環(huán)形計(jì)數(shù)器的特