數(shù)字電子技術(shù)基礎(chǔ)習(xí)題

1、第一章第一章 緒論緒論1數(shù)制的轉(zhuǎn)換數(shù)制的轉(zhuǎn)換 (1)任意進制任意進制十進制十進制(按位權(quán)展開相加按位權(quán)展開相加) (2)十進制十進制任意進制任意進制(除除R取余取余,乘乘R取整取整) (3) 二進制二進制-八進制八進制-十六進制十六進制(中介法中介法) (4)精度要求精度要求(1/Ri精度要求值精度要求值)2常用的常用的BCD碼碼 有權(quán)碼有權(quán)碼(8421碼、碼、2421碼、碼、5121碼、碼、631-1碼碼) 無權(quán)碼無權(quán)碼(余余3碼，移存碼、余碼，移存碼、余3循環(huán)碼循環(huán)碼)。第一章第一章 緒論緒論1 等于等于(14.5)10的的8421BCD碼是碼是: A (1110.0101)8421BCD

2、 B (00010100.1)8421BCD B (1110.1)8421BCD D (00010100.0101)8421BCD2 與與(1024)10等值的數(shù)是等值的數(shù)是: A (1000000000)2 B (400)16 C (1111111111)2 D (3FF)16 3 十進制數(shù)十進制數(shù)25用用8421BCD碼表示為碼表示為: A 0010101 B 00101010 C 00100101 D 100101 4 以下代碼中為有權(quán)碼的是以下代碼中為有權(quán)碼的是: A 5421碼碼 B 移存碼移存碼 C 格雷碼格雷碼 D 余三碼余三碼答案答案:1 D,2 B,3 C, 4 A 5 (7

3、)10(0111)8421+(0011)2=(1010)余余3BCD,同理同理:(8)10(1011)余余3BCD,(5)10(1000)余余3BCD (78.5)10=(10101011.1000)余余3BCD5 等于等于(78.5)10的余的余3BCD碼是碼是_第二章第二章 邏輯函數(shù)及其簡化邏輯函數(shù)及其簡化1基本邏輯關(guān)系基本邏輯關(guān)系(3)、邏輯運算、邏輯運算(3)、復(fù)合邏輯運算、復(fù)合邏輯運算(5)、邏輯門符號；、邏輯門符號；2基本定理、基本定理、基本規(guī)則、基本公式；基本規(guī)則、基本公式；3邏輯函數(shù)及其表示方法（表達(dá)式、真值表、卡諾圖、邏輯函數(shù)及其表示方法（表達(dá)式、真值表、卡諾圖、 邏輯圖、波

4、形圖）；邏輯圖、波形圖）；4邏輯函數(shù)及其簡化邏輯函數(shù)及其簡化 (1)公式法化簡；公式法化簡； (2)卡諾圖化簡法（最小項、最大項的概念，任意項的利用）；卡諾圖化簡法（最小項、最大項的概念，任意項的利用）； (3)利用卡諾圖進行邏輯函數(shù)的運算。利用卡諾圖進行邏輯函數(shù)的運算。第二章第二章 邏輯函數(shù)及其簡化邏輯函數(shù)及其簡化1 若若A、B、C、D、E為某邏輯函數(shù)輸入變量，函數(shù)的最大項表達(dá)式為某邏輯函數(shù)輸入變量，函數(shù)的最大項表達(dá)式 所包含的最大項的個數(shù)不可能是：所包含的最大項的個數(shù)不可能是： A 32 B 15 C 31 D 6322 以下表達(dá)式中符合邏輯運算規(guī)則的是：以下表達(dá)式中符合邏輯運算規(guī)則的是：

5、 A. CC=C2 B. 1+1=10 C. 01 D. A+1=13 符合邏輯運算規(guī)則的是符合邏輯運算規(guī)則的是: A. 11=1 B. 1+1=10 C. 1+1=1 D. 1+1=24 邏輯函數(shù)邏輯函數(shù)F=AB+CD+BC的反函數(shù)的反函數(shù)F是是:_;對偶函數(shù)對偶函數(shù)F是是:_;5 邏輯代數(shù)的三個重要規(guī)則是邏輯代數(shù)的三個重要規(guī)則是:_,_,_ 當(dāng)邏輯函數(shù)有當(dāng)邏輯函數(shù)有n個變量時個變量時,共有共有_種變量取值組合。種變量取值組合。6 異或與同或在邏輯上正好相反，互為反函數(shù)，對嗎？異或與同或在邏輯上正好相反，互為反函數(shù)，對嗎？7 邏輯變量的取值，邏輯變量的取值，1比比0大，對嗎？大，對嗎？答案：

6、答案：1. D 2. D 3. C 4. _ 5. _ _ 6. 7. 8. 8 F=A B C=A B C,對嗎對嗎?由給定的邏輯函數(shù)求不同的標(biāo)準(zhǔn)表達(dá)式的方法由給定的邏輯函數(shù)求不同的標(biāo)準(zhǔn)表達(dá)式的方法:F=AB+AC(1)求求F的標(biāo)準(zhǔn)與非的標(biāo)準(zhǔn)與非-與非表達(dá)式與非表達(dá)式(對對F兩次取反即可得到兩次取反即可得到) F=AB+AC(2)求求F的標(biāo)準(zhǔn)或非的標(biāo)準(zhǔn)或非-或非表達(dá)式或非表達(dá)式 由由F表達(dá)式表達(dá)式卡諾圖卡諾圖得到得到F的或與表達(dá)式的或與表達(dá)式對對F的或與表達(dá)式的或與表達(dá)式 兩次求反即可得到兩次求反即可得到F的標(biāo)準(zhǔn)或非的標(biāo)準(zhǔn)或非-或非表達(dá)式或非表達(dá)式 F=A+C+A+B(3)求求F的與或非表達(dá)

7、式的與或非表達(dá)式(由由F的標(biāo)準(zhǔn)或非的標(biāo)準(zhǔn)或非-或非表達(dá)式得到或非表達(dá)式得到)(4)給定給定F的或與表達(dá)式求的或與表達(dá)式求F的標(biāo)準(zhǔn)與非的標(biāo)準(zhǔn)與非-與非表達(dá)式與非表達(dá)式:由由F的或與表達(dá)式的或與表達(dá)式卡諾圖卡諾圖得到得到F的與或表達(dá)式的與或表達(dá)式兩次求反兩次求反F的標(biāo)準(zhǔn)或非的標(biāo)準(zhǔn)或非-或非表達(dá)式或非表達(dá)式第二章第二章 邏輯函數(shù)及其簡化邏輯函數(shù)及其簡化第二章第二章 邏輯函數(shù)及其簡化邏輯函數(shù)及其簡化公式法化簡公式法化簡F=(A B)(B C) A+B+A+C解: F=(A B)(B C) +A+B (A+C) =(AB+AB)(BC+BC)+A+B) (A+C)=(ABC+ABC+A+B) (A+C)

8、=(A+B)(A+C)=AB+ACACAB)CB)(BA)(BA()CBA)(CBA)(CBA()CBA)(CBA(F4ACAB)CB(A)F(FBCABCBAABBCACBACBACABABCF*44*4第二章第二章 邏輯函數(shù)及其簡化邏輯函數(shù)及其簡化 0 0 0 0 0 1 1 1 1 1 AB 00 01 11 10 00 01 11 10 CD F=A+BC+BD1、畫出邏輯函數(shù)的、畫出邏輯函數(shù)的卡諾圖卡諾圖BDBCA 0 0 0 0 0 1 1 1 1 1 AB 00 01 11 10 00 01 11 10 CD 用卡諾圖化簡邏輯函數(shù)用卡諾圖化簡邏輯函數(shù)F5,6,7,8,910,11

9、,12,13,14,15md化簡時可根據(jù)需要視為化簡時可根據(jù)需要視為“1”或或“0”，使函數(shù)化到最簡，使函數(shù)化到最簡。2、化簡邏輯函數(shù)、化簡邏輯函數(shù)第二章第二章 邏輯函數(shù)及其簡化邏輯函數(shù)及其簡化 0 0 0 0 0 0 0 CD 00 01 11 10 00 01 11 10 AB 用卡諾圖化簡函數(shù)用卡諾圖化簡函數(shù),寫出最簡或與式寫出最簡或與式:Y(A,B,C,D)=M(1,3,4,9,11,12,14) d(5,7,10,13,15)解解:(1)填圖填圖(即填即填0或或)(2)圈圖圈圖(每個圈包含每個圈包含2i個個格格,i=0,1,2,3)(3)寫出最簡或與式寫出最簡或與式(0與原變量對與原

10、變量對應(yīng)應(yīng),1與反變量對應(yīng)與反變量對應(yīng)-對寫或與對寫或與式而言式而言)Y(A,B,C,D)=D(A+C)(B+C)用卡諾圖化簡邏輯函數(shù)F=ABC+ABC+ABCD, 約束條件為:A B=0A B=AB+AB =ABCD+ABCD+ABCD+ABCD +ABCD+ABCD+ABCD+ABCD=0,為任意項10100111ABCD0001111000 01 11 10F=AC+CD+AC 1 1 0 1 1 1 0 1 1 0 0 1 1 1 1 1 AB 00 01 11 10 00 01 11 10 CD 0 0 1 0 0 0 1 0 0 1 1 0 0 0 0 0 AB 00 01 11

11、10 00 01 11 10 CD 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 AB 00 01 11 10 00 01 11 10 CD 與運算與運算 利用卡諾圖進行邏輯函數(shù)運算利用卡諾圖進行邏輯函數(shù)運算12FFF 或運算或運算 0 0 1 0 0 0 1 1 1 1 1 1 0 1 1 0 AB 00 01 11 10 00 01 11 10 CD 12FF F異或運算異或運算12FFF 1 1 1 1 1 1 1 0 0 1 1 0 1 0 0 1 AB 00 01 11 10 00 01 11 10 CD 1FABBCCDAD2FABBDBDAC多變量運算多變量運算

12、第二章第二章 邏輯函數(shù)及其簡化邏輯函數(shù)及其簡化1認(rèn)識各種邏輯門的符號；認(rèn)識各種邏輯門的符號；2邏輯門的功能、應(yīng)用、特點；邏輯門的功能、應(yīng)用、特點；3開關(guān)器件的開關(guān)特性（電路原理圖不做要開關(guān)器件的開關(guān)特性（電路原理圖不做要求）。求）。第三章：集成邏輯門第三章：集成邏輯門 TTL門電路的主要參數(shù)門電路的主要參數(shù)電壓傳輸特性參數(shù)電壓傳輸特性參數(shù):(1)輸出邏輯高電平輸出邏輯高電平:VOH=2.73.6V(特性曲線截止區(qū)的輸出電壓特性曲線截止區(qū)的輸出電壓);(2)輸出邏輯低電平輸出邏輯低電平:VOL=0.30.4V(特性曲線飽和區(qū)的輸出電壓特性曲線飽和區(qū)的輸出電壓);(3)開門電平開門電平:VON1.

13、8V(允許輸入高電平的最小值允許輸入高電平的最小值);(4)關(guān)門電平關(guān)門電平:VOFF0.8V(允許輸入低電平的最大值允許輸入低電平的最大值);(5)閾值電壓閾值電壓:VTH=1.4V(輸出電平發(fā)生急劇變化的中點對應(yīng)的輸入電壓輸出電平發(fā)生急劇變化的中點對應(yīng)的輸入電壓)(6)低電平噪聲容限低電平噪聲容限:VNL=VOFF-VIL=0.8V-0.3V=0.5V;(7)高電平噪聲容限高電平噪聲容限:VNH=VIH-VON=3.6V-1.8V=1.8V.輸入特性曲線上的參數(shù)輸入特性曲線上的參數(shù):(1) 關(guān)門電阻關(guān)門電阻:ROFF=0.91K(當(dāng)當(dāng)RiRoff,相當(dāng)于加了低電平輸入相當(dāng)于加了低電平輸入,

14、與非與非 門處于關(guān)門狀態(tài)門處于關(guān)門狀態(tài));(2) 開門電阻開門電阻:Ron=3.2k(當(dāng)當(dāng)RiRon,相當(dāng)于加了高電平輸入相當(dāng)于加了高電平輸入,與非門與非門 處于開門狀態(tài)處于開門狀態(tài)).輸出特性曲線上的參數(shù)輸出特性曲線上的參數(shù):(1) 拉電流拉電流:關(guān)態(tài)時的最大輸出電流關(guān)態(tài)時的最大輸出電流(2) 灌電流灌電流:開態(tài)時的最大輸出電流開態(tài)時的最大輸出電流其它參數(shù)其它參數(shù):、扇入系數(shù)、扇出系數(shù)、輸入漏電流扇入系數(shù)、扇出系數(shù)、輸入漏電流IIH、動態(tài)尖峰電流、平均、動態(tài)尖峰電流、平均延遲時間延遲時間tpd等。等。輸出端可以并聯(lián)使用的電路：輸出端可以并聯(lián)使用的電路：TTL電路的電路的OC門（集電極開路門）

15、，門（集電極開路門），TTL電路的三態(tài)輸出門、電路的三態(tài)輸出門、漏極開路的漏極開路的CMOS門、門、CMOS電路的三態(tài)輸出門電路的三態(tài)輸出門第三章：集成邏輯門第三章：集成邏輯門第三章：集成邏輯門第三章：集成邏輯門1 工作時需要外接電源和負(fù)載電阻的電路是：工作時需要外接電源和負(fù)載電阻的電路是： A. TTL或非門或非門 B. TTL與非門與非門 C. TTL三態(tài)門三態(tài)門 D. TTL OC門門2 三態(tài)門輸出高阻狀態(tài)時三態(tài)門輸出高阻狀態(tài)時,_是正確的說法是正確的說法. A. 用電壓表測量指針不動用電壓表測量指針不動 B. 相當(dāng)于懸空相當(dāng)于懸空 C. 電壓不高不低電壓不高不低 D. 測量電阻指針不動

16、測量電阻指針不動3 以下電路常用來實現(xiàn)以下電路常用來實現(xiàn)”線與線與”功能的是功能的是:_A. TTL與非門與非門 B. 三態(tài)輸出門三態(tài)輸出門 C. 集電極開路門集電極開路門 D. CMOS傳輸門傳輸門4 OC門的主要應(yīng)用門的主要應(yīng)用_,三態(tài)門的主要應(yīng)用三態(tài)門的主要應(yīng)用_,傳輸門的主要傳輸門的主要 應(yīng)用應(yīng)用_.三態(tài)門的三個狀態(tài)是三態(tài)門的三個狀態(tài)是_,_,_.5 TTL與非門的閾值電壓是與非門的閾值電壓是_;TTL與非門輸入接電阻與非門輸入接電阻Ri_時時, TTL與非門工作在開態(tài)與非門工作在開態(tài),通常把該阻值稱為通常把該阻值稱為_.答案答案:1.D 2. B 3. C 4 實現(xiàn)實現(xiàn)”線與線與”,

17、實現(xiàn)總線結(jié)構(gòu)實現(xiàn)總線結(jié)構(gòu),當(dāng)開關(guān)用當(dāng)開關(guān)用,高電平高電平, 低電平低電平,高阻高阻; 5. 1.4V;3.2V,開門電阻開門電阻1、數(shù)、數(shù) 字字 電電 路路 中中 晶晶 體體 管管 大大 多多 工工 作作 于于( )。(a) 放放 大大 狀狀 態(tài)態(tài)(b) 開開 關(guān)關(guān) 狀狀 態(tài)態(tài)(c) 擊擊 穿穿 狀狀 態(tài)態(tài)FUDDBA2 2、邏邏 輯輯 電電 路路 如如 圖圖 所所 示，示， 則則 輸輸 出出F為為( )(a) A+B (b) AB (c)AB3、 TTL 與與 非非 門門 的的 扇扇 出出 系系 數(shù)數(shù) 是是( )。(a) 輸輸 出出 端端 允允 許許 驅(qū)驅(qū) 動動 各各 類類 型型 門門 電電

18、 路路 的的 最最 大大 數(shù)數(shù) 目目(b) 輸輸 出出 端端 允允 許許 驅(qū)驅(qū) 動動 同同 類類 型型 門門 電電 路路 的的 最最 小小 數(shù)數(shù) 目目(c) 輸輸 出出 端端 允允 許許 驅(qū)驅(qū) 動動 同同 類類 型型 門門 電電 路路 的的 最最 大大 數(shù)數(shù) 目目答答:1.(b) 2.(a) 3.(c)1組合邏輯電路的特點；組合邏輯電路的特點；2組合邏輯電路的分析方法組合邏輯電路的分析方法（1）小規(guī)模組合邏輯電路的分析步驟）小規(guī)模組合邏輯電路的分析步驟(3)；（2）中規(guī)模組合邏輯電路的分析）中規(guī)模組合邏輯電路的分析(全加器、譯碼器、數(shù)據(jù)選擇器等全加器、譯碼器、數(shù)據(jù)選擇器等)。3組合邏輯電路的設(shè)

19、計方法組合邏輯電路的設(shè)計方法（1）小規(guī)模組合邏輯電路的設(shè)計）小規(guī)模組合邏輯電路的設(shè)計(5)；（2）中規(guī)模組合邏輯電路的設(shè)計（全加器、譯碼器、）中規(guī)模組合邏輯電路的設(shè)計（全加器、譯碼器、 數(shù)據(jù)選擇器，降維卡諾圖）；數(shù)據(jù)選擇器，降維卡諾圖）；4組合邏輯電路中的冒險現(xiàn)象（了解）組合邏輯電路中的冒險現(xiàn)象（了解） 靜態(tài)靜態(tài)1冒險冒險,靜態(tài)靜態(tài)0冒險冒險,冒險代數(shù)判別法冒險代數(shù)判別法,避免邏輯冒險的方法避免邏輯冒險的方法第四章：組合邏輯電路第四章：組合邏輯電路1.十六選一數(shù)據(jù)選擇器中十六選一數(shù)據(jù)選擇器中,地址端的個數(shù)是地址端的個數(shù)是_,數(shù)據(jù)端的個數(shù)是數(shù)據(jù)端的個數(shù)是_;2.8線線-3線優(yōu)先編碼器中線優(yōu)先編碼

20、器中,所有輸入端都有效時所有輸入端都有效時,響應(yīng)的輸入是響應(yīng)的輸入是_;3.編碼與譯碼是互逆的過程編碼與譯碼是互逆的過程,對嗎對嗎?4.優(yōu)先編碼器的編碼信號是相互排斥的優(yōu)先編碼器的編碼信號是相互排斥的,不允許多個編碼信號同時不允許多個編碼信號同時 有效有效,對嗎對嗎?5.邏輯函數(shù)邏輯函數(shù)C BACCAF，當(dāng)變量的取值為（當(dāng)變量的取值為（ ）時，）時，將出現(xiàn)競爭冒險現(xiàn)象。將出現(xiàn)競爭冒險現(xiàn)象。A. B=C=1 B. B=C=0 C. A=1，C=0 D. A=B=06. 八路數(shù)據(jù)選擇器應(yīng)有八路數(shù)據(jù)選擇器應(yīng)有( )個選擇控制端個選擇控制端. A 2 B 3 C 6 7. 下列邏輯電路中為時序邏輯電路

21、的是（下列邏輯電路中為時序邏輯電路的是（ ）A.變量譯碼器變量譯碼器 B.加法器加法器 C.數(shù)碼寄存器數(shù)碼寄存器 D.數(shù)據(jù)選擇器數(shù)據(jù)選擇器答答:1.4,16; 2.IN7; 3.對對; 4.不對不對; 5.A; 6.B; 7.C;&11111Y0Y1Y2Y3STA0A18.右圖所示電路為一個典型的右圖所示電路為一個典型的集成組合電路邏輯器件結(jié)構(gòu)集成組合電路邏輯器件結(jié)構(gòu),請請分析其邏輯功能分析其邏輯功能,并指出它的通并指出它的通用名稱用名稱.STAAY010STAAY011STAAY012STAAY0132線4線譯碼器9.試用一塊數(shù)據(jù)選擇器試用一塊數(shù)據(jù)選擇器74LS151和必要的電路實現(xiàn)

22、一組合邏輯函數(shù)和必要的電路實現(xiàn)一組合邏輯函數(shù)并畫出電路圖并畫出電路圖.要求作出降維卡諾圖要求作出降維卡諾圖,以以A為記圖變量為記圖變量,并直接在下圖并直接在下圖中連線中連線.F(A,B,C,D)=ABCD+ABD+ABD+CD+BC0 1 2 3 4 5 6 7MUXCT74151A2A1A0G07YENBACDSTY10解解:(1)將所給的式子變換成標(biāo)準(zhǔn)的與非將所給的式子變換成標(biāo)準(zhǔn)的與非-與非表達(dá)式與非表達(dá)式 F1=AB(C+C)+BC(A+A)+AC(B+B) =ABC+ABC+ABC+ABC=m7+m6+m5+m3=m7m6m5m3 F2=m0+m1+m3+m4+m6=m0m1m3m4m

23、6(2)畫邏輯圖畫邏輯圖 A2A,A1B,A0C;STA1,STB0, STC0 Yimi ;F1,F2分別用一個與非門實現(xiàn)分別用一個與非門實現(xiàn)(與非門的輸入為譯碼器的與非門的輸入為譯碼器的 輸出輸出)10.用用3線線-8線譯碼器實現(xiàn)組合邏輯電路的設(shè)計線譯碼器實現(xiàn)組合邏輯電路的設(shè)計: F1=AB+BC+AC, F2=m(0,1,3,4,6)11.數(shù)據(jù)選擇器的分析數(shù)據(jù)選擇器的分析:分析下圖的功能分析下圖的功能,寫出寫出F的表達(dá)式的表達(dá)式,列出列出F的真的真 值表值表.解解:(1)寫出寫出Y的表達(dá)式的表達(dá)式:Y=A2A1A0D0+A2A1A0D1+A2A1A0D2+A2A1A0D3+A2A1A0D

24、4 +A2A1A0D5+A2A1A0D6+A2A1A0D7(2)將將DA2,BA1,AA0;CD7,D4,D2,D1;CD6,D5,D3,D0代如上式即可得到表達(dá)式代如上式即可得到表達(dá)式F=D0 D1 D2 D3 D4 D5 D6 D7MUXCT74151A2A1A0G07YENDCBASTF(3)列真值表列真值表D B A C F0.0.0.0.(4)總結(jié)邏輯功能總結(jié)邏輯功能: 判偶電路判偶電路第五章第五章 集成觸發(fā)器集成觸發(fā)器1集成觸發(fā)器的分類（邏輯功能、電路結(jié)構(gòu)）；集成觸發(fā)器的分類（邏輯功能、電路結(jié)構(gòu)）；2集成觸發(fā)器功能的描述方法集成觸發(fā)器功能的描述方法（狀態(tài)方程、狀態(tài)轉(zhuǎn)移真值表、狀態(tài)轉(zhuǎn)

25、移圖、（狀態(tài)方程、狀態(tài)轉(zhuǎn)移真值表、狀態(tài)轉(zhuǎn)移圖、激勵表、工作波形、邏輯符號）；激勵表、工作波形、邏輯符號）；3主從觸發(fā)器；主從觸發(fā)器；4邊緣觸發(fā)器。邊緣觸發(fā)器。1.在在CP=1其間激勵信號發(fā)生多次變化時其間激勵信號發(fā)生多次變化時,主從主從JK觸發(fā)器會出現(xiàn)觸發(fā)器會出現(xiàn)_;2.用一個用一個D觸發(fā)器和一個觸發(fā)器和一個74LS290最多可以構(gòu)成最多可以構(gòu)成_進制計數(shù)器進制計數(shù)器;3.若用一片維持若用一片維持-阻塞阻塞D觸發(fā)器構(gòu)成一個二進制計數(shù)器觸發(fā)器構(gòu)成一個二進制計數(shù)器,激勵函數(shù)應(yīng)為激勵函數(shù)應(yīng)為 _;4.D觸發(fā)器的狀態(tài)特性方程為觸發(fā)器的狀態(tài)特性方程為Qn+1=D,與與Qn無關(guān)無關(guān),所以它沒有記憶所以它沒

26、有記憶JK 功能功能,對嗎對嗎?5.對邊沿對邊沿JK觸發(fā)器觸發(fā)器,在在CP為高電平其間為高電平其間,當(dāng)當(dāng)J=K=1時時,狀態(tài)會翻轉(zhuǎn)一狀態(tài)會翻轉(zhuǎn)一 次次,對嗎對嗎?6.要使要使JK觸發(fā)器在時鐘脈沖作用下的次態(tài)與現(xiàn)態(tài)相反觸發(fā)器在時鐘脈沖作用下的次態(tài)與現(xiàn)態(tài)相反,JK的取值應(yīng)為的取值應(yīng)為( ) A.00 B.11 C.01 D.01或或10答答:1.一次翻轉(zhuǎn)一次翻轉(zhuǎn); 2.20; 3.D=Qn; 4.不對不對; 5.不對不對; 6.B;觸發(fā)器類型轉(zhuǎn)換C11DQQ1KJ&CPQn+1D CP (J+Qn)KQn CP JQn+KQn CPC11DQQT1CPQn+1D CP TQn+TQn CP

27、觸發(fā)器類型轉(zhuǎn)換C11J1KQQD1CPQn+1JQn+KQn CP DQn+DQn CP D CPC11J1KQQTCPQn+1JQn+KQn CP TQn+TQn CP 由一邊沿由一邊沿D觸發(fā)器觸發(fā)器,邊沿邊沿JK觸發(fā)器組觸發(fā)器組成的電路及成的電路及CP,A的波形如圖所示的波形如圖所示,試試畫出兩觸發(fā)器輸出端畫出兩觸發(fā)器輸出端Q1和和Q2的波形的波形.設(shè)觸發(fā)器初態(tài)均為設(shè)觸發(fā)器初態(tài)均為0.ACPDQJKQQQQ1Q2CPQ1Q2A答答:(1)求表達(dá)式求表達(dá)式Q1=D1=Q1nCPQ2=A Q2nQ1(2)各級觸發(fā)器的觸發(fā)各級觸發(fā)器的觸發(fā)方式和觸發(fā)時刻方式和觸發(fā)時刻(3)波形變化依據(jù)波形變化依據(jù)

28、(4)直接置直接置0和直接置和直接置1R,S有嗎有嗎?AJCPDQQQQQ1Q2KCICI例例:畫出右圖的畫出右圖的Q1,Q2的波形圖的波形圖(Q1,Q2的初態(tài)均為的初態(tài)均為0)CPAQ1Q2解解:(1)確定觸發(fā)時刻確定觸發(fā)時刻(本例為下本例為下降沿觸發(fā)降沿觸發(fā))(2)Q1的波形由方程的波形由方程Q1n+1=A決定決定(只在只在CP的下降沿發(fā)生反轉(zhuǎn)的下降沿發(fā)生反轉(zhuǎn))(3)Q2的波形由方程的波形由方程Q2n+1=JQ2n+KQ2n=Q2n決定決定(只在只在Q1的下降沿反轉(zhuǎn)的下降沿反轉(zhuǎn))第六章第六章 時序邏輯電路時序邏輯電路1時序邏輯電路的特點；時序邏輯電路的特點；2時序邏輯電路的分類；時序邏輯電

29、路的分類；3時序邏輯電路的分析方法時序邏輯電路的分析方法（1）小規(guī)模時序邏輯電路的分析（）小規(guī)模時序邏輯電路的分析（同步時序同步時序, ）(5)；（2）中規(guī)模時序邏輯電路的分析（）中規(guī)模時序邏輯電路的分析（161/163、160/162、 290/90、195/194）；）；4時序邏輯電路的設(shè)計時序邏輯電路的設(shè)計（2）小規(guī)模時序邏輯電路的設(shè)計方法）小規(guī)模時序邏輯電路的設(shè)計方法(同步同步,用隱含表簡化狀態(tài)用隱含表簡化狀態(tài))；（3）中規(guī)模時序邏輯電路的設(shè)計方法（）中規(guī)模時序邏輯電路的設(shè)計方法（ 161/163、160/162、 290/90、195/194 ，采用，采用195設(shè)計環(huán)形計數(shù)器和扭形計

30、數(shù)器設(shè)計環(huán)形計數(shù)器和扭形計數(shù)器）。）。160的分析與設(shè)計的分析與設(shè)計:Q=Q3Q0/161的分析與設(shè)計的分析與設(shè)計:Q=Q3Q2Q1Q0分析分析(1)置置0接法的電路接法的電路:0000目標(biāo)狀態(tài)目標(biāo)狀態(tài),計數(shù)器計數(shù)器 模值等于實際狀態(tài)數(shù)減一模值等于實際狀態(tài)數(shù)減一.(2)置數(shù)接法的電路置數(shù)接法的電路:D3D2D1D0目標(biāo)狀態(tài)目標(biāo)狀態(tài),計數(shù)器的計數(shù)器的 模值等于實際的狀態(tài)數(shù)模值等于實際的狀態(tài)數(shù).(3)級聯(lián)電路級聯(lián)電路:同步級聯(lián)和異步級聯(lián)同步級聯(lián)和異步級聯(lián).設(shè)計設(shè)計(1)置置0法法(固定模值固定模值,可變模值可變模值)求循環(huán)結(jié)束條件求循環(huán)結(jié)束條件:(M)10=(Q3Q2Q1Q0)2畫電路圖畫電路圖

31、驗證驗證(2)置數(shù)法置數(shù)法(固定模值固定模值,可變模值可變模值)求初始條件求初始條件:(M)10=(D3D2D1D0)2畫電路圖畫電路圖 驗證驗證(3)設(shè)計級聯(lián)電路設(shè)計級聯(lián)電路同步級聯(lián)同步級聯(lián)異步級聯(lián)異步級聯(lián)290的分析與設(shè)計的分析與設(shè)計分析分析(1)置置0法法:0000目標(biāo)狀態(tài)目標(biāo)狀態(tài),計數(shù)器的模值等于實際計數(shù)器的模值等于實際狀態(tài)數(shù)減狀態(tài)數(shù)減1.(2)置置9法法:1001目標(biāo)狀態(tài)目標(biāo)狀態(tài),計數(shù)器的模值等于實際計數(shù)器的模值等于實際狀態(tài)數(shù)減狀態(tài)數(shù)減1.(3)級聯(lián)電路級聯(lián)電路:同步級聯(lián)同步級聯(lián),異步級聯(lián)異步級聯(lián)設(shè)計設(shè)計(1)置置0法法:求結(jié)束條件求結(jié)束條件:(M)10=(Q3Q2Q1Q0)2 畫出

32、電路圖畫出電路圖 驗證驗證(2) 置置9法法:求結(jié)束條件求結(jié)束條件:(M-1)10=(Q3Q2Q1Q0)2 畫出電路圖畫出電路圖 驗證驗證(3)級聯(lián)電路級聯(lián)電路:同步級聯(lián)同步級聯(lián),異步級聯(lián)異步級聯(lián)195的分析和設(shè)計的分析和設(shè)計分析分析(1)寫出寫出Q0n的表達(dá)式的表達(dá)式(2)列出初始狀態(tài)列出初始狀態(tài)D0D1D2D3Q0Q1Q2Q3(3)右移右移Q0Q1Q2,計算計算Q0的值的值(4)重復(fù)重復(fù)(3)的動作直到滿足的動作直到滿足SH/LD=0(5)實際的狀態(tài)數(shù)就是計數(shù)器的模值實際的狀態(tài)數(shù)就是計數(shù)器的模值設(shè)計設(shè)計(1)畫出固定結(jié)構(gòu)的畫出固定結(jié)構(gòu)的195電路圖電路圖P230圖圖6-3-28(2)根據(jù)模

33、值確定根據(jù)模值確定195的初始值的初始值D0D1D2D3(采用倒推法采用倒推法)(3)驗證驗證1.移位寄存器最主要的應(yīng)用是移位寄存器最主要的應(yīng)用是_;2.二二十進制計數(shù)器十進制計數(shù)器CT74160的輸出進位信號的輸出進位信號CO的表達(dá)式的表達(dá)式_;3.由由4位集成移位寄存器位集成移位寄存器CT74195所構(gòu)成的環(huán)形計數(shù)器的模值是所構(gòu)成的環(huán)形計數(shù)器的模值是_;答答:1.實現(xiàn)數(shù)碼的串實現(xiàn)數(shù)碼的串并轉(zhuǎn)換并轉(zhuǎn)換; 2.Q3Q0; 3. 4; 4.觸發(fā)器觸發(fā)器,帶反饋的延時元件帶反饋的延時元件4.異步時序邏輯電路中的存儲元件可以是異步時序邏輯電路中的存儲元件可以是( ) 或者或者( );1.采用采用16

34、1、160、290實現(xiàn)可變模值計數(shù)器的分析和設(shè)計；實現(xiàn)可變模值計數(shù)器的分析和設(shè)計；2.采用采用161、160、290實現(xiàn)級聯(lián)計數(shù)器的分析和設(shè)計實現(xiàn)級聯(lián)計數(shù)器的分析和設(shè)計(P225,圖圖6-3-22;習(xí)題習(xí)題28)；3.采用采用195實現(xiàn)任意模值計數(shù)器的分析和設(shè)計實現(xiàn)任意模值計數(shù)器的分析和設(shè)計(P230,圖圖6-3-28);采用采用161、160、290實現(xiàn)可變模值計數(shù)器的分析和設(shè)計；實現(xiàn)可變模值計數(shù)器的分析和設(shè)計；Q3Q2Q1Q0 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1M=08進制計數(shù)器Q3Q2Q1Q0 0

35、 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1M=16進制計數(shù)器分析下圖的模值分析下圖的模值采用采用161、160、290實現(xiàn)可變模值計數(shù)器的分析和設(shè)計；實現(xiàn)可變模值計數(shù)器的分析和設(shè)計；用一塊用一塊CT74161和必要的門電路實現(xiàn)一頻率可調(diào)的分頻器和必要的門電路實現(xiàn)一頻率可調(diào)的分頻器.當(dāng)當(dāng)M=1,實現(xiàn)實現(xiàn)6分頻分頻;當(dāng)當(dāng)M=0,實現(xiàn)實現(xiàn)14分頻分頻.1 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 1 M=1616-6=10100 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0

36、 0 01 0 0 11 0 1 01 0 1 11 1 0 0 1 1 0 11 1 1 0 1 1 1 1M=0 1416-14=0010M01101 試分析下圖所示計數(shù)器電路的分頻比片1:1001 1010 1011 1100 1101 1110 1111 是模7計數(shù)器片2:0111 1000 1001 1010 1011 1100 1101 1110 1111 是模9計數(shù)器所以該電路的分頻比為:79=63采用采用161、160、290實現(xiàn)級聯(lián)計數(shù)器的分析和設(shè)計實現(xiàn)級聯(lián)計數(shù)器的分析和設(shè)計分別用中規(guī)模計數(shù)器分別用中規(guī)模計數(shù)器160,161,163,290實現(xiàn)模實現(xiàn)模57計數(shù)器的設(shè)計計數(shù)器的

37、設(shè)計采用采用160實現(xiàn)模實現(xiàn)模57計數(shù)器計數(shù)器:采用采用161實現(xiàn)模實現(xiàn)模57計數(shù)器計數(shù)器:采用采用163實現(xiàn)模實現(xiàn)模57計數(shù)器計數(shù)器:采用采用290實現(xiàn)模實現(xiàn)模57計數(shù)器計數(shù)器:Q3Q2Q1Q0D3D2D1D0CPQ3SH/LDCRKJ SRG4CT74LS195CP 0 0 0 0&1采用采用195實現(xiàn)任意模值計數(shù)器的分析和設(shè)計實現(xiàn)任意模值計數(shù)器的分析和設(shè)計 Q0 Q1 Q2 Q3 0 0 0 0 1 0 0 0 0 1 0 0 1 0 1 0 0 1 0 1 0 0 1 0 1 0 0 1 1 1 0 0 0 1 1 0 1 0 1 1 1 1 0 1 1 1 1 0 Q0 Q1

38、 Q2 Q3 1 0 1 0 0 1 0 1 0 0 1 0 1 0 0 1 1 1 0 0 0 1 1 0 1 0 1 1 1 1 0 1 1 1 1 01 0 1 0M=12M=9分析步驟分析步驟:(1)確定確定Q0Q1Q2Q3的初值的初值:0 0 0 0/1 0 1 0(2)確定確定Q0Q1Q2Q3次態(tài)的值次態(tài)的值: 次態(tài)的次態(tài)的Q1Q2Q3有原態(tài)的有原態(tài)的Q0Q1Q2右移一右移一 位得到位得到 次態(tài)的次態(tài)的Q0由公式由公式Qn+1=JQn+KQn計算得到計算得到(3)一直重復(fù)上述過程直到滿足置數(shù)條件為止一直重復(fù)上述過程直到滿足置數(shù)條件為止(對上圖就是對上圖就是Q0Q1Q2=111時完成

39、計數(shù)時完成計數(shù)) Q0 Q1 Q2 Q3 1 0 1 0 0 1 0 1 0 0 1 0 1 0 0 1 1 1 0 0 0 1 1 0 1 0 1 1 1 1 0 1 1 1 1 0M=9Q0 Q1 Q2 Q3的波形圖如下所示的波形圖如下所示:Q0Q1Q2Q3CPD3 D2 D1 D0CTTCTPLDCPCP1CT74161Q3 Q2 Q1 Q0COCR0 0 0 0 例例:分析右圖的狀態(tài)轉(zhuǎn)移真值表分析右圖的狀態(tài)轉(zhuǎn)移真值表 說明電路的模值說明電路的模值Q3Q2Q1Q0 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1

40、1 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0初始值初始值結(jié)束條件結(jié)束條件:當(dāng)當(dāng)Q3,Q2同時為同時為1時時與非門的輸出才為與非門的輸出才為0,這時對這時對CT74161進行清進行清0電路模值電路模值=13-1=12(注意注意:161,160反饋置反饋置1接法電路模值等于實際接法電路模值等于實際狀態(tài)數(shù)狀態(tài)數(shù),不減不減1)反饋復(fù)位法反饋復(fù)位法(用用CT54LS/74LS290實現(xiàn)實現(xiàn))Q3 Q2 Q1 Q0 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1&ZCT54LS29

41、0CPCP0Q0CP1R0AR0BQ1Q2Q3S9BS9A17Q3Q2Q1Q0=0110(Q)2(Q)2 =(M)10反饋置位法反饋置位法(用用CT54LS/74LS290實現(xiàn)實現(xiàn))Q3 Q2 Q1 Q0 1 0 0 1 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0&ZCT54LS290CPCP0Q0CP1R0AR0BQ1Q2Q3S9BS9A1Q3Q2Q1Q0=0110(Q)2(Q)2 =(M1)10700CDD10DBC10ACB00BAAX=1X0X=1X0輸出Z(t)次態(tài)N(t)初態(tài)S(t) A B C BCDAD

42、BCCBADABCD(AD)、 (BC)是等價狀態(tài)對(AC)、 (BD)構(gòu)成最大等價類集10abb00baaX=1X0X=1X0輸出Z(t)次態(tài)N(t)初態(tài)S(t)令（AD）a，（BC）b得簡化狀態(tài)表第七章第七章 半導(dǎo)體存儲器半導(dǎo)體存儲器1. 半導(dǎo)體存儲器的特點半導(dǎo)體存儲器的特點SSM、RAM、ROM；2. 存儲器容量的表示方法；存儲器容量的表示方法；3. 存儲器容量的擴展方法存儲器容量的擴展方法(字?jǐn)U展、位擴展、字位擴展字?jǐn)U展、位擴展、字位擴展)；4. 存儲器的陣列圖；存儲器的陣列圖；5. 分析由分析由PROM實現(xiàn)的組合邏輯電路（熟練掌握）；實現(xiàn)的組合邏輯電路（熟練掌握）；6. 用用PROM

43、實現(xiàn)組合邏輯電路的設(shè)計（熟練掌握）。實現(xiàn)組合邏輯電路的設(shè)計（熟練掌握）。1. 用若干塊用若干塊RAM實現(xiàn)位擴展時實現(xiàn)位擴展時,應(yīng)將應(yīng)將_,_和和_并接在一起并接在一起.2. 只讀存儲器只讀存儲器ROM中的內(nèi)容中的內(nèi)容,當(dāng)電源斷掉后又接通當(dāng)電源斷掉后又接通,存儲器中的存儲器中的 內(nèi)容內(nèi)容_.3. CMOS靜態(tài)靜態(tài)RAM集成芯片集成芯片HM6246的存儲容量是的存儲容量是8K8位位,它的它的 地址線的條數(shù)是地址線的條數(shù)是_,數(shù)據(jù)線的條數(shù)是數(shù)據(jù)線的條數(shù)是_.4. 要構(gòu)成容量為要構(gòu)成容量為4K8的的RAM,需要需要_片容量為片容量為2564的的RAM.5. 一個容量為一個容量為1K8的存儲器有的存儲器

44、有_個存儲單元個存儲單元.6. 實際中常以字?jǐn)?shù)和位數(shù)的乘積表示存儲器的容量實際中常以字?jǐn)?shù)和位數(shù)的乘積表示存儲器的容量,對嗎對嗎?7.RAM結(jié)構(gòu)的三大部分結(jié)構(gòu)的三大部分_,_,_.答答:1.位擴展位擴展:將芯片的地址線、讀將芯片的地址線、讀/寫控制線、片選線各自并接在一起，寫控制線、片選線各自并接在一起， 而數(shù)據(jù)端單獨引出。而數(shù)據(jù)端單獨引出。 字?jǐn)U展字?jǐn)U展:將芯片的地址線、讀將芯片的地址線、讀/寫控制線、數(shù)據(jù)線各自并接在一起寫控制線、數(shù)據(jù)線各自并接在一起, 片選信號端接到選片譯碼器的輸出端片選信號端接到選片譯碼器的輸出端,由片選信號去區(qū)分各片的由片選信號去區(qū)分各片的 地址地址. 字位擴展字位擴展

45、:同時對字?jǐn)?shù)和字長進行擴展同時對字?jǐn)?shù)和字長進行擴展.2.保持不變保持不變; 3. 13條條,8條條; 4. 32; 5.8192 6.對對7.地址譯碼器地址譯碼器,存儲矩陣存儲矩陣,讀寫控制電路讀寫控制電路采用采用PROM進行組合邏輯電路設(shè)計的驟進行組合邏輯電路設(shè)計的驟:(1)列出真值表列出真值表(邏輯函數(shù)、全加器、全減器等邏輯函數(shù)、全加器、全減器等);(2)寫出最最小項表達(dá)式寫出最最小項表達(dá)式(F=( , , , , , );(3)畫點陣圖畫點陣圖 (a)畫橫線畫橫線/豎線豎線(線的數(shù)目線的數(shù)目=2n,n為輸入變量的個數(shù)為輸入變量的個數(shù))并標(biāo)出原變量與反變量字母并標(biāo)出原變量與反變量字母 (b

46、)畫豎線畫豎線/橫線橫線(線的數(shù)目線的數(shù)目=2n,n為輸入變量的個數(shù)為輸入變量的個數(shù)) 上面的線組成了上面的線組成了與陣列與陣列 (c)畫橫線畫橫線/豎線豎線(線的數(shù)目線的數(shù)目=輸出變量的個數(shù)輸出變量的個數(shù))并標(biāo)出輸出變量字母并標(biāo)出輸出變量字母 這里的線與這里的線與(b)中的線相交組成中的線相交組成或陣列或陣列(4)在與陣列中把輸入變量的所有取值組合用小黑點表示出來在與陣列中把輸入變量的所有取值組合用小黑點表示出來(在交叉點涂黑在交叉點涂黑) 并在適當(dāng)?shù)奈恢脴?biāo)出對應(yīng)的最小項并在適當(dāng)?shù)奈恢脴?biāo)出對應(yīng)的最小項,用用0、1、2、3、4、5、6、7表示表示(5)在或陣列中把相應(yīng)邏輯函數(shù)所有的最小項用小黑

47、點表示出來在或陣列中把相應(yīng)邏輯函數(shù)所有的最小項用小黑點表示出來分析右圖所示由分析右圖所示由ROM陣列構(gòu)成的電路陣列構(gòu)成的電路,要求要求:(1)該該ROM陣列的容量是多少陣列的容量是多少?(2)寫出輸出寫出輸出D和和Ci的最小項表達(dá)式的最小項表達(dá)式;(3)列出真值表列出真值表;(4)總結(jié)邏輯功能總結(jié)邏輯功能.Ci-1AABBCi-1CiD 答答:(1)68+28=64(位位)(2)D= Ci=(3)略略(4)實現(xiàn)一位全減器的功能實現(xiàn)一位全減器的功能用ROM實現(xiàn)組合邏輯函數(shù)用用ROMROM實現(xiàn)一位全加器實現(xiàn)一位全加器全加器真值表：ABC i iSCO000001010011100101110111

48、0110100100010111最小項之和表達(dá)式S =m(1、2、4、7）C0 =m(3、5、6、7）畫點陣圖：AABBiCiCSOC0 1 2 3 4 5 6 7A:被加數(shù)被加數(shù); B:加數(shù)加數(shù); S:和和Ci低位向本位的進位低位向本位的進位Co本位向高位的進位本位向高位的進位用ROM實現(xiàn)組合邏輯函數(shù)用用ROMROM實現(xiàn)一位全減器實現(xiàn)一位全減器全減器真值表：ABC i iSCO0000010100111001011100111011010010111001最小項之和表達(dá)式S =m(1、2、4、7）C0 =m(1、2、3、7）畫點陣圖：AABBiCiCSOC0 1 2 3 4 5 6 7A:被減數(shù)被減數(shù); B:減數(shù)減數(shù); S:差差Ci低位向本位低位向本位A的借位的借位Co本位本位A