計算機原理：第五章數(shù)字量輸入輸出7of7

1、 15.7 直接存儲器存取DMADMA方式可以實現(xiàn)外部設(shè)備與存儲器之間的數(shù)據(jù)高速傳輸DMA傳送主要用于需要高速大批量數(shù)據(jù)傳送的系統(tǒng)中，以提高數(shù)據(jù)的吞吐量 DMA傳送方式的優(yōu)點是以增加系統(tǒng)硬件的復(fù)雜性和成本為代價的 DMA傳送雖然脫離CPU的控制，但并不是說DMA傳送不需要進(jìn)行控制和管理 DMA控制方式的目的和特點 2DMA控制器的基本功能能接收外設(shè)的請求，并向CPU發(fā)出DMA請求信號。當(dāng)CPU發(fā)出DMA響應(yīng)信號后，能接管對總線的控制，進(jìn)入DMA操作方式。能尋址存儲器，即能輸出地址信息和修改地址。能向存儲器和外設(shè)發(fā)出相應(yīng)的讀/寫控制信號。能控制傳送的字節(jié)數(shù)，判斷DMA傳送是否結(jié)束。在DMA傳送結(jié)

2、束后，能發(fā)出DMA結(jié)束信號，釋放總線，使CPU恢復(fù)正常工作。 5.7 直接存儲器存取DMA 35.7 直接存儲器存取DMAIntel 8237四通道可編程DMA控制器兩重性： 主器件：可接管系統(tǒng)總線，DMAC 從器件：接受CPU讀/寫(編程)四通道分時工作，0通道的優(yōu)先級最高 48237A的內(nèi)部結(jié)構(gòu)通道1通道3通道2模式寄存器當(dāng)前地址寄存器屏蔽觸發(fā)器請求觸發(fā)器控制寄存器當(dāng)前字節(jié)計數(shù)器基本字節(jié)計數(shù)器基地址寄存器暫存器狀態(tài)寄存器DREQ1DACK1DREQ2DACK2DREQ3DACK3DREQ0DACK0HRQHLDACLKAENHOLDHLDAA3A0A7A4通道0IORIOWMEMRMEMW

3、EOPREADYRESETADSTBDB7DB0CS 8237A的內(nèi)部結(jié)構(gòu)與主要引腳 51. 寄存器P302 表5.12一、結(jié)構(gòu)及引腳 6一、結(jié)構(gòu)及引腳2. 引腳信號P302 圖5.64 72. 引腳信號P302 圖5.64AEN：輸出，DMA地址有效,封鎖CPU地址ADSTB：輸出，DMA地址A15A8選通。 A15A8與DB7DB0 分時復(fù)用。 MEMR、MEMW：輸出,8237控制總線時IOW、IOR：雙向,CPU控制/8237控制 EOP：雙向,DMA結(jié)束信號DREQi:DMA請求，DACKi: DMA響應(yīng)這是8237和外設(shè)之間的聯(lián)絡(luò) 8HRQ:總線請求，HLDA:總線響應(yīng)這是8237

4、和CPU之間的聯(lián)絡(luò)從聯(lián)絡(luò)過程來看，DMA和中斷相似。但進(jìn)入一個DMA過程后，8237不再采樣DREQ信號，因此不能產(chǎn)DMA嵌套。CPUI/O接口HRQHLDADREQi8237DACKi 9DB7DB0 : CPU管理總線時是雙向， DMA管理總線時先當(dāng)?shù)刂肪€A15A8， 后常處三態(tài)A7A4 ：三態(tài)輸出地址線，輸出DMA地址A3A0 ： 雙向地址信號CPU管理總線時是輸入：8237被讀/寫,8237接管總線時輸出DMA地址所謂DMA地址即DMA傳送的存儲器地址，共16位DMA傳送數(shù)據(jù)的方式和中斷完全不同 10內(nèi)存CPUI/O接口HRQHLDADREQi8237DACKiABDBIOWMEMR圖

5、示DMA存儲器讀的情況。若是DMA存儲器寫，則是IOR和MEMW同時有效。 118237A的工作過程就緒未就緒有效周期空閑周期向外提出HRQ單字節(jié)傳送數(shù)據(jù)塊傳送接收到有效的DREQ接收到有效的HLDA就緒SiS3S2S1S0S0S1S4SWSW8237A的內(nèi)部狀態(tài)轉(zhuǎn)換流程 12二、DMA有關(guān)的時序 (P304 圖5.65) 131.通常處于空閑狀態(tài)SI ，在SI時8237是從器件,與DMA有關(guān)的只是采樣DREQ2.有DREQ無HLDA處于S0 ,S0時仍是CPU控制總線3. HLDA有效后進(jìn)入DMA ，產(chǎn)生AEN (及ALE)，重復(fù)S1S4 DMA期間CPU只采樣HRQ信號，一旦HRQ信號無效

6、馬上收回總線。DMA有關(guān)的時序 14DMAC驅(qū)動的總線周期讀存儲器,同時寫I/O端口,地址總線上是存儲器地址P241圖5.7 DMA存儲器讀 15CPU驅(qū)動的總線周期(存儲器讀)指令執(zhí)行過程中各總線信號的變化時序 P238 圖5.3 存儲器讀形成20位有效地址 16CPU驅(qū)動的總線周期(I/O 寫)指令執(zhí)行過程中各總線信號的變化時序。P240 圖5.6 I/O 寫真正的讀/寫在讀/寫信號的后沿附近完成 178237A的工作方式（1）工作模式 單字節(jié)傳送模式 數(shù)據(jù)塊傳送模式 請求傳送模式 級聯(lián)模式 （2）操作類型 DMA讀，用于把數(shù)據(jù)從存儲器中讀出，寫入外設(shè)。 DMA寫，用于將數(shù)據(jù)從外設(shè)中讀出，

7、寫入存儲器中。 DMA校驗，是一種空操作，并不是真正的DMA傳送，只產(chǎn)生時序。地址信號、外設(shè)可以利用這樣的時序進(jìn)行校驗。 18三、編程功能 1. 工作模式單字節(jié)傳輸模式：每次響應(yīng)僅傳送一字節(jié)即退出、重新對申請排隊，PC上用戶只能用單字節(jié)模式塊傳輸模式：每次響應(yīng)連續(xù)傳送、由EOP結(jié)束請求傳輸模式：每傳一字節(jié)后再查DREQ信號級連模式：主8237擴展接從8237 19級聯(lián) 方式示意圖 202. 操作類型3. 寄存器尋址P307 表5.13A3A2A1A0 通道號 讀操作 寫操作 0000 0 讀當(dāng)前地址寄存器 寫基(當(dāng)前)地址寄存器 0001 0 讀當(dāng)前字節(jié)數(shù)寄存器 寫基(當(dāng)前)字節(jié)數(shù)寄存器 10

8、00 公共 讀狀態(tài)寄存器 寫命令寄存器 1100 公共 - 清除高/低觸發(fā)器DMA讀：讀內(nèi)存寫外設(shè)DMA寫：讀外設(shè)寫內(nèi)存DMA校驗：不發(fā)生實際讀寫 215功能編程命令字寄存器是四通道共用， 四通道用共同的命令字其它寄存器為各通道單獨編程4數(shù)值編程起始地址:同時寫 基 和 當(dāng)前字節(jié)計數(shù):字節(jié)數(shù)初值減1后再寫均為16位數(shù)據(jù)，分高/低寫，由高/低觸發(fā)器指定原因：從0減到0FFFFH時才發(fā)出EOP信號結(jié)束DMA過程 22P308圖5.66 8237的命令寄存器A3A2A1A0=1000 寫 1個 23P309 圖5.67 通道模式字(通道模式字)A3A2A1A0=1011 寫 4個 24P309 圖5

9、.68 請求寄存器(軟件請求字)A3A2A1A0=1001 寫 1個 25P309 圖5.69 寫屏蔽字（兩種格式）A3A2A1A0=1010 A3A2A1A0=1111另：A3A2A1A0=1110 清除屏蔽所有位(全開放) 26P310 圖5.70 狀態(tài)寄存器A3A2A1A0=1000 讀 1個 27三、系統(tǒng)中應(yīng)用舉例通道0：DRAM刷新， 8253 OUT1定時15s產(chǎn)生通道1：給用戶用， 頁面寄存器地址為83H通道2：軟驅(qū)用，頁面寄存器地址為81H通道3：硬盤用，頁面寄存器地址為82H8237只有16位地址線，產(chǎn)生A15A0 ，20位地址的高4位實現(xiàn)寫在頁面寄存器中 28 頁面寄存器：

10、存儲DMA地址A19A16，用 OUT指令寫，接收數(shù)據(jù)總 線上D3D0的數(shù)據(jù)例如: MOV AL , 08 OUT 83H , AL設(shè)置通道1頁面地址為80000H。 29 OUT 0CH, AL ; 清除 高/低觸發(fā)器 MOV AL, 0 OUT 02, AL ; 低位地址 00H OUT 02, AL ; 高位地址 MOV AL, 8 ; 頁面地址 OUT 83H, AL ; 通道1頁面寄存器 ; 得內(nèi)存起始地址 80000H8237 應(yīng)用舉例 P310-311 30 MOV AX, 300H; 傳輸字節(jié)數(shù)DEC AX OUT 03, AL; 寫通道1字節(jié)數(shù)低位MOV AL, AHOUT 03, AL ; 寫通道1字節(jié)數(shù)高位 MOV AL, 49H ; 通道1模式字:單字節(jié)讀，地址加1 OUT 0BH, AL ; 寫模式寄存器MOV AL, 49H ; 命令字：DACK、DREQ低有效 ; 正常時序，固定優(yōu)先權(quán)OUT 08H, AL ; 寫命令字 31 MOV AL, 1 ; 清除通道1的屏蔽 OUT 0AH, AL ; 寫屏蔽