基于FPGA的線型CCD高速驅(qū)動(dòng)采集一體化控制板設(shè)計(jì)說(shuō)明

1、 PAGE41 / NUMPAGES44基于FPGA的線型CCD高速驅(qū)動(dòng)采集一體化控制板設(shè)計(jì)摘要：線型CCD圖像傳感器在工業(yè)檢測(cè)、圖像測(cè)量和機(jī)器視覺(jué)等方面有著廣泛的應(yīng)用。本文針對(duì)CCD測(cè)量應(yīng)用系統(tǒng)中的前端處理、驅(qū)動(dòng)控制和信號(hào)采集，設(shè)計(jì)制作了一款基于FPGA的高速驅(qū)動(dòng)采集一體化控制板。該控制板選用了Altera公司的Cyclone系列FPGA和TI公司的專用圖像信號(hào)處理芯片VSP5010，由FPGA對(duì)VSP5010進(jìn)行配置，生成雙路CCD驅(qū)動(dòng)脈沖，控制接收A/D變換后的圖像數(shù)據(jù)，并以適當(dāng)?shù)慕涌诜绞綄⒉杉瘮?shù)據(jù)送入計(jì)算機(jī)以便進(jìn)行后期處理。該控制板將CCD的驅(qū)動(dòng)脈沖產(chǎn)生和圖像數(shù)據(jù)采集集于一體，有效簡(jiǎn)化

2、了CCD測(cè)量應(yīng)用系統(tǒng)前端的外部電路設(shè)計(jì)，提高了圖像數(shù)據(jù)采集速率和質(zhì)量，并具有靈活性強(qiáng)，易于擴(kuò)展等特點(diǎn)。關(guān)鍵詞：線型CCD； FPGA； AFE； 驅(qū)動(dòng)； 數(shù)據(jù)采集Linear CCD High-speed Drive and AcquisitionDesign of Integrated Control Board Based on FPGAAbstract: The linear CCD image sensor has a wide range of applications in industrial inspection, image measurement and machine v

3、ision. The paper describes how to design a FPGA-based high-speed acquisition integrated control board based on former processing, driven control and signal acquisition in CCD measurement. This control board adopts ALTERA Cyclone series FPGA and TI VSP5010, which is particularly used as image signal

4、processing chip. In this design, FPGA is responsible to configure the VSP5010, generate dual-channel CCD driven pulse, control and receive the image data converted by A/D, besides, it can send the acquisition data to computer for later processing. This control board integrates the driven pulse gener

5、ation of CCD and image data acquisition, which can effectively simplify the front periphery circuit of CCD measurement application system, enhance the efficiency and quality of image data acquisition, it is also flexible and easy to expand.Key words: linear CCD, FPGA, AFE, drive, data acquisition 目

6、錄 TOC o 1-3 u 第一章 緒論 PAGEREF _Toc263871659 h 11.1 論文的研究背景與意義 PAGEREF _Toc263871660 h 11.2 CCD器件應(yīng)用發(fā)展現(xiàn)狀 PAGEREF _Toc263871661 h 31.3 本論文的主要容 PAGEREF _Toc263871662 h 3第二章 系統(tǒng)總體設(shè)計(jì) PAGEREF _Toc263871663 h 52.1 系統(tǒng)總體結(jié)構(gòu) PAGEREF _Toc263871664 h 52.2 系統(tǒng)開(kāi)發(fā)工具 PAGEREF _Toc263871665 h 52.2.1 Protel DXP2004 簡(jiǎn)介 PAGE

7、REF _Toc263871666 h 62.2.2 FPGA的常用開(kāi)發(fā)工具 PAGEREF _Toc263871667 h 6第三章 系統(tǒng)硬件設(shè)計(jì) PAGEREF _Toc263871668 h 83.1 系統(tǒng)硬件結(jié)構(gòu) PAGEREF _Toc263871669 h 83.2 CCD硬件設(shè)計(jì) PAGEREF _Toc263871670 h 83.2.1 CCD工作原理 PAGEREF _Toc263871671 h 83.2.2 CCD的主要特性參數(shù) PAGEREF _Toc263871672 h 93.2.3 CCD驅(qū)動(dòng)電路設(shè)計(jì) PAGEREF _Toc263871673 h 113.3

8、AFE電路設(shè)計(jì) PAGEREF _Toc263871674 h 143.3.1 AFE功能分析 PAGEREF _Toc263871675 h 143.3.2 VSP5010 簡(jiǎn)介 PAGEREF _Toc263871676 h 143.4 FPGA硬件電路設(shè)計(jì) PAGEREF _Toc263871677 h 183.4.1 Cyclone系列FPGA簡(jiǎn)介 PAGEREF _Toc263871678 h 183.4.2 JTAG口與AS模式接口 PAGEREF _Toc263871679 h 193.5 PCB板的設(shè)計(jì) PAGEREF _Toc263871680 h 203.5.1 PCB設(shè)計(jì)

9、常識(shí) PAGEREF _Toc263871681 h 203.5.2 PCB具體設(shè)計(jì) PAGEREF _Toc263871682 h 223.6 系統(tǒng)硬件的焊接和測(cè)試 PAGEREF _Toc263871683 h 25第四章 FPGA設(shè)計(jì) PAGEREF _Toc263871684 h 284.1 FPGA設(shè)計(jì)方案 PAGEREF _Toc263871685 h 284.2TCD1501D驅(qū)動(dòng)時(shí)序模塊設(shè)計(jì) PAGEREF _Toc263871686 h 284.3 VSP5010配置接口模塊設(shè)計(jì) PAGEREF _Toc263871687 h 304.4 雙口RAM模塊設(shè)計(jì) PAGEREF

10、_Toc263871688 h 324.5 采控主模塊設(shè)計(jì) PAGEREF _Toc263871689 h 33結(jié) 論 PAGEREF _Toc263871690 h 34致 PAGEREF _Toc263871691 h 35參考文獻(xiàn) PAGEREF _Toc263871692 h 36附 錄 PAGEREF _Toc263871693 h 37第1章 緒論1.1 論文的研究背景與意義電荷耦合器件（Charge Couple Device，簡(jiǎn)稱 CCD）是一種光電轉(zhuǎn)換式圖像傳感器，它是由美國(guó)貝爾(Bell)實(shí)驗(yàn)室的 W.S.Boyle 和 G.E.Smith 在 1969 年秋發(fā)明的。CCD

11、 利用光電轉(zhuǎn)換原理把圖像信息直接轉(zhuǎn)換成電信號(hào)，將待測(cè)物入射到CCD 光敏面上的光強(qiáng)分布信息轉(zhuǎn)換成電荷量信號(hào)，按指定時(shí)序一路或多路串行輸出，電荷量信號(hào)經(jīng)必要的調(diào)理電路和處理軟件處理再現(xiàn)原待測(cè)物的信息，從而實(shí)現(xiàn)了非電量的電測(cè)量。同時(shí)它還具有體積小、重量輕、噪聲低、自掃描、工作速度快、測(cè)量精度高、壽命長(zhǎng)等諸多優(yōu)點(diǎn)，自其被發(fā)明的四十年來(lái)，受到人們的高度重視，CCD 現(xiàn)在已經(jīng)成為光學(xué)圖像獲取的主要器件。CCD器件按其感光單元的排列方式分為線陣CCD和面陣CCD兩類，如圖1-1和圖1-2所示。對(duì)于面陣CCD來(lái)說(shuō)，應(yīng)用面較廣，如面積、形狀、位置等的測(cè)量。面陣CCD的優(yōu)點(diǎn)是可以獲取二維圖像信息，測(cè)量圖像直觀。

12、缺點(diǎn)是像元總數(shù)多，而每行的像元數(shù)一般較線陣少，幀幅率受到限制，而線陣CCD的優(yōu)點(diǎn)是一維像元數(shù)可以做得很多，而且像元尺寸比較靈活，幀幅數(shù)高，特別適用于一維動(dòng)態(tài)目標(biāo)的測(cè)量。圖1-1 面陣型CCD圖片圖1-2 線陣型CCD圖片由于生產(chǎn)技術(shù)的制約，單個(gè)面陣CCD的面積很難達(dá)到一般工業(yè)測(cè)量對(duì)視場(chǎng)的需求。線陣CCD 的優(yōu)點(diǎn)是分辨力高，價(jià)格低廉，如TCD1501D型線陣CCD，光敏像元數(shù)目為5 000，像元尺寸為7um7um7um (相鄰像元中心距),該線陣CCD一維成像長(zhǎng)度35 mm，可滿足大多數(shù)測(cè)量視場(chǎng)的要求，但要用線陣CCD獲取二維圖像，必須配以掃描運(yùn)動(dòng)，而且為了能確定圖像每一像素點(diǎn)在被測(cè)件上的對(duì)應(yīng)位

13、置，還必須配以光柵等器件以記錄線陣CCD每一掃描行的坐標(biāo)。一般看來(lái)，這兩方面的要求導(dǎo)致用線陣CCD獲取圖像有以下不足：圖像獲取時(shí)間長(zhǎng)，測(cè)量效率低；由于掃描運(yùn)動(dòng)與相應(yīng)的位置反饋環(huán)節(jié)的存在，增加了系統(tǒng)復(fù)雜性和成本；圖像精度可能受掃描運(yùn)動(dòng)精度的影響而降低，最終影響測(cè)量精度。 隨著科學(xué)技術(shù)的發(fā)展和數(shù)據(jù)采集系統(tǒng)的廣泛應(yīng)用，人們對(duì)數(shù)據(jù)采集傳輸系統(tǒng)的主要指標(biāo)，如采樣速度、分辨率、精度以與抗干擾能力等方面，都提出了越來(lái)越高的要求。在 CCD 應(yīng)用技術(shù)中，現(xiàn)代化測(cè)試技術(shù)和科學(xué)研究對(duì) CCD 圖像采集系統(tǒng)的要求日益提高，隨著高速高性能數(shù)字信號(hào)處理器的出現(xiàn)，傳統(tǒng)的 CCD 圖像采集系統(tǒng)速度慢、處理功能簡(jiǎn)單，已不能很

14、好地滿足一些特殊要求，尤其在高速動(dòng)態(tài)目標(biāo)的識(shí)別和實(shí)時(shí)快速檢測(cè)方面存在著 CCD 信號(hào)數(shù)據(jù)處理時(shí)間限制系統(tǒng)測(cè)量速度的瓶頸。因此，構(gòu)建高速線陣 CCD 圖像系統(tǒng)對(duì)被測(cè)圖像信息進(jìn)行快速采樣、存儲(chǔ)與數(shù)據(jù)處理，是線陣 CCD 數(shù)據(jù)采集系統(tǒng)發(fā)展的新方向。對(duì)于高速CCD圖像采集系統(tǒng)而言，驅(qū)動(dòng)電路的設(shè)計(jì)和CCD輸出信號(hào)的采集處理是關(guān)鍵。早期的CCD驅(qū)動(dòng)電路幾乎全部是由普通數(shù)字電路芯片實(shí)現(xiàn)的,需要焊接很多電子元件,導(dǎo)致整個(gè)電路體積較大、設(shè)計(jì)復(fù)雜且過(guò)于偏重于硬件的實(shí)現(xiàn)。其主要缺點(diǎn)是工作量大、調(diào)試?yán)щy、容易出錯(cuò)和靈活性較差,特別是當(dāng)驅(qū)動(dòng)電路工作在較高頻率時(shí),干擾問(wèn)題嚴(yán)重,系統(tǒng)工作不穩(wěn)定。目前有些驅(qū)動(dòng)電路使用了單片機(jī)

15、技術(shù)，但其功能簡(jiǎn)單，靈活性、擴(kuò)展性和實(shí)用性依然較差。而且要求開(kāi)發(fā)者能熟練運(yùn)用單片機(jī)，對(duì)匯編、C語(yǔ)言也要有相當(dāng)了解，開(kāi)發(fā)難度較高，不利于CCD器件的進(jìn)一步推廣?；贔PGA設(shè)計(jì)的驅(qū)動(dòng)電路是可編程的，與傳統(tǒng)的方法相比，其優(yōu)點(diǎn)是集成度高、速度快、可靠性好。如要改變驅(qū)動(dòng)電路的時(shí)序，增加某些功能，僅需要對(duì)器件重新編程即可，在不改變?nèi)魏斡布那闆r下，即可實(shí)現(xiàn)驅(qū)動(dòng)電路的更新?lián)Q代。利用FPGA豐富的I/O引腳和部邏輯資源，還可以在驅(qū)動(dòng)CCD的同時(shí)，控制ADC器件來(lái)采集和處理CCD圖像傳感器的信號(hào)，并通過(guò)部緩存圖像信息、傳輸?shù)缴衔粰C(jī)做進(jìn)一步的處理，從而實(shí)現(xiàn)CCD驅(qū)動(dòng)和圖像采集的一體化控制。1.2 CCD器件應(yīng)用

16、發(fā)展現(xiàn)狀目前，CCD圖像傳感器的發(fā)展現(xiàn)狀歸納起來(lái)有以下幾點(diǎn):1、高分辨率隨著超大規(guī)模微細(xì)加工技術(shù)的發(fā)展，CCD光敏元密度得到不斷的提高，器件分辨率越來(lái)越高。2、高速化隨著CCD像元數(shù)不斷增加，其工作頻率也需相應(yīng)提高。但如果時(shí)鐘脈沖變化太快將會(huì)導(dǎo)致所采集的光信號(hào)電荷無(wú)法進(jìn)行轉(zhuǎn)移，因此電荷轉(zhuǎn)移速度成為CCD提高工作頻率的瓶頸。3、微型化超小型面陣CCD尺寸小，卻具有相當(dāng)高的分辨率，因此被廣泛地應(yīng)用于醫(yī)療窺、盲孔檢測(cè)等技術(shù)中。隨著國(guó)防科學(xué)、生物醫(yī)學(xué)工程的發(fā)展，超小型CCD像感器的需來(lái)越大。4、新型器件結(jié)構(gòu)為了提高CCD圖像傳感器的性能，擴(kuò)大適用圍，人們不斷地研究新的器件結(jié)信號(hào)的采集、處理方法，賦予C

17、CD圖像傳感器更強(qiáng)的功能。在器件結(jié)構(gòu)方面，最引人注目的有幀線轉(zhuǎn)移CCD(FITCCD)，亞電子噪聲CCD（NSE CCD）。此外，隨著VLSIMOS工藝的日益完善，MOS光電二極管陣列的發(fā)展前景也十分樂(lè)觀。5、拼接技術(shù)線陣CCD端到端拼接起來(lái)可得到極長(zhǎng)的陣列和極高的分辨率。拼接技術(shù)可根據(jù)應(yīng)用需要靈活選擇拼接器件和拼接規(guī)模，這對(duì)軍事應(yīng)用、天文觀測(cè)、光譜分析等是特別有用的。尤其在對(duì)陸地和海洋的監(jiān)測(cè)、偵察和地球資源勘察等方面都是十分有價(jià)值的。1.3 本論文的主要容本論文的主要容是實(shí)現(xiàn)以線陣CCD器件TCD1501D為圖像傳感器的圖像采集系統(tǒng)，以FPGA芯片為主控制處理器，負(fù)責(zé)方案確定以與軟硬件功能的

18、具體實(shí)現(xiàn)，通過(guò)傳輸接口，在PC機(jī)上顯示采集到的圖像信息。論文容具體包括：1、圖像采集系統(tǒng)的總體方案設(shè)計(jì)。包括：系統(tǒng)模塊的劃分以與系統(tǒng)解決方案確定。2、圖像采集系統(tǒng)的硬件設(shè)計(jì)(1) 線陣CCD驅(qū)動(dòng)電路設(shè)計(jì)。(2) 模擬前端處理器（AFE）配置電路設(shè)計(jì)。(3) 系統(tǒng)PCB板設(shè)計(jì)。3、基于FPGA的邏輯電路設(shè)計(jì)利用VHDL語(yǔ)言完成線陣CCD的驅(qū)動(dòng)時(shí)序模塊、模擬前端處理器（AFE）配置時(shí)序模塊、部緩存RAM模塊以與總體控制模塊的設(shè)計(jì)。4、在以上硬件和軟件設(shè)計(jì)完成并仿真通過(guò)后，利用EDA工具對(duì)FPGA進(jìn)行配置下載。5、硬件調(diào)試完成后，對(duì)整個(gè)圖像采集系統(tǒng)進(jìn)行實(shí)物聯(lián)機(jī)調(diào)試。第2章 系統(tǒng)總體設(shè)計(jì)2.1 系統(tǒng)總

19、體結(jié)構(gòu)圖像采集系統(tǒng)主要由照明系統(tǒng)、線陣CCD圖像傳感器、模擬前端處理器電路、數(shù)據(jù)緩存器與傳輸接口等組成，系統(tǒng)總體結(jié)構(gòu)圖如圖2-1所示。系統(tǒng)的主要功能是驅(qū)動(dòng)CCD將被測(cè)對(duì)象的光學(xué)圖像轉(zhuǎn)換成模擬圖像信號(hào)，經(jīng)過(guò)AFE處理后轉(zhuǎn)換為數(shù)字信號(hào)緩存于RAM中，最后經(jīng)過(guò)適當(dāng)?shù)膫鬏斀涌诎巡杉瘓D像數(shù)據(jù)送入計(jì)算機(jī)中處理。圖2-1 系統(tǒng)總體結(jié)構(gòu) 2.2 系統(tǒng)開(kāi)發(fā)工具20世紀(jì)90年代，國(guó)際上在電子和計(jì)算機(jī)技術(shù)方面較先進(jìn)的國(guó)家，一直在積極探索新的電子電路設(shè)計(jì)方法，并在設(shè)計(jì)方法、工具等方面進(jìn)行了徹底的變革，并取得了巨大成功。在電子技術(shù)設(shè)計(jì)領(lǐng)域，可編程邏輯器件(如CPLD、FPGA)的應(yīng)用，已得到廣泛的普與，這些器件為數(shù)字系

20、統(tǒng)的設(shè)計(jì)帶來(lái)了極大的靈活性。這些器件可以通過(guò)軟件編程而能夠?qū)ζ溆布Y(jié)構(gòu)和工作方式進(jìn)行重構(gòu)，從而使得硬件的設(shè)計(jì)可以如同軟件設(shè)計(jì)那樣方便快捷。這一切極改變了傳統(tǒng)的數(shù)字系統(tǒng)設(shè)計(jì)方法、設(shè)計(jì)過(guò)程和設(shè)計(jì)觀念，促進(jìn)了EDA技術(shù)的迅速發(fā)展。EDA是電子設(shè)計(jì)自動(dòng)化(Electronic Design Automation)的縮寫(xiě)，在20世紀(jì)90年代初從計(jì)算機(jī)輔助設(shè)計(jì)(CAD)、計(jì)算機(jī)輔助制造(CAM)、計(jì)算機(jī)輔助測(cè)試(CAT)和計(jì)算機(jī)輔助工程(CAE)的概念發(fā)展而來(lái)的。EDA技術(shù)就是以計(jì)算機(jī)為工具，設(shè)計(jì)者在EDA軟件平臺(tái)上，用硬件描述語(yǔ)言HDL或原理圖完成設(shè)計(jì)文件，然后由計(jì)算機(jī)自動(dòng)地完成邏輯編譯、化簡(jiǎn)、分割、綜

21、合、優(yōu)化、布局、布線和仿真，直至對(duì)于特定目標(biāo)芯片的適配編譯、邏輯映射和編程下載等工作。簡(jiǎn)而言之，EDA技術(shù)就是利用軟件程序和工具來(lái)設(shè)計(jì)并實(shí)現(xiàn)硬件產(chǎn)品。EDA技術(shù)的出現(xiàn)，極提高了電路設(shè)計(jì)的效率和可行性，并減輕了設(shè)計(jì)者的勞動(dòng)強(qiáng)度。目前，EDA技術(shù)已經(jīng)成為現(xiàn)代電子設(shè)計(jì)領(lǐng)域的基本手段，涵蓋印制電路板(PCB)設(shè)計(jì)、可編程邏輯器件開(kāi)發(fā)、專用集成芯片設(shè)計(jì)以與系統(tǒng)驗(yàn)證等諸多領(lǐng)域。2.2.1Protel DXP2004 簡(jiǎn)介 本設(shè)計(jì)采用Protel DXP2004來(lái)完成整個(gè)系統(tǒng)的硬件電路與PCB板設(shè)計(jì)。Protel DXP2004是Altium公司于2004年推出的最新版本的電路設(shè)計(jì)軟件，該軟件能實(shí)現(xiàn)從概念設(shè)

22、計(jì)，頂層設(shè)計(jì)直到輸出生產(chǎn)數(shù)據(jù)以與這之間的所有分析驗(yàn)證和設(shè)計(jì)數(shù)據(jù)的管理。當(dāng)前比較流行的Protel 98、Protel 99 SE，就是它的前期版本。 Protel DXP 2004已不是單純的PCB（印制電路板）設(shè)計(jì)工具，而是由多個(gè)模塊組成的系統(tǒng)工具，分別是SCH（原理圖）設(shè)計(jì)、SCH（原理圖）仿真、PCB（印制電路板）設(shè)計(jì)、Auto Router（自動(dòng)布線器）和FPGA設(shè)計(jì)等，覆蓋了以PCB為核心的整個(gè)物理設(shè)計(jì)。該軟件將項(xiàng)目管理方式、原理圖和PCB圖的雙向同步技術(shù)、多通道設(shè)計(jì)、拓樸自動(dòng)布線以與電路仿真等技術(shù)結(jié)合在一起，為電路設(shè)計(jì)提供了強(qiáng)大的支持。 與較早的版本Protel99相比，Prote

23、l DXP 2004不僅在外觀上顯得更加豪華、人性化，而且極強(qiáng)化了電路設(shè)計(jì)的同步化，同時(shí)整合了VHDL和FPGA設(shè)計(jì)系統(tǒng)，其功能大大加強(qiáng)了。2.2.2 FPGA的常用開(kāi)發(fā)工具本設(shè)計(jì)采用Quartus II開(kāi)發(fā)軟件，其提供了一種與結(jié)構(gòu)無(wú)關(guān)的全集成化設(shè)計(jì)環(huán)境，使設(shè)計(jì)者能對(duì)Altera的各種產(chǎn)品系列方便地進(jìn)行設(shè)計(jì)輸入、快速處理和器件編程。Quartus II開(kāi)發(fā)系統(tǒng)具有強(qiáng)大的處理能力和高度的靈活性，它的優(yōu)點(diǎn)主要表現(xiàn)在以下方面：1、與結(jié)構(gòu)無(wú)關(guān)：Quartus II系統(tǒng)的編譯程序，支持Altera全部系列的PLD產(chǎn)品，提供與結(jié)構(gòu)無(wú)關(guān)的設(shè)計(jì)開(kāi)發(fā)環(huán)境，具有強(qiáng)大的邏輯綜合與優(yōu)化功能。2、全集成化：Quartu

24、s II的設(shè)計(jì)輸入、邏輯綜合、布局布線、仿真校驗(yàn)和編程下載等功能都全部集成在統(tǒng)一的開(kāi)發(fā)環(huán)境下，可以加快動(dòng)態(tài)開(kāi)發(fā)和調(diào)試，縮短開(kāi)發(fā)周期。3、硬件描述語(yǔ)言(HDL)：QuartusII支持各種HDL輸入選項(xiàng)，包括VHDL，Verilog HDL和Altera的硬件描述語(yǔ)言AHDL。4、豐富的設(shè)計(jì)庫(kù)：Quartus II提供豐富的庫(kù)單元供設(shè)計(jì)者調(diào)用，其中包括各類常用的基本數(shù)字器件，以與參數(shù)化的宏單元模塊(MegaFunction)。在本系統(tǒng)設(shè)計(jì)中，采用了國(guó)際上通用的VHDL語(yǔ)言對(duì)某些具有特定功能的邏輯模塊進(jìn)行設(shè)計(jì)。VHDL(Very High Speed Integrated Circuit Hard

25、ware Description Language)，即甚高速集成電路硬件描述語(yǔ)言，已經(jīng)成為一個(gè)電子電路和系統(tǒng)的描述、建模、綜合的工業(yè)標(biāo)準(zhǔn)。它具有強(qiáng)大的語(yǔ)言結(jié)構(gòu)，可以用簡(jiǎn)潔明確的代碼描述來(lái)進(jìn)行復(fù)雜控制邏輯的設(shè)計(jì)。它具有多層次的設(shè)計(jì)描述功能，支持設(shè)計(jì)庫(kù)和可重復(fù)使用元件的生成。第3章 系統(tǒng)硬件設(shè)計(jì)3.1 系統(tǒng)硬件結(jié)構(gòu)系統(tǒng)主要完成的任務(wù)是將采集到的圖像數(shù)據(jù)傳輸?shù)接?jì)算機(jī)中處理，這一過(guò)程需要完善的硬件平臺(tái)作為保障才能將大量數(shù)據(jù)實(shí)時(shí)無(wú)誤的傳輸。該硬件平臺(tái)主要包括如下幾個(gè)部分:線陣CCD圖像傳感器、VSP5010圖像數(shù)字轉(zhuǎn)換器、FPGA最小系統(tǒng)，硬件結(jié)構(gòu)如圖3-1所示。線陣CCD圖像傳感器將采集到的圖像信號(hào)

26、轉(zhuǎn)化成電壓信號(hào)輸出，然后經(jīng)過(guò)VSP5010對(duì)該信號(hào)進(jìn)行模擬前端處理，最終轉(zhuǎn)換成數(shù)字信號(hào)。FPGA是整個(gè)系統(tǒng)的控制核心，系統(tǒng)采用的是Altera公司Cyclone系列的EP1C3來(lái)產(chǎn)生線陣CCD圖像傳感器、模擬前端處理器的驅(qū)動(dòng)脈沖和控制信號(hào)，并把VSP5010輸出的數(shù)字圖像信號(hào)緩存于利用IP核(Intellectual Property core)產(chǎn)生的部雙口RAM緩存器中。圖3-1 系統(tǒng)硬件結(jié)構(gòu)圖3.2 CCD硬件設(shè)計(jì)3.2.1 CCD工作原理CCD是基于金屬氧化物半導(dǎo)體技術(shù)的光電轉(zhuǎn)換器件，它是由很多光敏像元組成的，即在P型(或N型)硅襯底的表面用氧化方法形成一層厚度約0.1um的二氧化硅層，

27、再在二氧化硅上蒸鍍一層金屬膜，并用光刻的方法制成柵狀電極。CCD的基本工作步驟為：把入射光子轉(zhuǎn)變成電荷，把這些電荷轉(zhuǎn)移到輸出放大器上，并把電荷轉(zhuǎn)變成電壓或電流信號(hào)，使這些電壓或電流能被傳感器外的電路感知。當(dāng)柵極施加正偏壓后，空穴被排斥，產(chǎn)生耗盡區(qū)，偏壓繼續(xù)增加，耗盡區(qū)將進(jìn)一步向半導(dǎo)體延伸，將半導(dǎo)體電子吸引到表面，形成一層極薄但電荷濃度很高的反型層。CCD中電荷從一個(gè)位置轉(zhuǎn)移到另一個(gè)位置，在開(kāi)始時(shí)刻，有一些電荷存儲(chǔ)在偏壓為10V的第一個(gè)電極下的勢(shì)阱中，其它電極上均加有大于閾值的較低電壓。經(jīng)過(guò)一定時(shí)刻后，各電極上的電壓發(fā)生變化，電荷包向右移動(dòng)。將按一定規(guī)律變化的電壓(如外部的時(shí)鐘電壓)加到CCD各

28、電極上，電極下的電荷包就沿半導(dǎo)體表面按一定方向轉(zhuǎn)移到輸出端，實(shí)現(xiàn)圖像的自掃描，從而將照射在CCD上的光學(xué)圖像轉(zhuǎn)換成電信號(hào)圖像，直接顯示圖像全貌。圖3-2是線陣CCD的結(jié)構(gòu)示意圖，可以看出器件主要有光敏區(qū)、轉(zhuǎn)移區(qū)、輸出單元這三部分組成。光敏區(qū)由N個(gè)光敏元排成一列，光敏單元始終進(jìn)行光積分，當(dāng)轉(zhuǎn)移柵加高電平時(shí)，N個(gè)光信號(hào)電荷包并行轉(zhuǎn)移到所對(duì)應(yīng)的那位CCD中，然后，轉(zhuǎn)移柵加低電平，轉(zhuǎn)移中斷，進(jìn)行下一行積分。N個(gè)電荷包依次沿著CCD串行傳輸，每驅(qū)動(dòng)一個(gè)周期，各信號(hào)電荷包向輸出端方向轉(zhuǎn)移一位，第一個(gè)驅(qū)動(dòng)周期輸出第一個(gè)光敏元信號(hào)電荷包;第二個(gè)驅(qū)動(dòng)周期輸出第二個(gè)光敏元信號(hào)電荷包，依次類推，第N個(gè)驅(qū)動(dòng)周期輸出第

29、N個(gè)光敏元信號(hào)電荷包。當(dāng)一行的N個(gè)信號(hào)全部讀完，產(chǎn)生一個(gè)觸發(fā)信號(hào)，使轉(zhuǎn)移柵變?yōu)楦唠娖剑瑢⑿乱恍械腘個(gè)光信號(hào)電荷包并行轉(zhuǎn)移到CCD中，開(kāi)始新一行信號(hào)傳輸和讀出，周而復(fù)始。圖3-2 線陣CCD結(jié)構(gòu)圖3.2.2 CCD的主要特性參數(shù)1、轉(zhuǎn)移效率轉(zhuǎn)移效率是指電荷包在進(jìn)行每一次轉(zhuǎn)移中的效率，即電荷包從一個(gè)柵轉(zhuǎn)移到下一個(gè)柵時(shí)，有部分的電荷轉(zhuǎn)移過(guò)去，余下e部分沒(méi)有被轉(zhuǎn)移，e稱轉(zhuǎn)移損失率，根據(jù)電荷守恒原理有： =1e (3.1)由定義可知，一個(gè)電荷量為的電荷包，經(jīng)過(guò)n次轉(zhuǎn)以后的輸出電荷量應(yīng)為: (3.2)即總效率為: (3.3)由于CCD中的信號(hào)電荷包大都要經(jīng)歷成百上千次的轉(zhuǎn)移，即使值幾乎接近1，但其總效率往

30、往仍然很低。2、暗電流CCD成像器件在既無(wú)光注入又無(wú)電注入情況下的輸出信號(hào)稱暗信號(hào)，即暗電流。暗電流的根本起因在于耗盡區(qū)產(chǎn)生復(fù)合中心的熱激發(fā)。由于工藝過(guò)程不完善與材料不均勻等因素的影響，CCD中暗電流密度的分布是不均勻的。暗電流的危害主要有兩個(gè)方面，即限制器件的低頻限和引起固定圖像噪聲。3、靈敏度指在一定光譜圍單位曝光量的輸出信號(hào)電壓(電流)。曝光量是指光強(qiáng)與光照時(shí)間之積，也相當(dāng)于投射到光敏元上的單位輻射功率所產(chǎn)生的電壓(電流)，其單位為V/W（A/W）。CCD的光譜響應(yīng)基本上由光敏元材料決定，也與光敏元結(jié)構(gòu)尺寸差異、電極材料和器件轉(zhuǎn)移效率不均勻等因素有關(guān)。4、光譜響應(yīng)CCD對(duì)不同波長(zhǎng)的光的響

31、應(yīng)程度是不一樣的。例如，CCD對(duì)藍(lán)光的響應(yīng)是比較差的，這是因?yàn)樵诙嗑Ч柚兴{(lán)光被吸收的比較厲害，以與在多晶硅氧化物硅等層中引起的多層干涉的結(jié)果。通常把響應(yīng)度等于峰值響應(yīng)的一半所對(duì)應(yīng)的波長(zhǎng)圍稱為光譜響應(yīng)圍。普通CCD的光譜響應(yīng)圍為4001100nm。5、噪聲CCD的噪聲可歸納為三類:散粒噪聲、轉(zhuǎn)移噪聲和熱噪聲。(1) 散粒噪聲在CCD中，無(wú)論是光注入、電注入還是熱產(chǎn)生的信號(hào)電荷包的電子數(shù)總有一定的不確定性，也就是圍繞平均值上下變化，形成噪聲。這種噪聲常被稱為散粒噪聲，它與頻率無(wú)關(guān)，是一種白噪聲。散粒噪聲代表著器件最高信噪比的極限，片外的信號(hào)處理電路不能對(duì)此噪聲進(jìn)行抑制。(2) 轉(zhuǎn)移噪聲轉(zhuǎn)移噪聲主要

32、是由轉(zhuǎn)移損失與表面態(tài)俘獲引起的噪聲，這種噪聲具有累積性和相關(guān)性。累積性是指轉(zhuǎn)移噪聲是在轉(zhuǎn)移過(guò)程中逐次累積起來(lái)的，與轉(zhuǎn)移次數(shù)成正比。相關(guān)性是指相鄰電荷包的轉(zhuǎn)移噪聲是相關(guān)的，因?yàn)殡姾砂谵D(zhuǎn)移過(guò)程中，每當(dāng)有一過(guò)量Q電荷轉(zhuǎn)移到下一勢(shì)阱時(shí)，必然在原來(lái)勢(shì)阱中留下一減量Q電荷，這份減量電荷疊加到下一個(gè)電荷包中，所以電荷包每次轉(zhuǎn)移要引起兩份噪聲。這兩份噪聲分別于前、后相鄰周期的電荷包的轉(zhuǎn)移噪聲相關(guān)。(3) 熱噪聲熱噪聲是由于固體中載流子的無(wú)規(guī)則熱運(yùn)動(dòng)引起的，在OK以上，無(wú)論其中有無(wú)外加電流通過(guò)，都有熱噪聲，對(duì)信號(hào)電荷注入與輸出影響最大，它相當(dāng)于電阻熱噪聲和電容的總寬帶噪聲之和。以上3種噪聲源是獨(dú)立無(wú)關(guān)的，所以

33、CCD得總噪聲功率是它們的均方和。在CCD圖像數(shù)據(jù)采集過(guò)程中，要盡可能的得到精確的CCD信號(hào)，且最大程度的降低CCD的噪聲，提高信噪比。降低噪聲的主要方法有:采用相關(guān)雙采樣CDS(Correlated Double Sampling)技術(shù)、雙斜積分法、小波變換校正法、提高CCD工作頻率、帶通濾波器法、制冷方法等。本系統(tǒng)采用了基于數(shù)字技術(shù)的相關(guān)雙采樣方法對(duì)噪聲進(jìn)行抑制。6、分辨率分辨率是攝像器件最重要的參數(shù)之一，它表明CCD成像器件對(duì)景物細(xì)節(jié)的鑒別能力。通常用每毫米能分辨的線對(duì)數(shù)表示，即lp/mm。有時(shí)也用可分辨的最小尺寸表示，它是可分辨的空間頻率的倒數(shù)。例如一個(gè)CCD能分辨的最大空間頻率為20

34、lp/mm，則可分辨的最小尺寸為0.05mm。分辨率與CCD器件的像素尺寸有直接關(guān)系，像素尺寸越小，分辨率越高。通常可分辨的最小尺寸約為像素尺寸的2倍。目前CCD的像素尺寸為614um，可分辨的最小尺寸為0.0120.028um，對(duì)應(yīng)的線對(duì)數(shù)為8535lp/mm。3.2.3 CCD驅(qū)動(dòng)電路設(shè)計(jì)CCD是圖像采集系統(tǒng)的核心，在應(yīng)用CCD圖像傳感器時(shí)，需要解決的問(wèn)題主要有兩個(gè)，即產(chǎn)生正確的脈沖時(shí)序驅(qū)動(dòng)CCD器件和輸出信號(hào)的采集處理。為了保證CCD圖像傳感器正確穩(wěn)定的工作并充分發(fā)揮它的光電轉(zhuǎn)換功能，必須設(shè)計(jì)出能夠產(chǎn)生符合CCD器件工作所需時(shí)序的驅(qū)動(dòng)控制電路。系統(tǒng)利用先進(jìn)的FPGA技術(shù)產(chǎn)生高速穩(wěn)定的CC

35、D驅(qū)動(dòng)時(shí)序，具體的程序?qū)崿F(xiàn)部分將在第四章詳細(xì)介紹。1、TCD1501D芯片基本結(jié)構(gòu)系統(tǒng)選用了日本東芝公司生產(chǎn)的TCD1501D線陣CCD圖像傳感器，它是一款高速、低暗電流的5000像元線陣CCD器件。芯片封裝形式為DIP22雙列直插式，TCD1501D的管腳分部和結(jié)構(gòu)如圖3-3所示，表3-1為引腳名稱說(shuō)明。 表3-1 TCD1501D引腳說(shuō)明1E、O電荷轉(zhuǎn)移脈沖2E、O電荷轉(zhuǎn)移脈沖1B末級(jí)時(shí)鐘2B末級(jí)時(shí)鐘SH幀轉(zhuǎn)移脈沖RS復(fù)位脈沖SP采樣保持脈沖CP鉗位脈沖OS信號(hào)輸出DOS補(bǔ)償信號(hào)輸出SS地OD電源NC未連接圖3-3 TCD1501D管腳圖 圖3-4所示為T(mén)CD1501D原理結(jié)構(gòu)圖，由圖可知

36、，TCD1501D由光敏區(qū)、轉(zhuǎn)移柵、模擬移位寄存器與信號(hào)輸出單元組成。該傳感器部包含一列5076個(gè)光敏二極管，前面64個(gè)和后面12個(gè)是作暗電流檢測(cè)而被遮蔽的，中間5000個(gè)光電二極管是曝光像敏單元。當(dāng)掃描一A3的圖紙時(shí)可達(dá)到16線/mm的精度，該器件工作在5V驅(qū)動(dòng)脈沖，12V的電源條件下。圖3-4 TCD1501D結(jié)構(gòu)圖TCD1501D的光譜響應(yīng)特性曲線如圖3-5所示。光譜響應(yīng)圍從400nm到 1100nm，峰值對(duì)應(yīng)的波長(zhǎng)為550nm。圖3-5 光譜響應(yīng)曲線2、TCD1501D驅(qū)動(dòng)電路設(shè)計(jì)由于TCD1501D的時(shí)序邏輯是通過(guò)FPGA發(fā)出信號(hào)驅(qū)動(dòng)的，F(xiàn)PGA的引腳為CMOS電平標(biāo)準(zhǔn)，而TCD15

37、01D所需的驅(qū)動(dòng)信號(hào)為T(mén)TL電平標(biāo)準(zhǔn)，但CMOS電路的驅(qū)動(dòng)電流較小，不能夠直接驅(qū)動(dòng)TTL電路，所以需要對(duì)FPGA輸出的CCD驅(qū)動(dòng)信號(hào)進(jìn)行電平標(biāo)準(zhǔn)轉(zhuǎn)換。系統(tǒng)中使用74LVC16245實(shí)現(xiàn)電平標(biāo)準(zhǔn)轉(zhuǎn)換的功能，它是16位高速CMOS雙向線驅(qū)動(dòng)器，采用單電源供電方式，可以增強(qiáng)電流驅(qū)動(dòng)能力，工作頻率可達(dá)40MHZ。由于74LVC16245輸入高電平的最小值為2V，輸出高電平為5V，所以利用它達(dá)到了驅(qū)動(dòng)TCD1501D所需高電平電壓值的作用。其工作方式如表3.2所示。表3.274LVC16245工作狀態(tài)表控制輸入端工作方式OE DIRLLB端輸入，A端輸出LHA端輸入，B端輸出HX隔離狀態(tài)本設(shè)計(jì)設(shè)定VCC

38、為3.3V，OE和DIR同設(shè)為低電位，這樣74LVC16245工作模式為B端輸入，A端輸出。圖3-6所示為系統(tǒng)的CCD驅(qū)動(dòng)電路硬件原理圖。該電路提供了TCD1501D正常工作所需的全部驅(qū)動(dòng)信號(hào)以與12V的電源接口。由于74LVC16245可以同時(shí)驅(qū)動(dòng)兩片TCD1501D，所以這里設(shè)計(jì)了兩個(gè)接口P1和P2。圖中CCDOD和CCDEV為線陣CCD的采集到的圖像信號(hào)接收端，最終接到VSP5010的34腳和47腳上。圖3-6 CCD驅(qū)動(dòng)電路硬件設(shè)計(jì)3.3 AFE電路設(shè)計(jì)3.3.1 AFE功能分析AFE（Analog Front End），又稱模擬前端處理。CCD圖像傳感器輸出的模擬圖像信號(hào)需要經(jīng)過(guò)信號(hào)

39、調(diào)理和A/D轉(zhuǎn)換，使之成為數(shù)字信號(hào)形式，這樣才能傳給后端處理器。AFE的作用就是將CCD輸出的模擬圖像信號(hào)箝位和放大到A/D轉(zhuǎn)換器所需要的電平。模擬前端系統(tǒng)的工作將直接影響各類應(yīng)用采集系統(tǒng)的動(dòng)態(tài)圍、分辨率、信噪比、線性度、速度等重要參數(shù)，它是提高系統(tǒng)采樣圍與其采樣位數(shù)的基礎(chǔ)之一。一個(gè)完整的AFE處理器包括輸入箝位，相關(guān)雙采樣，程控增益放大，模數(shù)轉(zhuǎn)換等功能。3.3.2 VSP5010 簡(jiǎn)介本設(shè)計(jì)摒棄了以分離采樣保持器結(jié)合運(yùn)放的方案，而采用眾多數(shù)碼相機(jī)的方案，用一塊專用的AFE芯片來(lái)完成信號(hào)放大、增益調(diào)節(jié)、相關(guān)雙采樣、與模數(shù)轉(zhuǎn)換。這樣的方案由于采用了單芯片設(shè)計(jì)方案，系統(tǒng)將具有更好的可靠性、穩(wěn)定性。

40、本設(shè)計(jì)中采用TI的VSP5010前端信號(hào)處理芯片。VSP5010是一款面向CCD的完善的低功耗雙通道模擬信號(hào)處理器。它含最高31MSPS的相關(guān)雙采樣（CDS）電路、可編程增益放大器（DPGA）、14位精度的最高采樣率為31MSPS的A/D轉(zhuǎn)換器。VSP5010可以工作在三種模式下，對(duì)CCD信號(hào)、模擬視頻信號(hào)和普通的交流信號(hào)進(jìn)行A/D轉(zhuǎn)。VSP5010以其高精度、高速度的模數(shù)轉(zhuǎn)換能力，以與它所具有的完善的性能結(jié)構(gòu)，廣泛的應(yīng)用在工業(yè)控制、醫(yī)療儀器、科學(xué)研究等領(lǐng)域的高精度圖像采集系統(tǒng)等。VSP5010的引腳圖如圖3-7所示。圖3-7VSP5010引腳圖VSP5010的部結(jié)構(gòu)圖如圖3-8 所示。主要包

41、含直流重建、相關(guān)雙采樣、輸入箝位、可編程增益放大器（DPGA）、黑電平箝位、A/D 轉(zhuǎn)換器等模塊。下面將分別介紹，闡述VSP5010 的工作原理。圖3-8 VSP5010的部結(jié)構(gòu)圖1、直流重建 直流重建的目的是實(shí)現(xiàn)直流電平箝位。由于 CCD 的輸出信號(hào)因?yàn)榘艘粋€(gè)較大的直流成分，這個(gè)直流量很容易造成放大器的飽和或者引起共模效應(yīng)。因此，CCD 的輸出信號(hào)往往不能直接加到后續(xù)放大器的輸入端。直流重建電路的功能是從信號(hào)中恢復(fù)出優(yōu)化的信號(hào)直流分量，即將疊加在 CCD 像素上的直流電平恢復(fù)到一個(gè)希望的值。在實(shí)際電路設(shè)計(jì)中，將 CCD 輸出信號(hào)經(jīng)過(guò)一個(gè) 0.1uF的耦合電容連接到VSP5010的 CCD

42、 信號(hào)輸入引腳，在耦合電容端產(chǎn)生一個(gè)理想的直流偏置電壓，可以將 CCD 信號(hào)的直流電平箝位在1.5V左右。2、相關(guān)雙采樣（CDS） 相關(guān)雙采樣（CDS）是根據(jù) CCD 輸出信號(hào)和噪聲信號(hào)的特點(diǎn)而設(shè)計(jì)，它能消除復(fù)位噪聲的干擾，對(duì)1/f噪聲和低頻噪聲也有抑制作用，可以顯著改善信噪比，提高信號(hào)檢測(cè)精度。由于 CCD 每個(gè)像元的輸出信號(hào)中既包含有光敏信號(hào)，也包含有復(fù)位脈沖電壓信號(hào)，若在光電信號(hào)的積分開(kāi)始時(shí)刻和積分結(jié)束時(shí)刻，分別對(duì)輸出信號(hào)采樣（在一個(gè)信號(hào)輸出周期，產(chǎn)生兩個(gè)采樣脈沖，分別采樣輸出信號(hào)的兩個(gè)電平，即一次是對(duì)復(fù)位電平進(jìn)行采樣，另一次是對(duì)信號(hào)電平進(jìn)行采樣），并且使得兩次采樣時(shí)間之間的間隔遠(yuǎn)小于時(shí)

43、間常數(shù)RC（R為復(fù)位管的導(dǎo)通電阻），這樣兩次采樣的噪聲電壓相差無(wú)幾，兩次采樣的時(shí)間又是相關(guān)的。若將兩次采樣值相減，就基本消除了復(fù)位噪聲的干擾，得到信號(hào)電平的實(shí)際有效幅值。3、輸入箝位 輸入箝位的目的是去除 CCD 的黑電平偏移。一些CCD 信號(hào)有很大的黑電平偏移電壓，如果不與時(shí)將這個(gè)偏移量去除，將會(huì)對(duì)芯片部 DPGA電路的可用放大空間有很大的影響。與其它模擬前端芯片的結(jié)構(gòu)不同，VSP5010 在 CCD 信號(hào)進(jìn)入芯片后就去除了這個(gè)偏移電平，這樣做有兩個(gè)好處：其一是減小對(duì)芯片采集通道中的黑電平箝位模塊的影響，其二是確保 DPGA 有更大的電壓放大的空間。4、可編程增益放大器（DPGA） VSP5

44、010提供了一個(gè)分辨率為 10 位、增益圍為 0dB24dB 的DPGA，DPGA的增益系數(shù)由 SPI 串行總線對(duì)相應(yīng)寄存器的進(jìn)行配置，具體的DPGA 增益值公式為： CodeRange Gain Equation(dB) 1281024 Gain(dB)=20log (Code128)/64 (4.1)式（4.1）中的 Code 為相應(yīng)寄存器的 10bit 數(shù)據(jù)值。VSP5010的配置由 FPGA負(fù)責(zé)完成。5、黑電平箝位 黑電平箝位環(huán)路模塊用來(lái)移除采樣通道中剩余的偏移電壓，同時(shí)能夠跟隨CCD 黑電平信號(hào)的低頻變化。它的工作原理是：首先，通過(guò)對(duì)相應(yīng)寄存器配置，獲得需要的箝位電平，可調(diào)圍為 05

45、10 LSB；然后，在信號(hào)的消隱期，ADC 的輸出電壓與用戶通過(guò)寄存器配置的黑電平向比較；最后，比較后的信號(hào)通過(guò)濾波降低噪聲，將修正的信號(hào)通過(guò) DAC 重新輸入 ADC。通常，黑電平箝位環(huán)路應(yīng)在每個(gè)行周期變化一次，但實(shí)際上這個(gè)環(huán)路可以變化得更慢以適應(yīng)特殊得需要。6、A/D 轉(zhuǎn)換器 VSP5010 部含有一個(gè)高速、低功耗的 A/D 轉(zhuǎn)換器。它的高性能體現(xiàn)在：精度為 14 位；采樣率為 30MHz；差分非線性好于 0.5 LSB；（-0.33.6）V的輸入幅值圍；更好的抗噪能力。VSP5010的硬件電路設(shè)計(jì)如下圖3-9所示。圖3-9 VSP5010硬件電路設(shè)計(jì)3.4 FPGA硬件電路設(shè)計(jì)3.4.1

46、 Cyclone系列FPGA簡(jiǎn)介Altera公司Cyclone系列FPGA是目前市場(chǎng)上性價(jià)比最優(yōu)且價(jià)格最低的FPGA。Cyclone器件具有為大批量?jī)r(jià)格敏感應(yīng)用優(yōu)化的功能集，這些應(yīng)用市場(chǎng)包括消費(fèi)類、工業(yè)類、汽車業(yè)、計(jì)算機(jī)和通信類。器件基于成本優(yōu)化的全銅1.5VSRAM工藝，容量從2910至20060個(gè)邏輯單元不等，具有多達(dá)294912bit嵌入RAM，該系列各型號(hào)資源詳細(xì)信息見(jiàn)表3-3。Cyclone FPGA支持各種單端I/O標(biāo)準(zhǔn)如LVTTL、LVCMOS、PCI和SSTL-2/3，通過(guò)LVDS和RSDS標(biāo)準(zhǔn)提供多達(dá)129個(gè)通道的差分I/O支持。每個(gè)LVDS通道數(shù)據(jù)傳輸速率高達(dá)640Mbps

47、。Cyclone器件具有雙數(shù)據(jù)速率(DDR)SDRAM和FCRAM接口的專用電路。Cyclone FPGA中有兩個(gè)PLL提供六個(gè)輸出和層次時(shí)鐘結(jié)構(gòu)，以與復(fù)雜設(shè)計(jì)的時(shí)鐘管理電路。這些業(yè)界最高效架構(gòu)特性的組合使得FPGA系列成為ASIC最靈活和最合算的替代方案。表3-3 Cyclone FPGA系列產(chǎn)品性能特性EP1C3EP1C4EP1C6EP1C12EP1C20邏輯單元(LE)2910400059801206020060M4K RAM 塊(4kbit+奇偶校驗(yàn))1317205264RAM總量599047833692160239616294912PLLs12222最大用戶I/O數(shù)104301185

48、249301差分通道3412972103129Cyclone器件的性能足以和業(yè)界最快的FPGA進(jìn)行競(jìng)爭(zhēng)。Cyclone FPGA綜合考慮了邏輯、存儲(chǔ)器、PLL和高級(jí)I/O接口，是價(jià)格敏感應(yīng)用的最佳選擇。結(jié)合本系統(tǒng)的需要，設(shè)計(jì)中采用了該系列的EP1C3器件EP1CTQ144C8。EP1C3TQ144C8除表3-3所示的特點(diǎn)外，其它特性如下：1、核工作電壓為1.5V；2、片上的鎖相環(huán)電路可以提供輸入時(shí)鐘的132分頻或倍頻、156417ps移相或可變占空比的時(shí)鐘輸出，輸出時(shí)鐘信號(hào)的特性可直接在開(kāi)發(fā)軟件里設(shè)定。經(jīng)過(guò)鎖相環(huán)輸出的時(shí)鐘信號(hào)既可以作為部的全局時(shí)鐘，也可以輸出到片外供其它電路使用；3、多功能的

49、I/O結(jié)構(gòu)支持差分和單端輸入，并與3.3V、32位、66MHz的PCI局部總線兼容，輸出可以根據(jù)需要調(diào)整驅(qū)動(dòng)能力，并具有三態(tài)緩沖、總線狀態(tài)保持等功能；4、整個(gè)器件的I/O引腳分為四個(gè)區(qū)，每一個(gè)區(qū)可以獨(dú)立采用不同的輸入電壓，并可提供不同電壓等級(jí)的輸出。3.4.2 JTAG口與AS模式接口FPGA的配置模式FPGA的配置方式多種多樣，各個(gè)廠商之間很少有通用的配置標(biāo)準(zhǔn)，隨著新器件的推出，配置方式也不斷更新。目前Altera公司所提供的FPGA配置方式主要有兩種：1、AS(Active Serial，主動(dòng)方式)：FPGA處于主動(dòng)地位，由FPGA控制配置過(guò)程，負(fù)責(zé)輸出控制和同步信號(hào)給外部配置芯片，接受配

50、置數(shù)據(jù)以完成配置。EPCS系列配置器件專供AS模式，如EPCS1，EPCS4。AS配置模式電路如圖3-10所示，配置數(shù)據(jù)通過(guò)DATA0引腳送入FPGA，配置數(shù)據(jù)被同步在DCLK輸入上，1個(gè)時(shí)鐘周期傳送1位數(shù)據(jù)。2、JTAG方式：JTAG方式是所有配置方式中優(yōu)先級(jí)最高的，它利用IEEE1149.1中定義的JTAG標(biāo)準(zhǔn)接口進(jìn)行配置。通過(guò)下載電纜由Quartus II軟件進(jìn)行配置，也可以采用其他的智能主機(jī)來(lái)模擬JTAG時(shí)序，JTAG口電路如圖3-10所示。圖3-10 FPGA配置電路本系統(tǒng)采用AS+JTAG方式。這樣可以用JTAG方式下載程序調(diào)試，而最后程序調(diào)試無(wú)誤后，再用AS模式把程序固化到配置芯

51、片里去。采用1M容量的EPCS1串行FPGA配置芯片，完全滿足設(shè)計(jì)要求。3.5 PCB板的設(shè)計(jì)3.5.1 PCB設(shè)計(jì)常識(shí)一般來(lái)說(shuō)，印制電路板包括單面板、雙面板和多層板。單面板一面有敷銅，另一面沒(méi)有敷銅，用戶只可在有敷銅的一面放置元器件和進(jìn)行布線。單面板成本低、無(wú)需打過(guò)孔，但是由于只能在敷銅面上進(jìn)行布線，因此限制了它的應(yīng)用，僅在進(jìn)行一些比較簡(jiǎn)單的設(shè)計(jì)才使用單面板。雙面板包括頂層和底層，均有敷銅，都可以進(jìn)行布線。頂層主要放置元器件，而底層用來(lái)布線。在雙面板上進(jìn)行設(shè)計(jì)相對(duì)比較容易，而且成本較低，因此用雙面板制作電路是比較理想的選擇。多層板包含多個(gè)工作層，除了頂層、底層，還包括中間層、部電源層和地層等

52、。隨著電子技術(shù)的高速發(fā)展，電路設(shè)計(jì)越來(lái)越繁瑣，電路板也隨之越來(lái)越復(fù)雜，多層電路板得到了越來(lái)越多的應(yīng)用。要進(jìn)行電路板設(shè)計(jì)，首先得制作電子元器件的封裝。元器件封裝包括電子元器件的外形尺寸以與焊盤(pán)的位置，這是元器件被焊接到電路板上時(shí)的重要參考。元器件的封裝可以分為針腳式和貼片式。元器件封裝的命名標(biāo)準(zhǔn)一般為元器件類型加上焊盤(pán)距離或者焊盤(pán)數(shù)，通常可以根據(jù)元器件封裝編號(hào)來(lái)判斷元器件的相關(guān)參數(shù)。如AXIAL0.4表示此元器件為軸狀封裝，兩焊盤(pán)間的距離為400mil；DIP16表示該元器件為雙列直插式，引腳數(shù)為16個(gè)；QFP64表示該器件為四周扁平貼片式，引腳數(shù)為64個(gè)。焊盤(pán)的作用是連接元器件引腳和導(dǎo)線。焊盤(pán)

53、是PCB設(shè)計(jì)中最重要的概念之一，也是我們最常接觸的。選擇元器件的焊盤(pán)類型要綜合考慮該元器件的外觀、布置形式以與受熱情況、受力方向等因素。例如，對(duì)發(fā)熱量較大且受力的焊盤(pán)，可將其設(shè)計(jì)成“淚滴狀”。當(dāng)遇到需要在元器件引腳之間進(jìn)行布線的情況時(shí)，將焊盤(pán)設(shè)計(jì)成橢圓形或扁圓形往往事半功倍。自行設(shè)計(jì)的元器件焊盤(pán)孔的大小要參照元器件引腳粗細(xì)進(jìn)行確定，基本原則是焊盤(pán)孔的尺寸較元器件引腳直徑大0.2mm左右。為連通PCB板各層之間的電路，在需要連通的導(dǎo)線交匯處鉆上一個(gè)公共孔，這就是過(guò)孔。過(guò)孔一般分為三種，即從頂層貫通到底層的穿透式過(guò)孔、從頂層通到層或從層通到底層的盲過(guò)孔以與層間的隱藏過(guò)孔。從俯視角度觀察過(guò)孔，包含兩

54、個(gè)尺寸，即通孔直徑和過(guò)孔直徑。通孔和過(guò)孔間的孔壁，采用與導(dǎo)線一樣的材料構(gòu)成，連接位于不同板層的電路。一般情況下，設(shè)計(jì)電路時(shí)盡量少用過(guò)孔，一旦選用就務(wù)必處理好它與周邊各實(shí)體的間隙。此外，所承擔(dān)的載流量越大，過(guò)孔尺寸就越大，如電源層或地層與其他層連接時(shí)所用的過(guò)孔就要大一些。此外，膜(Mask)在PCB制作過(guò)程中也是必不可少的，根據(jù)其所起的作用，可分為助焊膜和阻焊膜。助焊膜涂于焊盤(pán)上，可提高焊接性能，通常在電路板上觀察到的比焊盤(pán)略大的淺色圓圈就是助焊膜。阻焊膜則正好相反，為了阻止電路板上非焊盤(pán)處的銅箔粘錫，焊盤(pán)以外的各部分都要涂敷阻焊膜。在繪制PCB電路板的過(guò)程中需要考慮許多方面的問(wèn)題，信號(hào)完整性問(wèn)

55、題更是重中之重。信號(hào)完整性問(wèn)題主要包括反射、振鈴、信號(hào)過(guò)沖以與信號(hào)之間的串?dāng)_等。良好的信號(hào)質(zhì)量是提供穩(wěn)定時(shí)序的基礎(chǔ)，信號(hào)完整性問(wèn)題導(dǎo)致的信號(hào)質(zhì)量變差很可能帶來(lái)時(shí)序的偏移和紊亂，從而導(dǎo)致系統(tǒng)不能正常工作。差的信號(hào)完整性不是由某個(gè)單一因素引起的，而是由電路設(shè)計(jì)中多種因素共同導(dǎo)致的，因此，信號(hào)完整性分析就成了進(jìn)行PCB板級(jí)和系統(tǒng)級(jí)設(shè)計(jì)、分析的基礎(chǔ)。信號(hào)完整性問(wèn)題一般是由電路板設(shè)計(jì)中的走線、PCB板材和阻抗匹配等導(dǎo)致的?？梢圆捎孟冗M(jìn)的EDA工具進(jìn)行仿真來(lái)解決信號(hào)的反射、串?dāng)_問(wèn)題。通過(guò)選擇正確的布線策略和終端匹配方式，可以得到理想的信號(hào)波形。反射是源端與負(fù)載端阻抗不匹配導(dǎo)致的，負(fù)載會(huì)將一部分電壓反射回源

56、端。在PCB布線過(guò)程中，可以預(yù)先選擇合適的拓?fù)浣Y(jié)構(gòu)來(lái)改善反射現(xiàn)象，這種方法通常不需要增加額外的電子器件。常用的布線拓?fù)浞椒ㄓ袠?shù)狀法、菊鏈法、星狀法和回路法。相比較而言，菊鏈法是比較好的布線法，適合于地址或者數(shù)據(jù)總線以與并聯(lián)終端的布線，基本上沒(méi)有分支旁路。此外，為了減輕反射，還可以選擇降低系統(tǒng)頻率以便在下一個(gè)信號(hào)加載到傳輸線上之前達(dá)到反射穩(wěn)態(tài)，但對(duì)于高速系統(tǒng)來(lái)說(shuō)，在總線頻率達(dá)到一定閡值之后，反射在一個(gè)周期無(wú)法達(dá)到穩(wěn)態(tài)，所以這種方法在高速系統(tǒng)中不太實(shí)際。過(guò)沖是首個(gè)信號(hào)峰值或谷值超過(guò)設(shè)定電壓值，較強(qiáng)的過(guò)沖會(huì)導(dǎo)致保護(hù)二級(jí)管過(guò)早失效。下沖是指下一個(gè)谷值或峰值，過(guò)分的下沖可能會(huì)引起錯(cuò)誤的數(shù)據(jù)操作。過(guò)沖與下

57、沖是由走線過(guò)長(zhǎng)和信號(hào)變化太快兩方面原因?qū)е碌摹１M管大多數(shù)元件在接收端都有輸入二極管對(duì)其進(jìn)行保護(hù)，但有時(shí)過(guò)沖和下沖電平會(huì)在瞬間遠(yuǎn)遠(yuǎn)超過(guò)元件可承受的電壓圍，從而損壞元器件。振鈴表現(xiàn)為信號(hào)反復(fù)出現(xiàn)過(guò)沖和下沖，在邏輯電平的門(mén)限上下抖動(dòng)，震蕩成欠阻尼狀態(tài)。振鈴主要是由傳輸線上過(guò)度的寄生電感和電容引起接收端與源端阻抗失配造成的。同反射一樣，可通過(guò)適當(dāng)?shù)亩私舆M(jìn)行抑制。芯片部參考地與系統(tǒng)地之間存在引線電感，芯片輸出管腳與系統(tǒng)地之間存在負(fù)載電容，隨著數(shù)字設(shè)備速度逐漸變快，它們的輸出開(kāi)關(guān)時(shí)間越來(lái)越少。如果地線通過(guò)電流的能力不夠，那么當(dāng)大量的開(kāi)關(guān)電路同時(shí)由邏輯高變?yōu)檫壿嫷蜁r(shí)，就會(huì)導(dǎo)致芯片部參考地的電壓漂移，即地彈。

58、由于地彈與引線電感、負(fù)載電容成正比，所以應(yīng)盡量減小分布電感量，采用輸入電容小的器件以避免讓某個(gè)邏輯門(mén)驅(qū)動(dòng)太多的負(fù)載。另外，采用上升沿變化緩慢的器件也可以在一定程度上減小地彈的影響。電磁干擾將導(dǎo)致過(guò)量電磁輻射，表現(xiàn)為當(dāng)數(shù)字系統(tǒng)加電運(yùn)行時(shí)，某個(gè)傳輸線得到類似天線的特性，對(duì)周圍環(huán)境輻射電磁波，從而干擾周圍電子設(shè)備的正常工作。它產(chǎn)生的主要原因是電路工作頻率太高以與布局布線不合理。在電路設(shè)計(jì)中，信號(hào)完整性問(wèn)題是一個(gè)復(fù)雜的問(wèn)題，往往有許多難以預(yù)料的因素會(huì)影響整個(gè)系統(tǒng)的性能。因此信號(hào)完整性分析在高速電路設(shè)計(jì)中的作用舉足輕重，只有解決好高速設(shè)計(jì)中的信號(hào)完整性問(wèn)題，高速系統(tǒng)才能準(zhǔn)確、穩(wěn)定地工作。3.5.2 PC

59、B具體設(shè)計(jì)完成了系統(tǒng)所有的分塊硬件電路設(shè)計(jì)之后，最終要實(shí)現(xiàn)驅(qū)動(dòng)和采樣的一體化設(shè)計(jì)，這就要求各個(gè)模塊電路必須集中到一塊電路板，所以我的PCB板設(shè)計(jì)要包括：FPGA最小系統(tǒng)、CCD驅(qū)動(dòng)電路模塊、VSP5010電路模塊。設(shè)計(jì)使用的是Protel DXP 2004軟件。本設(shè)計(jì)的原則是盡量縮小電路板的面積，節(jié)約成本，而將信號(hào)完整性分析放在次要位置。本系統(tǒng)所需要的電壓源共3個(gè)：12V，為CCD正常工作器件供壓；3.3V和1.5V，為FPGA和AFE供壓。本設(shè)計(jì)采用雙面板，頂層主要放置核心器件，如FPGA，VSP5010等，底層主要放置一些去耦電容，電阻。由于平時(shí)沒(méi)有畫(huà)過(guò)PCB，沒(méi)有設(shè)計(jì)經(jīng)驗(yàn)，所以在設(shè)計(jì)PC

60、B的過(guò)程中遇到了許多問(wèn)題，首先遇到的是布局問(wèn)題，看到由原理圖導(dǎo)入PCB文件后的一大堆元件，不知道該怎么排列好，就按照橫豎排列整齊的方法排列，結(jié)果布線的時(shí)候發(fā)現(xiàn)問(wèn)題很嚴(yán)重，許多線布不通。經(jīng)過(guò)老師指導(dǎo)，布局時(shí)應(yīng)該分塊布局，于是把板子分為電源、配置接口、CCD接口、VSP5010、擴(kuò)展接口與按鍵等幾個(gè)部分。圖3-11所示為初步布局后的PCB效果圖。圖3-11 PCB初步布局效果圖經(jīng)過(guò)分塊布局后，設(shè)計(jì)的各個(gè)部分在PCB上體現(xiàn)出來(lái)，這樣在布線的時(shí)候思路清晰，知道怎么走線最好。在布線過(guò)程時(shí)，出現(xiàn)不能自動(dòng)布線的問(wèn)題，而且FPGA芯片的引腳全部變綠。檢查后發(fā)現(xiàn)是FPGA芯片引腳間距小于布線規(guī)則里設(shè)定的10mi