hi3559ac v100ddr4參數(shù)配置方法

1、Hi3559A/C V100 DDR4 參數(shù)配置方法00B02文檔版本發(fā)布日期2018-05-18非經(jīng)本公司形式。2019。保留一切權(quán)利。和個(gè)人不得擅自摘抄、海思技術(shù)，任何本文檔內(nèi)容的部分或全部，并不得以任何商標(biāo)、海思和其他海思商標(biāo)均為海思技術(shù)的商標(biāo)。本文檔提及的其他所有商標(biāo)或商標(biāo)，由各自的所有人擁有。注意您的產(chǎn)品、服務(wù)或特性等應(yīng)受海思公司商業(yè)合同和條款的約束，本文檔中描述的全部或部分產(chǎn)品、服務(wù)或特性可能不在您的或使用范圍之內(nèi)。除非合同另有約定，海思公司對(duì)本文檔內(nèi)容不做任何明示或默示的或保證。由于產(chǎn)品版本升級(jí)或其他原因，本文檔內(nèi)容會(huì)不定期進(jìn)行更新。除非另有約定，本文檔僅作為使用指導(dǎo)，本文檔中的

2、所有陳述、信息和建議不任何明示或暗示的擔(dān)保。海思技術(shù)：518129地址：市龍崗區(qū)坂田總部辦公樓http:/sup/cn/：客戶服務(wù)郵箱：Hi3559A/C V100 DDR4 參數(shù)配置方法前言前言產(chǎn)品版本與本文檔相對(duì)應(yīng)的產(chǎn)品版本如下。未有特殊說(shuō)明，Hi3559CV100 與 Hi3559AV100 完全一致。讀者對(duì)象本文檔（本指南）主要適用于以下工程師：技術(shù)支持工程師 開(kāi)發(fā)工程師 修訂修訂累積了每次文檔更新的說(shuō)明。最新版本的文檔包含以前所有文檔版本的更新內(nèi)容。文檔版本 00B02 (2018-05-18)i海思技術(shù)修訂日期版本修訂說(shuō)明2018-05-1800B021.2 和 2.2 小節(jié)涉及修

3、改，新增第 3 章和第 4 章2018-02-1100B01第一次臨時(shí)版本發(fā)布產(chǎn)品名稱產(chǎn)品版本Hi3559AV100Hi3559CV100Hi3559A/C V100 DDR4 參數(shù)配置方法目錄目錄前言i目錄iiHi3559AV100 DDR4 驅(qū)動(dòng)配置說(shuō)明1Hi3559AV100 DDR4 CLK/AC 驅(qū)動(dòng)配置方法1Hi3559AV100 DDR4 寫(xiě)方向 DQS/DQ 驅(qū)動(dòng)配置方法1Hi3559AV100 DDR4 讀方向 DQS/DQ 驅(qū)動(dòng)配置方法2Hi3559AV100 DDR4 ODT 配置說(shuō)明3Hi3559AV100 DDR4 寫(xiě)方向 DQS/DQ ODT 配置3寫(xiě)方向 ODT

4、使能3寫(xiě)方向 ODT 大小配置3Hi3559AV100 DDR4 讀方向 DQS/DQ ODT 配置4讀方向 ODT 使能4讀方向 ODT 大小配置4Hi3559AV100 DDR4 容量配置說(shuō)明5DDR4 uboot 表格說(shuō)明5DMEB 單板容量修改說(shuō)明6DMEB 方案一配置說(shuō)明6DMEB 方案二配置說(shuō)明7DMEPRO 單板容量修改說(shuō)明7DMEBPLUS 單板容量修改說(shuō)明7DMEBPLUS 方案一配置說(shuō)明7DMEBPLUS 方案二配置說(shuō)明8Hi3559AV100 DDR4 頻率配置說(shuō)明9DDR4 時(shí)鐘頻率配置說(shuō)明9DDR4 時(shí)序參數(shù)配置說(shuō)明9文檔版本 00B02 (2018-05-18)ii

5、海思技術(shù)Hi3559A/C V100 DDR4 參數(shù)配置方法1 Hi3559AV100 DDR4 驅(qū)動(dòng)配置說(shuō)明1 Hi3559AV100 DDR4 驅(qū)動(dòng)配置說(shuō)明1.1 Hi3559AV100 DDR4 CLK/AC 驅(qū)動(dòng)配置方法 寄存器地址DDR PHY0：0 x1206d0bc DDR PHY1：0 x1206f0bc寄存器描述 Bit5:3：CLK 驅(qū)動(dòng) Bit14:12：2T 驅(qū)動(dòng) Bit20:18：1T 驅(qū)動(dòng)驅(qū)動(dòng)大小定義 000：Disable 001：240ohm 010：120ohm 011：80ohm 100：60ohm 101：48ohm 110：40ohm 111：34ohm

6、 1T 信號(hào)指 CKE、CSN、ODT、RESET，2T 信號(hào)指的是除 1T 外的其他 AC 信號(hào)。1.2 Hi3559AV100 DDR4 寫(xiě)方向DQS/DQ 驅(qū)動(dòng)配置方法寄存器地址DDR PHY0：0 x1206d228(byte0/1)、0 x1206d328(byte2/3) DDR PHY1：0 x1206f228(byte0/1)、0 x1206f328(byte2/3)寄存器描述 文檔版本 00B02 (2018-05-18)1海思技術(shù)Hi3559A/C V100 DDR4 參數(shù)配置方法1 Hi3559AV100 DDR4 驅(qū)動(dòng)配置說(shuō)明 Bit2:0：寫(xiě)方向 DQS 驅(qū)動(dòng) Bit

7、8:6：寫(xiě)方向 DQ 驅(qū)動(dòng)驅(qū)動(dòng)大小定義 000：Disable 001：240ohm 010：120ohm 011：80ohm 100：60ohm 101：48ohm 110：40ohm 111：34ohm 1.3 Hi3559AV100 DDR4 讀方向DQS/DQ 驅(qū)動(dòng)配置方法寄存器地址DDR PHY0：0 x1206c064 DDR PHY1：0 x1206e064寄存器描述 Bit18:17：DDR4 讀方向 DQS/DQ 驅(qū)動(dòng)配置驅(qū)動(dòng)大小定義 00：34ohm 01：48ohm 10： 11： 文檔版本 00B02 (2018-05-18)2海思技術(shù)Hi3559A/C V100 DD

8、R4 參數(shù)配置方法2 Hi3559AV100 DDR4 ODT 配置說(shuō)明2 Hi3559AV100 DDR4 ODT 配置說(shuō)明Hi3559AV100 DDR4 寫(xiě)方向DQS/DQ ODT 配置寫(xiě)方向 ODT 使能寄存器地址DDRC0：0 x120680a0 DDRC1：0 x120690a0寄存器描述 Bit0=0：寫(xiě)方向 ODT 關(guān)閉。 Bit0=1：寫(xiě)方向 ODT 打開(kāi)。 2.1.2 寫(xiě)方向 ODT 大小配置寄存器地址DDR PHY0：0 x1206c064 DDR PHY1：0 x1206e064寄存器描述 Bit26:24：DDR4 寫(xiě)方向 DQS/DQ ODT 配置寫(xiě)方向 ODT 大

9、小定義 000：Disable 001：60ohm 010：120ohm 011：40ohm 100：240ohm 101：48ohm 110：80ohm 111：34ohm 文檔版本 00B02 (2018-05-18)3海思技術(shù)Hi3559A/C V100 DDR4 參數(shù)配置方法2 Hi3559AV100 DDR4 ODT 配置說(shuō)明寫(xiě)方向 ODT 配置對(duì)于 DQS 和 DQ 信號(hào)同時(shí)生效。Hi3559AV100 DDR4 讀方向DQS/DQ ODT 配置讀方向 ODT 使能寄存器地址DDR PHY0：0 x1206d248(byte0)、0 x1206d2c8(byte1) 0 x1206

10、d348(byte2)、0 x1206d3c8(byte3)DDR PHY1：0 x1206f248(byte0)、0 x1206f2c8(byte1) 0 x1206f348(byte2)、0 x1206f3c8(byte3)寄存器描述 Bit3=0：讀方向 ODT 打開(kāi) Bit3=1：讀方向 ODT 關(guān)閉 2.2.2 讀方向 ODT 大小配置寄存器地址DDR PHY0：0 x1206d204(byte0/1)、0 x1206d304(byte2/3) DDR PHY1：0 x1206f204(byte0/1)、0 x1206f304(byte2/3)寄存器描述 Bit31:29：讀方向 D

11、QS 的 ODT Bit28:26：讀方向 DQ 的 ODT讀方向 ODT 大小定義 000：Disable 001：240ohm 010：120ohm 011：80ohm 100：60ohm 101：48ohm 110：40ohm 111：34ohm 文檔版本 00B02 (2018-05-18)4海思技術(shù)Hi3559A/C V100 DDR4 參數(shù)配置方法3 Hi3559AV100 DDR4 容量配置說(shuō)明3 Hi3559AV100 DDR4 容量配置說(shuō)明3.1 DDR4 uboot 表格說(shuō)明Hi3559AV100器接口在對(duì)接 DDR4 的時(shí)候，支持最大數(shù)據(jù)位寬 64bit，雙通道模式。關(guān)于

12、 DDR 的相關(guān)配置都是在 uboot 表格中實(shí)現(xiàn)的，Hi3559AV100 發(fā)布的 DDR4 有三個(gè) uboot 表格，分別對(duì)應(yīng) DMEB、DMEBPRO、DMEBPLUS 三個(gè)單板。DMEB uboot 表格：Hi3559AV100-DMEB-uboot-DDR4_2664M_64bit_4GB- A73_1608M-A53_1188M-SYSBUS_300M-MDABUS_666MDMEBPRO uboot 表格：Hi3559AV100-DMEBPRO-uboot- DDR4_2664M_64bit_8GB-A73_1608M-A53_1188M-SYSBUS_300M- MDABUS_

13、666MDMEBPLUS uboot 表格：Hi3559AV100-DMEBPRO-uboot- DDR4_2664M_64bit_8GB-A73_1608M-A53_1188M-SYSBUS_300M- MDABUS_666M 以上三個(gè) uboot 表格支持的 DDR 規(guī)格如表 3-1 所示。表3-1 發(fā)布表格支持的 DDR 規(guī)格DMEPRO 單板支持的 16Gbit 容量（位寬 16bit）DDR4 顆粒為雙 die 顆粒，有 BG1 信號(hào)。文檔版本 00B02 (2018-05-18)5海思技術(shù)Uboot 表格總?cè)萘?總位寬通道DDR類型DDR 速率（Mbps）R數(shù)量DDR 位寬(單顆粒

14、位寬*數(shù)量)單顆 DDR容量DMEB uboot表格4GByte/64bit通道 0DDR42666116bit*28Gbit通道 1DDR42666116bit*28GbitDMEBPROuboot 表格8GByte/64bit通道 0DDR42666116bit*216Gbit通道 1DDR42666116bit*216GbitDMEBPLUSuboot 表格8GByte/64bit通道 0DDR4266618bit*48Gbit通道 1DDR4266618bit*48GbitHi3559A/C V100 DDR4 參數(shù)配置方法3 Hi3559AV100 DDR4 容量配置說(shuō)明3.2 DM

15、EB 單板容量修改說(shuō)明DMEB 單板默認(rèn)的 uboot 表格支持雙通道，位寬 64bit，總?cè)萘?4GByte。如果有涉及到 DDR 容量的變化，需要對(duì)uboot 表格做相應(yīng)的修改，下面列舉幾種常見(jiàn)的容量設(shè)計(jì)方案及配置修改說(shuō)明。表3-2 DMEB 單板不同容量設(shè)計(jì)方案總?cè)萘?3GB 的的方案在32bit。低 2GB 空間的時(shí)候位寬是 64bit，在高 1GB 空間的時(shí)候位寬是3.2.2 DMEB 方案一配置說(shuō)明Hi3559A DMEB 方案一的設(shè)計(jì)需要基于默認(rèn) uboot 表格做如下修改。地址空間的修改Uboot 表格中的 ddrc 頁(yè)面原始配置：修改后的配置：00B02 (2018-05-1

16、8)6文檔版本海思技術(shù)AXI_REGION_ATTRIB0 x01040 x300500180write3100 x0000000FDAXI_REGION_ATTRIB0 x01140 x300508180write3100 x0000000FDAXI_REGION_ATTRIB0 x01240 x300510140write3100 x0000000FDAXI_REGION_ATTRIB0 x01340 x300520140write3100 x0000000FDAXI_REGION_ATTRIB0 x01040 x300500180write3100 x0000000FDAXI_REGIO

17、N_ATTRIB0 x01140 x300508180write3100 x0000000FDAXI_REGION_ATTRIB0 x01240 x300510180write3100 x0000000FDAXI_REGION_ATTRIB0 x01340 x300518180write3100 x0000000FDDMEB 不同容量方案總?cè)萘?總位寬通道DDR 類型DDR 速率（Mbps）R數(shù)量DDR 位寬(單顆粒位寬*數(shù)量)單顆 DDR 容量方案一3GByte/6 4bit通道 0DDR42666116bit*28Gbit通道 1DDR42666116bit*24Gbit方案二2GByte

18、/6 4bit通道 0DDR42666116bit*24Gbit通道 1DDR42666116bit*24GbitHi3559A/C V100 DDR4 參數(shù)配置方法3 Hi3559AV100 DDR4 容量配置說(shuō)明3.2.3 DMEB 方案二配置說(shuō)明Hi3559A DMEB 方案二的設(shè)計(jì)可以直接使用默認(rèn)的uboot 表格配置，不用做任何修改。3.3 DMEPRO 單板容量修改說(shuō)明DMEBPRO 單板是專門為了支持單顆 16Gb（16bit 位寬，雙 die）顆粒而設(shè)計(jì)，相比常規(guī)的 8Gb（16bit 位寬，單die）顆粒會(huì)多出 BG1 信號(hào)，因此不能兼容更小容量的顆 粒。3.4 DMEBPL

19、US 單板容量修改說(shuō)明DMEBPLUS 單板默認(rèn)的 uboot 表格支持雙通道，位寬 64bit，容量 8GByte。如果有涉及到 DDR 容量的變化，需要對(duì) uboot 表格做相應(yīng)的修改，下面列舉幾種常見(jiàn)的容量設(shè)計(jì)方案及配置修改說(shuō)明。表3-3 DMEBPLUS 單板不同容量設(shè)計(jì)方案總?cè)萘?6GB 的的方案在32bit。低 4GB 空間的時(shí)候位寬是 64bit，在高 2GB 空間的時(shí)候位寬是3.4.1 DMEBPLUS 方案一配置說(shuō)明Hi3559A DMEBPLUS 方案一的設(shè)計(jì)需要基于默認(rèn) uboot 表格做如下修改。地址空間的修改Uboot 表格中的 ddrc 頁(yè)面原始配置：文檔版本 00

20、B02 (2018-05-18)7海思技術(shù)AXI_REGION_ATTRIB0 x01040 x300500180write3100 x0000000FDAXI_REGION_ATTRIB0 x01140 x300508180write3100 x0000000FDDMEBLUS不同容量方案總?cè)萘?總位寬通道DDR類型DDR 速率/MbpsR數(shù)量DDR 位寬(單顆粒位寬*數(shù)量)單顆DDR 容量方案一6Gbyte/64bit通道 0DDR4266618bit*48Gbit通道 1DDR4266618bit*44Gbit方案二4GByte/64bit通道 0DDR4266618bit*44Gbit

21、通道 1DDR4266618bit*44GbitHi3559A/C V100 DDR4 參數(shù)配置方法3 Hi3559AV100 DDR4容量配置說(shuō)明修改后的配置：3.4.2 DMEBPLUS 方案二配置說(shuō)明Hi3559A DMEBPLUS 方案二的設(shè)計(jì)可以直接使用默認(rèn)的 uboot 表格配置，不用做任何修改。文檔版本 00B02 (2018-05-18)8海思技術(shù)AXI_REGION_ATTRIB0 x01040 x300500180write3100 x0000000FDAXI_REGION_ATTRIB0 x01140 x300508180write3100 x0000000FDAXI_R

22、EGION_ATTRIB0 x01240 x300510180write3100 x0000000FDAXI_REGION_ATTRIB0 x01340 x300518180write3100 x0000000FDAXI_REGION_ATTRIB0 x01440 x300520140write3100 x0000000FDAXI_REGION_ATTRIB0 x01540 x300530140write3100 x0000000FDAXI_REGION_ATTRIB0 x01640 x300540140write3100 x0000000FDAXI_REGION_ATTRIB0 x01740

23、 x300550140write3100 x0000000FDAXI_REGION_ATTRIB0 x01240 x300510180write3100 x0000000FDAXI_REGION_ATTRIB0 x01340 x300518180write3100 x0000000FDAXI_REGION_ATTRIB0 x01440 x300520180write3100 x0000000FDAXI_REGION_ATTRIB0 x01540 x300528180write3100 x0000000FDAXI_REGION_ATTRIB0 x01640 x300530180write3100

24、 x0000000FDAXI_REGION_ATTRIB0 x01740 x300538180write3100 x0000000FDHi3559A/C V100 DDR4 參數(shù)配置方法4 Hi3559AV100 DDR4 頻率配置說(shuō)明4 Hi3559AV100 DDR4 頻率配置說(shuō)明4.1 DDR4 時(shí)鐘頻率配置說(shuō)明Hi3559A/C V100 DDR4 最高支持速率 2666Mbps，如需降低 DDR 頻率，可通過(guò)更改 CRG 寄存器 DPLL 相關(guān)配置實(shí)現(xiàn)。詳細(xì)配置說(shuō)明可參考Hi3559A/C V100 ultra-HD Mobile Camera SoC 用戶指南的 3.2 章節(jié) PL

25、L 配置。以 DDR4 降頻到 2400Mbps 為例，需要將 uboot 表格做如下修改。DPLL 頻率修改Uboot 表格中的pll 頁(yè)面原始配置：修改后的配置：4.2 DDR4 時(shí)序參數(shù)配置說(shuō)明如 DDR4 有降頻的修改，對(duì)應(yīng)的 DDR4 時(shí)序參數(shù)也應(yīng)做相應(yīng)的調(diào)整，建議只調(diào)整自動(dòng)刷新周期，其他參數(shù)可不作修改。因?yàn)樵诮殿l的時(shí)候其他時(shí)序參數(shù)都是往寬松的方向變化。自動(dòng)刷新周期的定義如下：寄存器地址通道 0：0 x12068108 文檔版本 00B02 (2018-05-18)9海思技術(shù)PERI_CRG_PLL40 x120100100 x128000000write3100 x0000000FDPERI_C