【學(xué)習(xí)課件】第9章FPGA設(shè)計系統(tǒng)

1、第9章 FPGA設(shè)計系統(tǒng)9.1 FPGA設(shè)計系統(tǒng)概述9.1.1 可編程邏輯器件的發(fā)展歷程可編程邏輯器件（Programmable Logic Device，PLD）是一類半定制的通用性器件，用戶可以通過對PLD器件進行編程來實現(xiàn)所需的邏輯功能。與專用集成電路ASIC相比，PLD具有靈活性高、設(shè)計周期短、成本低、風(fēng)險小等優(yōu)勢，因而得到了廣泛應(yīng)用，各項相關(guān)技術(shù)也迅速發(fā)展起來。PLD目前已經(jīng)成為數(shù)字系統(tǒng)設(shè)計的重要硬件基礎(chǔ)。 PLD從20世紀70年代發(fā)展到現(xiàn)在，已經(jīng)形成了許多類型的產(chǎn)品，其結(jié)構(gòu)、工藝、集成度、速度等方面都在不斷完善和提高。隨著數(shù)字系統(tǒng)規(guī)模和復(fù)雜度的增長，許多簡單PLD產(chǎn)品已經(jīng)逐漸退出市

2、場。目前使用最廣泛的可編程邏輯器件有兩類：現(xiàn)場可編程門陣列（Field Programmable Gate Array，F(xiàn)PGA）和復(fù)雜可編程邏輯器件（Complex Programmable Logic Device，CPLD）。編輯ppt9.1.2 FPGA結(jié)構(gòu)特點FPGA的編程單元是基于靜態(tài)存儲器（SRAM）結(jié)構(gòu)，從理論上講，具有無限次重復(fù)編程的能力。它主要由以下3個基本部分組成。（1）可配置邏輯模塊CLB（Configurable Logic Block） 可配置邏輯模塊CLB以方陣的形式布置在器件的中央，F(xiàn)PGA可以提供nn個CLB。隨著可編程邏輯器件的發(fā)展，其陣列規(guī)模也在增加。CL

3、B本身包含多種邏輯功能部件，使它既能實現(xiàn)組合邏輯電路和時序邏輯電路，又可以實現(xiàn)包括靜態(tài)RAM的各種運算電路。（2）輸入/輸出模塊I/OB（Input/Output Block） 輸入/輸出模塊I/OB分布在芯片的四周，它是提供外部封裝引腳和內(nèi)部信息的接口電路，該接口電路通過設(shè)計編程可以分別組態(tài)為輸入引腳、輸出引腳和雙向引腳，并且具有控制速率、降低功耗等功能。（3）可編程連線PI（Programmable Interconnect）和由它組成的編程開關(guān)矩陣PSM（Programmable Switch Matrix）可編程連線PI分布在CLB周圍和CLB及I/OB之間，它們的主要作用是完成CLB

4、之間的邏輯連接，以及將信息傳遞到I/OB。編輯ppt9.1.3 FPGA電路設(shè)計流程 FPGA電路設(shè)計大都采用自上而下的設(shè)計流程，大體上分為設(shè)計輸入、設(shè)計綜合、功能仿真（前仿真）、設(shè)計實現(xiàn)、時序仿真（后仿真）、配置下載等6個步驟。1.設(shè)計輸入 設(shè)計輸入包括使用硬件描述語言HDL、狀態(tài)圖和原理圖輸入三種方式。2.設(shè)計綜合 綜合就是針對給定的電路實現(xiàn)功能和實現(xiàn)此電路的約束條件，如速度、功耗、成本及電路類型等，通過計算機進行優(yōu)化處理，獲得一個能滿足上述要求的電路設(shè)計方案。 3.功能仿真（前仿真） 前仿真是指僅對邏輯功能進行測試模擬，以了解其實現(xiàn)的功能能否滿足原設(shè)計的要求，仿真過程沒有加入時序信息，不

5、涉及具體器件的硬件特性，如延時特性。4.設(shè)計實現(xiàn) 實現(xiàn)可理解為利用實現(xiàn)工具把邏輯映射到目標(biāo)器件結(jié)構(gòu)的資源中，決定邏輯的最佳布局，選擇邏輯與輸入輸出功能連接的布線通道進行連線，并產(chǎn)生相應(yīng)文件（如配置文件與相關(guān)報告）。5.時序仿真（后仿真） 在布局布線后，提取有關(guān)的器件延遲、連線延時等時序參數(shù)，并在此基礎(chǔ)上進行的仿真稱為后仿真，它是接近真實器件運行的仿真。6.配置下載編輯ppt 9.2 FPGA設(shè)計環(huán)境 在Altium Designer 6.0中集成了FPGA設(shè)計系統(tǒng)，用戶可以方便的進行FPGA項目設(shè)計。在設(shè)計之前，首先要創(chuàng)建一個FPGA項目。（1）執(zhí)行菜單命令FileNewProjectFPGA Project，或者在Files面板的New欄中，單擊Block Project（FPGA）項，在Projects面板上創(chuàng)建一個新的FPGA項目，默認名為FPGA _Project1.PrjFpg。（2）執(zhí)行菜單命令FileSave Project，保存并更名該項目。（3）若用戶是采用原理圖輸入