QuartusII使用流程

1、QuartusII使用流程在開始-所有程序-Altera-Quartus II 5.1，翻開QuartusII軟件。files- new project wizard - next選擇對(duì)應(yīng)工作目錄，并指定工程名和頂層設(shè)計(jì)文件名后點(diǎn)擊next注意：1 文件名不允許出現(xiàn)中文和空格 2 文件名不允許和內(nèi)置symbol名或保存字等沖突選擇參加已存在的設(shè)計(jì)文件或者直接點(diǎn)擊next，在后面再參加設(shè)計(jì)文件。family選擇max7000s系列，并在下面選擇EPM7128SLC84-15芯片，點(diǎn)next。也可在工程開發(fā)過程中設(shè)置器件，操作方法：assignments - devices5.此處可以設(shè)置第三方設(shè)

2、計(jì)工具，本實(shí)驗(yàn)直接選next即可，或直接點(diǎn)擊finishfile-new-device design files-block diagram /schematic file后點(diǎn)OK.(假設(shè)為VHDL，那么選擇vhdl file，然后跳過6、7、8直接在hdl文本上輸入VHDL代碼，保存代碼時(shí)注意文件名跟實(shí)體名的一致性。)edit-insert symbol 在各庫(kù)里面找或者直接在name中輸入器件名，如and2找到器件后點(diǎn)OK，然后依照6、7直到所有器件均導(dǎo)入。對(duì)應(yīng)器件的接口，用鼠標(biāo)點(diǎn)擊然后拖動(dòng)、連線到另一器件，直至畫好整個(gè)原理圖。也可用label對(duì)應(yīng)連線或節(jié)點(diǎn)上點(diǎn)右鍵-屬性，輸入label即

3、可file-save project 此動(dòng)作應(yīng)經(jīng)常操作，以防死機(jī)編譯前設(shè)置頂層文件，在對(duì)應(yīng)要編譯的文件上點(diǎn)右鍵-set as top-level entity.(假設(shè)文件名與實(shí)體名不一致，可在菜單： assingments-setting-general中，top-level entity選擇當(dāng)前想編譯的設(shè)計(jì)實(shí)體名)processing - start compilation。假設(shè)要在編譯過程中設(shè)置引腳，這可在編譯前進(jìn)行引腳設(shè)置，操作方法：Assignments - pins，在to列下的new處雙擊，選擇需要指派引腳的輸入/輸出端，然后在location列下雙擊，根據(jù)空閑、布線和引腳物理布局

4、等選擇所需的對(duì)應(yīng)引腳。file - new -other files - vector waveform file - OKedit - insert nodes or bus - node finder13.在node finder對(duì)話框中，在filter中選擇：pin:all & registers: post fitting - list,然后選擇需要的節(jié)點(diǎn)，從nodes found 導(dǎo)入到 selected nodes - OK - OK然后針對(duì)輸入畫出輸入波形后，選擇 file-save-選擇路徑、命名保存processing - start simulation在執(zhí)行此操作前請(qǐng)到菜

5、單： assingments-setting-simulate setting中，確認(rèn) simulation input存在，且為你所設(shè)置的仿真波形。 如果先前設(shè)計(jì)的模塊僅為某設(shè)計(jì)的子模塊且要被上層模塊調(diào)用，不管其為原理圖格式還是文本格式，均須為此模塊創(chuàng)立一個(gè)symbol類似于根本門，如and2等，操作方法：在該模塊編譯仿真通過后，選擇 file - create / update - create symbol file for current file，點(diǎn)擊后即生成了該模塊的symbol。在以后的同一個(gè)工程中，就可以從工程所在目錄中找出對(duì)應(yīng)的該模塊的symbol以供使用。 編譯、仿真通過后，連好電纜，選擇tools-programmer-hardwaer setup選擇適宜的下載電纜如byteblaster mv,然后再program / configure中打勾，點(diǎn)擊start開始下載編程下載結(jié)束后，在實(shí)驗(yàn)箱上連線檢查設(shè)計(jì)是否正確。注意連線過程請(qǐng)關(guān)閉電源，假設(shè)芯片為FPGA，請(qǐng)?jiān)陉P(guān)閉電源的情況下先連線，然后再開通電源，進(jìn)行下載。連線列表可在 processing - compila