接口技術課件：第二章 微型計算機的內(nèi)部接口

1、第二章 微處理器2011/10 東北大學 計算機系統(tǒng)研究所第二章 微處理器2.1 微處理器的發(fā)展概況2.2 80386/80486微處理器2.3 80386/80486與存儲器的接口習 題2.4 智能存儲器控制器82C2122.5 高速緩存控制器823858080：8位DB，16位AB，2MHz。8086/8：1978年，16位/8位DB，20位AB，4.77MHz，由EU和BIU組成，40pin DIP。80286：1982年，16位DB，24位AB，820MHz，由EU、 AU、 BU和IU組成（流水線）。實地址模式和保護（的虛地址）模式。80386：1985年，32位DB，32位AB，1

2、650MHz，由IPU、IDU、EU、SU、 PU、和BIU組成（雙流水線）。實地址模式，保護模式和虛擬8086模式（同時模擬多個8086CPU）。80486：1989年，32位DB，32位AB，40100MHz，由8個基本部件組成。實地址模式，保護模式和虛擬80286模式。8KB Cache，數(shù)字協(xié)處理器，突發(fā)的總線方式，RISC技術。2.1 微處理器的發(fā)展概況Pentium（586）：1993年，32/64位DB，32位AB，60200MHz。超標量雙流水線結構，雙8KB Cache，分支預測，高性能浮點處理部件和多媒體處理部件，頁面大小任選，指令固化，電源管理等。Pentium Pro，

3、P II，P III，P 4， 36位AB，3條大規(guī)模流水線，（MMX）3D NOW！，L1、L2 Cache，*上網(wǎng)查一下，目前的CPU的相關信息。第二章 微型計算機的內(nèi)部接口2.2 80386、80486微處理器2.1 微處理器的發(fā)展概況2.3 80386/80486與存儲器的接口習 題2.2.1 80386的內(nèi)部結構IPU16B指令預取隊列IDU指令譯碼隊列（3條）EUALU和寄存器SU邏輯地址線性地址PU線性地址物理地址BIU總線請求判優(yōu)數(shù)據(jù)地址判優(yōu)控制信號驅(qū)動MEMI/OMMU指令內(nèi)部代碼線性地址物理地址雙流水線SUPU MM支持多任務2.2 80386/80486微處理器80386

4、-體系結構（1） 采用流水線和指令重疊執(zhí)行技術；存儲體管理分段分頁保護技術；片內(nèi)存儲管理技術；虛擬存儲器技術；支持微機環(huán)境下的多用戶多任務操作系統(tǒng)。2.2 80386、80486微處理器2.2.180386的內(nèi)部結構80386-體系結構（1）流水線（pipeline）技術：將每條指令分解成多步，并且不同指令的各步重疊操作，以實現(xiàn)幾條指令的并行操作，加速程序的執(zhí)行速度。2.2 80386、80486微處理器2.2.180386的內(nèi)部結構80386-體系結構（1）虛擬存儲器技術：在內(nèi)存儲器和外存儲器之間增加一定的軟件和硬件支持，形成一個有機的整體。將程序預先放在外存，由系統(tǒng)軟件統(tǒng)一調(diào)度和管理，按照

5、某種置換算法將程序依次調(diào)入內(nèi)存中執(zhí)行。從使用者的角度看，是一個速度接近內(nèi)存而容量且與外存相當?shù)奶摂M存儲器。 2.2 80386、80486微處理器2.2.180386的內(nèi)部結構80386的三種工作方式（2）實地址方式；保護方式；虛擬8086方式.2.2 80386、80486微處理器2.2.180386的內(nèi)部結構80386的三種工作方式（2）實地址方式：在上電或復位時便進入實地址方式。其尋址機構、存儲器管理、中斷處理和8086一樣。字長16位，也允許訪問32位寄存器，但在指令中加上前綴表示越權存??；尋址空間為1MB，每段64KB，不分頁，不用虛擬地址概念。程序在最高級上（0）運行。2.2 80

6、386、80486微處理器2.2.180386的內(nèi)部結構80386的三種工作方式（2）保護方式：在實地址方式下初始化后即轉(zhuǎn)到保護方式（存儲器的保護）。存儲器采用虛擬地址方式，尋址機構通過一種描述符表的數(shù)據(jù)結構來實現(xiàn)對內(nèi)存單元的訪問；程序中使用的為邏輯地址空間，利用MMU將外存（如磁盤）的有效地址映射到內(nèi)存，使邏輯地址空間大大超過實際物理地址空間；具有4級保護功能，可實現(xiàn)程序之間、用戶程序與操作系統(tǒng)之間的隔離和保護。2.2 80386、80486微處理器2.2.180386的內(nèi)部結構80386的三種工作方式（2）虛擬8086方式：在保護方式下通過軟件可切換到虛擬8086方式。可執(zhí)行8086程序；

7、段寄存器左移4位加偏移量為線性地址；尋址空間為1MB，可分頁；在多任務系統(tǒng)中，可將其中一個或多個任務使用虛擬8086方式，；程序在最低特權級上（3）運行，某些特權指令不能使用。2.2 80386、80486微處理器2.2.180386的內(nèi)部結構80386的流水線（3）指令流水線：由BIU、IPU、IDU和EU構成，各部件獨立并行工作。BIU控制32位DB和32位AB的信息傳輸，實現(xiàn)指令和數(shù)據(jù)的存?。籌PU在總線空閑時從MEM中讀取指令放入16B指令預取隊列；IDU從中取出指令并將其譯為內(nèi)部代碼，放入3條指令長度的先進先出譯碼指令隊列；EU在當前指令接近完成時，就啟動下一條指令的微程序。2.2

8、80386、80486微處理器2.2.180386的內(nèi)部結構80386的流水線（3）地址流水線：由SU、PU和BIU組成。邏輯地址就是程序中使用的地址，由16位選擇子和32位偏移量（即由基址、變址、偏移量等得出的有效地址）得出；SU通過查段描述符表得到基地址，加偏移量得到32位的線性地址；PU再將線性地址轉(zhuǎn)換成物理地址，如果不分頁，則線性地址就是物理地址。2.2 80386、80486微處理器2.2.180386的內(nèi)部結構80386的描述符表（4）TSS段選擇子或任務門CS、DS、SS.全局描述符表(GDT)代碼段/數(shù)據(jù)段/堆棧段.32位基地址和16位界限值段描述符任務描述符LTD描述符任務狀

9、態(tài)段(任務:代碼,數(shù) 據(jù), 堆棧)局部描述符表(LDT).GDTRLDTR中斷門段描述符中斷句柄(代碼,堆棧)2.2 80386、80486微處理器2.2.1 80386的內(nèi)部結構80386的描述符表（4）調(diào)用門段選擇子局部描述符表(LDT) 異常句柄(代碼,堆棧)32位基地址和16位界限值段描述符調(diào)用門LDT陷阱門段選擇子 保護過程(代碼,堆棧)2.2 80386、80486微處理器2.2.1 80386的內(nèi)部結構80386兩級存儲管理（5）分段管理：三種描述符表，GDT、LDT和IDT，前兩個給出段基址，后一個給出中斷服務子程序入口。這些表都放在存儲器中，每個描述符8B，選擇子的前13位是

10、此段對應的描述符在表中的索引地址。系統(tǒng)中設置一個公用的GDT，再為每一個任務建一個LDT，和所有任務有關的公用段（通常為操作系統(tǒng)使用的）的描述符放在GDT中。LDT也看成一個特殊的段。2.2 80386、80486微處理器2.2.1 80386的內(nèi)部結構80386兩級存儲管理（5）分頁管理：每頁4KB。在多任務系統(tǒng)中，只須把每個活動任務的少量頁面放在存儲器中。PU用頁組目錄項表和頁表實現(xiàn)地址轉(zhuǎn)換。前者中每一項對應一個頁表，頁表中每一項對應物理存儲器中的一頁。2.2 80386、80486微處理器2.2.1 80386的內(nèi)部結構SU地址的轉(zhuǎn)換（6）48位邏輯地址16位段選擇子32位偏移量13位索

11、引T1RPL32位段基址32位段基址GDTLDTT1=0T1=1+線性地址2.2 80386、80486微處理器2.2.1 80386的內(nèi)部結構PU地址的轉(zhuǎn)換（7）0000000100100011010101100111010032位線性地址x4CR300000000+10位頁組目錄表010H00005Hx410位+8D4H000058D4H0003CH674H+0003C674H0003C000H頁表MEM1頁物理地址2.2 80386、80486微處理器2.2.1 80386的內(nèi)部結構2.2.2 80386內(nèi)部寄存器通用寄存器：原寄存器前加一個E，即EAX，這樣AH、AL、AX、EAX都可

12、以用，從而實現(xiàn)向下兼容。段寄存器：CS、SS、DS、ES、FS、GS，段基地址不再是其左移4位得到的，而是通過段寄存器查段描述符表而得到。標志寄存器：VM RF NT IOPL OF DF IF TF SF ZF AF PF CF，其中IOPL為I/O特權標志位，表示CPU當前正在執(zhí)行任務的特權級，一般DOS內(nèi)核為0級，DOS為1級，其它系統(tǒng)軟件（如DBMS）為2級，用戶程序為3級；NT為嵌套任務標志，表示CPU當前執(zhí)行的任務是否嵌套于另一任務之中；RF為恢復標志位，調(diào)試時使用；VM為虛擬8086方式位。2.2 80386、80486微處理器2.2.2 80386內(nèi)部寄存器指令指針：EIP（3

13、2位），將要執(zhí)行的指令地址的偏移量?？刂萍拇嫫鳎篊R0CR3，保存所有任務的狀態(tài)。 CR0：標志寄存器。 CR1：保存頁故障線性地址。 CR3：提供當前任務的頁目錄表基址。2.2 80386、80486微處理器2.2.2 80386內(nèi)部寄存器系統(tǒng)地址寄存器： TR 、 LDTR、 GDTR、IDTR。 TR（任務寄存器）：提供任務狀態(tài)段TSS在內(nèi)存中的位置。任務通常就是進程或應用程序。 LDTR（局部描述符表寄存器）：保存LDT的基地址和屬性等。 GDTR（全局描述符表寄存器）：保存GDT的基地址和屬性等。 IDTR（中斷描述符表寄存器）：保存IDT的基地址和屬性等。2.2 80386、804

14、86微處理器2.2.3 80386的引腳Vcc，Vss：電源線和地線。D0D31：數(shù)據(jù)線。A2A31， BE0BE3：地址線。HOLD，HLDA：總線請求保持信號，其它主設備（如8037）用于向80386請求總線使用權；總線保持響應信號，80386用于放棄對總線的控制權，進入保持響應狀態(tài)（如DMA周期）。 INTR，NMI：中斷請求信號（后者為可屏 蔽），表示有外部設備向CPU提出中斷請求。MOV AL/AH，0/1/2/3H MOV AX，0/2H MOV EAX，0/4H2.2 80386、80486微處理器2.2.3 80386的引腳M/IO：存儲器/IO操作。W/R：讀/寫信號。二者結

15、合可產(chǎn)生MEMR、MEMW、IOR和IOW。D/C：數(shù)據(jù)/控制信號。如輸入中斷向量，則為控制信號。LOCK：總線鎖定信號。禁止其它主控設備的總線請求權。ADS：地址狀態(tài)信號。表示總線周期信號有效，地址及控制信號（W/R、M/IO、D/C等）正在發(fā)出。 READY，BUSY，PEREQ，BS16，RESET，CLK：略。2.2 80386、80486微處理器2.2.4 80486增加的部分浮點處理單元：相當于將80386和80387集成在一個芯片內(nèi)。高速緩存：8KB Cache，片內(nèi)高速緩存。RISC技術：降低了每條指令執(zhí)行時間。突發(fā)式總線的總線技術：即給出一個地址后， 與其相關的一組數(shù)據(jù)（25

16、6B）都可以 進行輸入輸出操作。2.2 80386、80486微處理器第二章 微型計算機的內(nèi)部接口2.3 80386/80486與存儲器的接口2.2 80386、80486微處理器2.1 微處理器的發(fā)展概況習 題地址譯碼器：對地址總線上的地址信號進行譯碼，產(chǎn)生存儲器芯片的片選信號。如TTL芯片，GAL或PAL 芯片。地址鎖存器：鎖存地址信號。當?shù)刂沸盘柵c其它信號分時復用時，或地址信號在整個總線周期內(nèi)需要保持時，無論是送到譯碼器還是送到存儲器芯片上的地址信號，均需要鎖存。數(shù)據(jù)收發(fā)器：主要是提高數(shù)據(jù)總線的驅(qū)動能力，另外三態(tài)門也有控制數(shù)據(jù)流向的作用。這兩種一般都由 TTL電路構成。2.3 CPU與存

17、儲器的接口 DRAM刷新：為節(jié)約成本內(nèi)存一般是由DRAM 組成，它需要每隔一定時間進行刷新，否則信息會丟失。 DRAM x 4 DRAM x 474F245x 480386D31D0CASCASCASCAS74F37374F258A11A3A20A12定時器計數(shù)器A8A0RFRQ82384CLKPALRAS1RAS0PAL256KB256KBBE3BE0BE3BE0W/RM/IOADSWEWERASRASA8A0DIN/DOUTDIN/DOUTA8A0鎖存器A22.3 CPU與存儲器的接口存儲器模塊（內(nèi)存條）單列直插存儲器模塊（SIMM）：如30線內(nèi)存條（8/9位）。雙列直插存儲器模塊（DIM

18、M）：如72線內(nèi)存條（32/36位）、 168線、184線內(nèi)存條（64位）。M1M2M3RAS CAS WE OERAS CAS WE OERAS CAS WE OEDQ1DQ4 A0A8/A9DQ1DQ4 A0A8/A9 A0A8/A9CAS8D8VssWECASRASDQ0DQ3 DQ4DQ7 Q82.3 CPU與存儲器的接口30線內(nèi)存條與8088的接口（286必須插2條） DRAM x 4 DRAM x 474F245x 480386D31D0CASCASCASCAS74F37374F258A11A3A20A12256KB256KBBE3BE 0BE3BE0W/RM/IOWEWERASR

19、AS A8A0DIN/DOUTDIN/DOUTA8A0例 80386與72線內(nèi)存條的接口A21A31A21A31MEMW鎖存器行地址列地址A2A22.3 CPU與存儲器的接口CACHECache的作用：用小容量的SRAM作為高速緩沖存儲器，用DRAM作為內(nèi)存，通過前者獲得高速度，通過后者獲得低成本和較小的體積，從而提高系統(tǒng)的性能價格比。Cache的原理：將Cache主體和主存分成大小相同的塊，每一塊由若干個字節(jié)組成。每當CPU給出一個內(nèi)存地址時，Cache系統(tǒng)的地址變換部件對該地址進行判斷，其是否在Cache中，是則將數(shù)據(jù)讀出或?qū)懭耄駝t將從主存中讀取或?qū)懭?，同時將數(shù)據(jù)寫入Cache中。如果此

20、時Cache已滿，則根據(jù)替換算法用主存中的塊數(shù)據(jù)替換Cache中的塊數(shù)據(jù)，并修改有關地址映象關系和Cache使用標志。2.3 CPU與存儲器的接口FPR RAM（Fast Page Mode RAM）：如果一個數(shù)據(jù)與前一個數(shù)據(jù)的行地址相同，則內(nèi)存控制器只要給一個列地址即可（PM模式）。其讀取過程為：先給一個行地址及RAS，然后周期性的發(fā)列地址和CAS信號。 EDO RAM（Extended Data Output）：在CAS為高電平時并不阻止數(shù)據(jù)輸出。當連續(xù)存取數(shù)據(jù)時，因交錯關系，可使內(nèi)存控制器省去用于發(fā)列地址信息的10ns等待時間。BEDO RAM（Burst EDO RAM）：在提供了內(nèi)存

21、地址后，CPU假定其后的三個地址（連續(xù)的），并自動把它們欲取出來，即CPU能夠以5-1-1-1突發(fā)模式讀數(shù)據(jù)。SDRAM（Synchronous DRAM）：所有的輸入輸出信號保持與系統(tǒng)時鐘同步。他采取的是管道處理技術，即指定一個特定地址，就可讀出多個數(shù)據(jù)。第一步指定地址，第二步把數(shù)據(jù)從存儲地址傳道輸出電路，第三步輸出數(shù)據(jù)，他們各自獨立進行且 與CPU同步，流水線方式。內(nèi)存新技術（一）DRAMRDRAM（Random公司）：它把行緩沖器作為高速暫存，在訪問存儲器時，若行緩沖器中已有目標數(shù)據(jù)，則可直接利用（連續(xù)讀取）。DDR SDRAM:管道式多Bank構架的高帶寬內(nèi)存:允許在時鐘的上、下沿讀出

22、數(shù)據(jù)。Async SRAM ：比DRAM快些，但不能與CPU 保證同步。Sync Burst SRAM：在總線速度為66MHz時，SB SRAM可無延遲地以2-1-1-1突發(fā)模式傳輸數(shù)據(jù)，否則只能以3-2-2-2突發(fā)模式傳輸數(shù)據(jù)。它可達8.512ns“地址數(shù)據(jù)”時間。Pipeline Burst SRAM：通過使用輸入輸出寄存器可形成象“管道”那樣的數(shù)據(jù)流水線傳輸模式,即用現(xiàn)行的地址提供數(shù)據(jù)的同時能提前存取下一地址。它可以匹配133MHz的總線,可達4.58ns的地址數(shù)據(jù)時間。 Flash Memory: 電可擦非易失性半導體存儲器,類似EEPROM, 兼有ROM和RAM的性能,多用于BIOS、Modem和一些網(wǎng)絡設備。內(nèi)存新技術（二）SRAM常規(guī)內(nèi)存：低端的640KB，RAM，供DOS及應用程序使用。保留內(nèi)存：高端的384KB，其中低128KB是顯示緩沖區(qū)（RAM），高64KB是系統(tǒng)的BIOS（ROM），其余192KB保留。擴充內(nèi)存（EMS）：軟硬件結合，需要一個安裝在I/O槽口（ISA）的內(nèi)存擴充卡和一個稱為EMS的擴充內(nèi)存管理程序（如EMM386.Ex