數(shù)字電子技術(shù)基礎(chǔ)(第五版)第五章---觸發(fā)器課件

1、第五章 觸發(fā)器內(nèi)容介紹 本章介紹構(gòu)成時(shí)序邏輯電路的最基本部件雙穩(wěn)態(tài)觸發(fā)器，重點(diǎn)介紹各觸發(fā)器的結(jié)構(gòu)、工作原理、動(dòng)作特點(diǎn)，以及觸發(fā)器從功能上的分類及相互間的轉(zhuǎn)換。 首先從組成各類觸發(fā)器的基本部分SR鎖存器入手，介紹觸發(fā)器的結(jié)構(gòu)、邏輯功能、動(dòng)作特點(diǎn)，在基礎(chǔ)上介紹JK觸發(fā)器、D觸發(fā)器、T觸發(fā)器等，給出觸發(fā)器的描述方程。 本章重點(diǎn)是各觸發(fā)器的功能表、邏輯符號(hào)、觸發(fā)電平、狀態(tài)方程的描述等。觸發(fā)器重點(diǎn)：動(dòng)作特點(diǎn)；描述方法；觸發(fā)器特性表，特征方程; 時(shí)序圖 1、熟悉RS,JK,D,T觸發(fā)器特性表，特征方程，觸發(fā)條件，約束條件，異步置數(shù)和復(fù)位。2、畫(huà)輸出波形，列出驅(qū)動(dòng)、狀態(tài)、輸出方程。3、了解門(mén)的傳輸延遲時(shí)間本

2、章的內(nèi)容5.1 概述5.2 SR鎖存器5.3 電平觸發(fā)的觸發(fā)器5.4 脈沖觸發(fā)的觸發(fā)器5.5 邊沿觸發(fā)的觸發(fā)器5.6 觸發(fā)器的邏輯功能及其描述方法*5.7 觸發(fā)器的動(dòng)態(tài)特性1、什么是觸發(fā)器，基本特點(diǎn)？2、何為觸發(fā)器的“1”和“0”狀態(tài)？3、觸發(fā)器分類5.1 概述5.1 概述能夠存儲(chǔ)1位二值信號(hào)的基本單元電路。b.根據(jù)不同的輸入信號(hào)可以置1或0.c.有兩個(gè)互補(bǔ)輸出端Q,和Q觸發(fā)器的特點(diǎn)：1.觸發(fā)器：a.具有兩個(gè)能自行保持的穩(wěn)定狀態(tài)，用來(lái)表示邏輯狀態(tài)的0和1,或二進(jìn)制數(shù)的0和1 ; 2、何為觸發(fā)器的“1”和“0”狀態(tài)？ “1”:Q=1, Q =05.1 概述3. 分類：按觸發(fā)方式：電平觸發(fā)器、脈沖

3、觸發(fā)器和邊沿觸發(fā)器按結(jié)構(gòu)：基本SR鎖存器、同步SR觸發(fā)器、主從觸發(fā)器、維持阻塞觸發(fā)器、邊沿觸發(fā)器等按邏輯功能方式：SR鎖存器、JK觸發(fā)器、D觸發(fā)器、T觸發(fā)器、T觸發(fā)器根據(jù)存儲(chǔ)數(shù)據(jù)的原理：靜態(tài)觸發(fā)器和動(dòng)態(tài)觸發(fā)器，晶態(tài)觸發(fā)器是靠電路的自鎖來(lái)存儲(chǔ)數(shù)據(jù)的，動(dòng)態(tài)觸發(fā)器是靠電容存儲(chǔ)電荷來(lái)存儲(chǔ)數(shù)據(jù)的。本章講靜態(tài)觸發(fā)器，按照觸發(fā)方式先介紹基本SR鎖存器，再介紹電平觸發(fā)的觸發(fā)器、脈沖觸發(fā)的觸發(fā)器和邊沿觸發(fā)的觸發(fā)器。5.2 SR鎖存器 SR鎖存器（又叫基本RS觸發(fā)器）是各種觸發(fā)器構(gòu)成的基本部件，也是最簡(jiǎn)單的一種觸發(fā)器。一 、電路結(jié)構(gòu)與工作原理1.由或非門(mén)構(gòu)成：其電路及圖形符號(hào)如圖4.2.1所示。圖4.2.1工作原

4、理5.2 SR鎖存器a . RD0，SD1圖4.2.1Q0SD1RD0Q0Q1b . RD1，SD0Q0RD1SD0Q = 0Q 1鎖存器的1態(tài)鎖存器的0態(tài)置位端或置1輸入端復(fù)位端或置0輸入端0101c . RD0，SD0Q*0SD0Q =0Q * 1若Q0圖4.2.15.2 SR鎖存器Q-原態(tài)，Q*-新態(tài)Q*1RD0Q* =0Q * 0若Q1Q*Q 保持原態(tài)0010d . RD1，SD15.2 SR鎖存器圖4.2.1QQ = 0，為禁態(tài)，也稱為不定態(tài)，即RD和SD同時(shí)去掉高電平加低電平，輸出狀態(tài)不定，故輸入端應(yīng)該遵循RDSD01110其特性表如表5.2.1所示002.由與非門(mén)構(gòu)成：其電路及圖

5、形符號(hào)如圖4.2.2所示。圖5.2.2 由與非門(mén)構(gòu)成的SR鎖存器的電路及符號(hào)功能表如表5.2.2所示5.2 SR鎖存器二、動(dòng)作特點(diǎn)5.2 SR鎖存器在任何時(shí)刻，輸入都能直接改變輸出的狀態(tài)。例5.2.1 已知由與非門(mén)構(gòu)成的SR鎖存器輸入端的波形，試畫(huà)出輸出端Q和Q 的波形解：波形如圖5.2.3所示圖5.2.3通常用虛線或陰影表示觸發(fā)器處于不定狀態(tài)。 置1置0不允許不定置1設(shè)初態(tài)為0A有0就置1B有0就置0利用基本RS觸發(fā)器消除機(jī)械開(kāi)關(guān)振動(dòng)的影響（a）電路 （b）電壓波形A有0就置1B有0就置0利用基本RS觸發(fā)器消除機(jī)械開(kāi)關(guān)振動(dòng)的影響SR5.3 電平觸發(fā)的觸發(fā)器 在數(shù)字系統(tǒng)中，常常要求某些觸發(fā)器在

6、同一時(shí)刻動(dòng)作，這就要求有一個(gè)同步信號(hào)來(lái)控制，這個(gè)控制信號(hào)叫做時(shí)鐘信號(hào)（Clock），簡(jiǎn)稱時(shí)鐘，用CLK表示。這種受時(shí)鐘控制的觸發(fā)器統(tǒng)稱為時(shí)鐘觸發(fā)器。一、電路結(jié)構(gòu)與工作原理 圖5.3.1所示為電平觸發(fā)SR觸發(fā)器（同步SR觸發(fā)器）的基本電路結(jié)構(gòu)及圖形符號(hào)。圖5.3.1基本SR鎖存器輸入控制門(mén)只有在CLK1時(shí)，SR才能起作用二、工作原理5.3 電平觸發(fā)的觸發(fā)器1. CLK0此時(shí)門(mén)G3和G4被封鎖，輸出為高電平。0對(duì)于由G1和G2構(gòu)成的SR鎖存器，觸發(fā)器保持原態(tài)，即Q * = Q112. CLK1 此時(shí)門(mén)G3和G4開(kāi)啟，觸發(fā)器輸出由S 和R決定。a. S=0 , R=010011Q * = Qb. S

7、=0 , R=15.3 電平觸發(fā)的觸發(fā)器0111010Q * = 0c. S=1 , R=01101010Q * = 1d. S=1 , R=11110011Q * = Q *= 1(禁態(tài)）其功能如表5.3.1所示5.3 電平觸發(fā)的觸發(fā)器00XX011XX01100110011011*1111*01101110011110110010001表5.3.1 在某些應(yīng)用場(chǎng)合，有時(shí)需要在時(shí)鐘CLK到來(lái)之前，先將觸發(fā)器預(yù)置成預(yù)定狀態(tài)，故實(shí)際的同步SR觸發(fā)器設(shè)置了異步置位端S D和異步復(fù)位端R D，其電路及圖形符號(hào)如圖5.3.2所示5.3 電平觸發(fā)的觸發(fā)器圖5.3.2當(dāng)CLK0情況下，S D0， R D1

8、，Q1； S D1， R D1，Q0。不用設(shè)置初態(tài)時(shí)， S DR D1小圓圈表示低電平有效無(wú)小圓圈表示高電平控制三、 電平觸發(fā)方式的動(dòng)作特點(diǎn)： 在CLK1期間，S和R的信號(hào)都能通過(guò)引導(dǎo)門(mén)G3和G4門(mén)，從而引起SR鎖存器的變化，從而使得觸發(fā)器置成相應(yīng)的狀態(tài)；5.3 電平觸發(fā)的觸發(fā)器在CLK1的全部時(shí)間里S和R的變化都將引起觸發(fā)器輸出端狀態(tài)的變化。這種在CLK由“0”到“1”整個(gè)正脈沖期間觸發(fā)器動(dòng)作的控制方式稱為電平觸發(fā)方式例5.3.1 對(duì)于同步SR觸發(fā)器，電路、時(shí)鐘及輸入端波形如圖5.3.3所示，若Q 0 ，試畫(huà)出Q和 Q 的波形 。 5.3 電平觸發(fā)的觸發(fā)器解：輸出波形如圖5.3.3所示圖5.

9、3.3例5.3.2電路如圖5.3.4所示，已知S、R、RD和CLK的波形,且SD=1,試畫(huà)出Q和Q 的波形。 5.3 電平觸發(fā)的觸發(fā)器圖5.3.4解：其輸出波形如圖5.3.5所示5.3 電平觸發(fā)的觸發(fā)器 由此例題可以看出，這種同步RS觸發(fā)器在CLK1期間，輸出狀態(tài)隨輸入信號(hào)S、R的變化而多次翻轉(zhuǎn)，即存在空翻現(xiàn)象，降低電路的抗干擾能力。而且實(shí)際應(yīng)用中要求觸發(fā)器在每個(gè)CLK信號(hào)作用期間狀態(tài)只能改變一次。另外S和R的取值受到約束，即不能同時(shí)為1.5.3 電平觸發(fā)的觸發(fā)器 為了適應(yīng)單端輸入信號(hào)的需要，有時(shí)將S通過(guò)反相器接到R上，如圖5.3.5所示，這就構(gòu)成了電平觸發(fā)的D觸發(fā)器圖5.3.5D觸發(fā)器的真值

10、表如表5.3.2所示此電路稱為D鎖存器，其圖形符號(hào)如圖5.3.6所示，其特點(diǎn)是在CLK的有效電平期間輸出狀態(tài)始終跟隨輸入狀態(tài)變化，即輸出與輸入狀態(tài)相同。圖5.3.5表5.3.25.3 電平觸發(fā)的觸發(fā)器CLKDQ0Q1111005.4 脈沖觸發(fā)的觸發(fā)器 為了避免空翻現(xiàn)象，提高觸發(fā)器工作的可靠性，希望在每個(gè)CLK期間輸出端的狀態(tài)只改變一次，則在電平觸發(fā)的觸發(fā)器的基礎(chǔ)上設(shè)計(jì)出脈沖觸發(fā)的觸發(fā)器。一 、電路結(jié)構(gòu)與工作原理 脈沖觸發(fā)的SR觸發(fā)器是由兩個(gè)同樣的電平觸發(fā)SR觸發(fā)器組成1.脈沖觸發(fā)的SR觸發(fā)器（主從SR觸發(fā)器）（MasterSlave SR FlipFlop）：典型電路結(jié)構(gòu)形式如圖5.4.1所示

11、。5.4 脈沖觸發(fā)的觸發(fā)器圖5.4.1圖5.4.2由G5G8構(gòu)成主觸發(fā)器，由G1G4構(gòu)成從觸發(fā)器，它們通過(guò)時(shí)鐘連在一起，CLK從CLK ，其圖形符號(hào)如圖5.4.2所示工作原理:5.4 脈沖觸發(fā)的觸發(fā)器圖5.4.11.在CLK0時(shí)，主觸發(fā)器保持狀態(tài)不變，而從觸發(fā)器保持狀態(tài)不變；2.在CLK由0 1（上升沿），從觸發(fā)器保持狀態(tài)不變？0111工作原理:5.4 脈沖觸發(fā)的觸發(fā)器圖5.4.13.在CLK1時(shí)，主觸發(fā)器按S、R變化，而從觸發(fā)器保持狀態(tài)不變；4.在CLK由1 0（下降沿），主觸發(fā)器保持，從觸發(fā)器隨主觸發(fā)器的狀態(tài)翻轉(zhuǎn)，故在CLK的一個(gè)周期內(nèi)，觸發(fā)器的輸出狀態(tài)之可能改變一次10101010 主從

12、SR觸發(fā)器的特性表如表5.4.1所示，和電平觸發(fā)的SR觸發(fā)器相同，只是CLK作用的時(shí)間不同圖5.4.25.4 脈沖觸發(fā)的觸發(fā)器表5.4.1表示延遲輸出特點(diǎn)：1.在一次CP作用期間，（從）觸發(fā)器狀態(tài)只翻轉(zhuǎn)一次，但主觸發(fā)器的狀態(tài)在CP=1期間仍會(huì)多次翻轉(zhuǎn)2. 注意特性表5.4.1僅在CP=1時(shí)，S、R輸入保持恒定不變時(shí)才成立，否則從觸發(fā)器狀態(tài)由CP下降沿到來(lái)時(shí)刻主觸發(fā)器的狀態(tài)（Q主）決定3. 須滿足約束條件SR=0例5.4.1 圖5.4.3為主從型SR觸發(fā)器輸入信號(hào)波形，試畫(huà)出輸出端Q 和Q 的波形，設(shè)初態(tài)為“0”。5.4 脈沖觸發(fā)的觸發(fā)器圖5.4.2解：其輸出波形如圖5.4.4所示置1主Q置0置

13、1同步觸發(fā)器置1主Q置0置1主從觸發(fā)器置1從Q注：主從RS觸發(fā)器克服了同步RS觸發(fā)器在CP1期間多次翻轉(zhuǎn)的問(wèn)題，但在CLK1期間，主觸發(fā)器的輸出仍會(huì)隨輸入的變化而變化，且仍存在不定態(tài)，輸入信號(hào)仍遵守SR0.2 主從JK觸發(fā)器： 為了使主從SR觸發(fā)器在SR1時(shí)也有確定的狀態(tài)，則將輸出端 Q 和 Q 反饋到輸入端，這種觸發(fā)器稱為JK觸發(fā)器（簡(jiǎn)稱JK觸發(fā)器）。實(shí)際上這對(duì)反饋線通常在制造集成電路時(shí)內(nèi)部已接好。5.4 脈沖觸發(fā)的觸發(fā)器圖5.4.5 為主從JK觸發(fā)器電路及其圖形符號(hào)5.4 脈沖觸發(fā)的觸發(fā)器電路圖5.4.5工作原理：5.4 脈沖觸發(fā)的觸發(fā)器10工作原理：5.4 脈沖觸發(fā)的觸發(fā)器1. JK00

14、0主觸發(fā)器保持原態(tài)，則觸發(fā)器（從觸發(fā)器）也保持原態(tài)。即Q*Q10工作原理：5.4 脈沖觸發(fā)的觸發(fā)器2. J1，K010主觸發(fā)器：Q*110在CLK的1主Q*1若Q0， Q1若Q1， Q0在CLK1時(shí)， Q*主= 1，Q主* = 0主Q*1工作原理：5.4 脈沖觸發(fā)的觸發(fā)器3. JK111主觸發(fā)器：Q*Q主10在CLK的1Q主*?0若Q0， Q1若Q1， Q0Q主*0Q*= Q Q主*1 J0，K101若Q0， Q15.4 脈沖觸發(fā)的觸發(fā)器S主0R主0主觸發(fā)器保持原態(tài)Q*主= Q主 = 0在CLK的 ，從觸發(fā)器也保持狀態(tài)不變，即Q*= Q = 0若Q1， Q0S主0R主1在CLK1時(shí)，主觸發(fā)器翻

15、轉(zhuǎn)為“0”，即Q*主= 0在CLK的 ，從觸發(fā)器由“1”翻轉(zhuǎn)為“0”，即Q*= 0 , Q* = 1Q*= 01S1RC1QQCLK主主1S1RC1QQJK J1，K010若Q0， Q15.4 脈沖觸發(fā)的觸發(fā)器S主1R主0在CLK1時(shí)， Q*主= 1，Q主* = 0在CLK的 ，從觸發(fā)器由“0 ”翻轉(zhuǎn)為“1”，即Q*= 1若Q1， Q0S主0R主0Q*主= Q*主1在CLK的 ，即Q*= 1 , Q* = 0Q*= 1J1，K111若Q0， Q15.4 脈沖觸發(fā)的觸發(fā)器S主1，R主0在CLK1時(shí)，主觸發(fā)器翻轉(zhuǎn)為“1”即 Q*主= 1在CLK的 ，從觸發(fā)器由“0 ”翻轉(zhuǎn)為“1”，即Q*= 1若Q

16、1， Q0S主0R主1在CLK1時(shí)，主觸發(fā)器翻轉(zhuǎn)為“0”，即 Q*主= 0在CLK的 ，即Q*= 0, Q* = 1Q*= Q 其功能表如表5.4.2所示5.4 脈沖觸發(fā)的觸發(fā)器表5.4.2注：在有些集成觸發(fā)器中，輸入端J和K不止一個(gè)，這些輸入端是與的關(guān)系。如圖5.4.6為其邏輯符號(hào)圖。5.4 脈沖觸發(fā)的觸發(fā)器二、脈沖觸發(fā)方式的動(dòng)作特點(diǎn)1.分兩步動(dòng)作：第一步在CLK1時(shí)，主觸發(fā)器受輸入信號(hào)控制，從觸發(fā)器保持原態(tài)；第二步在CLK到達(dá)后，從觸發(fā)器按主觸發(fā)器狀態(tài)翻轉(zhuǎn)，故觸發(fā)器輸出狀態(tài)只能改變一次；2.主從JK觸發(fā)器在CLK1期間，主觸發(fā)器只可能翻轉(zhuǎn)一次，因?yàn)槭盏椒答伝貋?lái)的輸出端的影響，故在CLK1期

17、間若輸入發(fā)生變化時(shí)，要找出CLK 來(lái)到前的Q 狀態(tài)，決定Q*主從JK觸發(fā)器:可去掉主從RS的約束條件，能夠克服空翻現(xiàn)象，特點(diǎn)：1.在一次CP作用期間，（從）觸發(fā)器狀態(tài)只翻轉(zhuǎn)一次；主觸發(fā)器的狀態(tài)在CP=1期間只有可能翻轉(zhuǎn)一次（一次翻轉(zhuǎn)現(xiàn)象，區(qū)別主從RS ） 2.注意特性表5.4.2僅在CP=1時(shí)，J、K輸入保持恒定不變時(shí)才成立，否則從觸發(fā)器狀態(tài)由CP下降沿到來(lái)時(shí)刻主觸發(fā)器的狀態(tài)Q決定例5.4.2 如圖5.4.7所示的主從JK觸發(fā)器電路中，已知CLK、J、K的波形如圖5.2.8所示，試畫(huà)出輸出端Q和 的波形。解：輸出波形如圖5.4.7所示5.4 脈沖觸發(fā)的觸發(fā)器圖5.4.7例5.4.3 已知主從J

18、K觸發(fā)器的輸入及時(shí)鐘波形如圖5.4.9所示，試畫(huà)出輸出端Q和Q波形5.4 脈沖觸發(fā)的觸發(fā)器解：其輸出波形如圖5.4.9所示11011100010圖5.4.9一次變化問(wèn)題例5.4.4電路如圖5.4.10所示，觸發(fā)器為主從型JK觸發(fā)器，設(shè)其初態(tài)為0。試畫(huà)出電路在CLK信號(hào)的作用下，Q、 P1、P2的波形。解：其輸出波形如圖5.4.10所示5.4 脈沖觸發(fā)的觸發(fā)器5.4 脈沖觸發(fā)的觸發(fā)器圖5.4.9一次變化問(wèn)題干擾信號(hào)問(wèn)題：主從結(jié)構(gòu)的觸發(fā)器抗干擾能力仍然較差觸發(fā)器結(jié)構(gòu)的演變5.5 邊沿觸發(fā)器的電路結(jié)構(gòu)與動(dòng)作特點(diǎn) 為了提高觸發(fā)器工作的可靠性，希望觸發(fā)器的次態(tài)（新態(tài)）僅決定于CLK的下降沿（或上升沿）到

19、達(dá)時(shí)刻的輸入信號(hào)的狀態(tài)，與CLK的其它時(shí)刻的信號(hào)無(wú)關(guān)。這樣出現(xiàn)了各種邊沿觸發(fā)器。 現(xiàn)在有利用CMOS傳輸門(mén)的邊沿觸發(fā)器、維持阻塞觸發(fā)器、利用門(mén)電路傳輸延遲時(shí)間的邊沿觸發(fā)器以及利用二極管進(jìn)行電平配置的邊沿觸發(fā)器等等幾種。一、電路結(jié)構(gòu)和工作原理1、用兩個(gè)電平觸發(fā)D觸發(fā)器組成的邊沿觸發(fā)器5.5 邊沿觸發(fā)器的電路結(jié)構(gòu)與動(dòng)作特點(diǎn) 電路如圖5.5.1所示，其中FF1和FF2都是電平觸發(fā)的D觸發(fā)器，它們之間也是通過(guò)時(shí)鐘相連。圖5.3.5CLKDQ0Q111100 圖5.5.1010101工作原理：5.5 邊沿觸發(fā)器的電路結(jié)構(gòu)與動(dòng)作特點(diǎn)當(dāng)CLK0，觸發(fā)器狀態(tài)不變，F(xiàn)F1輸出狀態(tài)與D相同； 圖5.5.10101

20、01當(dāng)CLK1，即 ，觸發(fā)器FF1狀態(tài)與前沿到來(lái)之前的D狀態(tài)相同并保持（因?yàn)镃LK10） 。而與此同時(shí)， FF2輸出Q的狀態(tài)被置成前沿到來(lái)之前的D的狀態(tài)，而與其它時(shí)刻D的狀態(tài)無(wú)關(guān)。2. 利用CMOS傳輸門(mén)的邊沿觸發(fā)器電路如圖5.5.2所示5.5 邊沿觸發(fā)器的電路結(jié)構(gòu)與動(dòng)作特點(diǎn)圖5.5.201001010101DDD5.5 邊沿觸發(fā)器的電路結(jié)構(gòu)與動(dòng)作特點(diǎn)圖5.5.210110101010DDDD故這是一個(gè)上升沿觸發(fā)的D觸發(fā)器5.5 邊沿觸發(fā)器的電路結(jié)構(gòu)與動(dòng)作特點(diǎn)圖5.5.2其真值表如表5.5.1所示5.5 邊沿觸發(fā)器的電路結(jié)構(gòu)與動(dòng)作特點(diǎn)1X10X0XXX表5.5.1 為了實(shí)現(xiàn)異步置位和復(fù)位功能，

21、則引入了SD和RD置位端和復(fù)位端，其電路如圖5.5.3所示，其邏輯符號(hào)如圖5.5.4所示。當(dāng) SD1，RD0時(shí)，Q1（置位）；當(dāng) SD0，RD1時(shí)，Q0（復(fù)位）。正常工作加低電平圖5.5.3圖5.5.4表示CP為邊沿觸發(fā)方式 表示觸發(fā)器靠CP上升沿觸發(fā) 二、動(dòng)作特點(diǎn)： 輸出端狀態(tài)的轉(zhuǎn)換發(fā)生在CLK的上升沿到來(lái)時(shí)刻，而且觸發(fā)器保存下來(lái)的狀態(tài)僅僅決定CLK上升沿到達(dá)時(shí)的輸入狀態(tài)，而與此前后的狀態(tài)無(wú)關(guān)5.5 邊沿觸發(fā)器的電路結(jié)構(gòu)與動(dòng)作特點(diǎn)CP下降沿后置D表示觸發(fā)器靠CP下降沿觸發(fā) 例 試畫(huà)出圖所示電路的Q波形。設(shè)觸發(fā)器初態(tài)為0注：1. 邊沿觸發(fā)器也有JK觸發(fā)器，如利用傳輸時(shí)間的邊沿觸發(fā)器就是邊沿JK

22、觸發(fā)器，它是在CLK的下降沿動(dòng)作的。其邏輯符號(hào)和特性表如圖5.5.6所示。2.邊沿觸發(fā)器的共同動(dòng)作特點(diǎn)是觸發(fā)器的次態(tài)僅取決于CP信號(hào)的上升沿或下降沿到達(dá)時(shí)輸入的邏輯狀態(tài)，故有效地提高了觸發(fā)器的抗干擾能力。5.5 邊沿觸發(fā)器的電路結(jié)構(gòu)與動(dòng)作特點(diǎn)三、 維持阻塞觸發(fā)器*(自學(xué)） 維持阻塞觸發(fā)器是另一種邊沿觸發(fā)器，其內(nèi)部門(mén)電路主要為T(mén)TL電路。維持阻塞結(jié)構(gòu)的D觸發(fā)器如圖5.5.5所示。5.5 邊沿觸發(fā)器的電路結(jié)構(gòu)與動(dòng)作特點(diǎn)1.電路結(jié)構(gòu)及功能表：功能表如表5.5.2所示。 表5.5.25.5 邊沿觸發(fā)器的電路結(jié)構(gòu)與動(dòng)作特點(diǎn)其中：線為置1線；為置0維持線和置1阻塞線；置0阻塞線。S D置位端，低電平有效；

23、R D復(fù)位端，也是低電平有效。正常工作時(shí)接高電平2. 工作原理：5.5 邊沿觸發(fā)器的電路結(jié)構(gòu)與動(dòng)作特點(diǎn)四、 利用傳輸延遲時(shí)間的邊沿觸發(fā)器(不講，自學(xué)）5.5 邊沿觸發(fā)器的電路結(jié)構(gòu)與動(dòng)作特點(diǎn)5.6 觸發(fā)器的邏輯功能及其描述方法5.6.1 觸發(fā)器按邏輯功能的分類(時(shí)鐘觸發(fā)器）一 、SR觸發(fā)器 按照邏輯功能觸發(fā)器可分為SR觸發(fā)器、JK觸發(fā)器、D觸發(fā)器、T 觸發(fā)器和T 觸發(fā)器 凡在時(shí)鐘信號(hào)作用下，具有如表5.6.1的功能的觸發(fā)器稱為SR觸發(fā)器表5.6.12.約束條件1.定義：5.6 觸發(fā)器的邏輯功能及其描述方法3. 特性方程： 由特性表和約束條件畫(huà)出輸出端Q*的卡諾圖為表5.6.1111則可寫(xiě)出觸發(fā)器

24、輸出端的方程為SR觸發(fā)器的特性方程圖5.6.1被稱為稱為SR觸發(fā)器的狀態(tài)轉(zhuǎn)換圖。注：描述觸發(fā)器邏輯功能的方法有特性表、特性方程和狀態(tài)轉(zhuǎn)換圖。4.狀態(tài)轉(zhuǎn)換圖：5.6 觸發(fā)器的邏輯功能及其描述方法 將觸發(fā)器的特性表用圖形方式表現(xiàn)出來(lái)，即為狀態(tài)轉(zhuǎn)換圖圖5.6.15. 邏輯符號(hào)5.6 觸發(fā)器的邏輯功能及其描述方法 圖5.6.2為SR觸發(fā)器的邏輯符號(hào)，圖5.6.2-1觸發(fā)器在時(shí)鐘脈沖的下降沿動(dòng)作圖5.6.2-1二 、 JK觸發(fā)器1.定義： 凡在時(shí)鐘信號(hào)作用下，具有如表5.6.2的功能的觸發(fā)器稱為JK觸發(fā)器表5.6.2圖5.6.2-22.特性方程：由特性表可得輸出端卡諾圖為5.6 觸發(fā)器的邏輯功能及其描述

25、方法表5.6.21111特性方程為3.狀態(tài)轉(zhuǎn)換圖：5.6 觸發(fā)器的邏輯功能及其描述方法 由特性表可得狀態(tài)轉(zhuǎn)換圖如圖5.6.3所示圖5.6.3表5.6.24. 邏輯符號(hào)： 邏輯符號(hào)如圖5.6.4所示，主從結(jié)構(gòu)的觸發(fā)器是在時(shí)鐘的下降沿動(dòng)作圖5.6.45.6 觸發(fā)器的邏輯功能及其描述方法三 、T 觸發(fā)器2.特性方程：5.6 觸發(fā)器的邏輯功能及其描述方法 凡在時(shí)鐘信號(hào)作用下，具有表5.6.3所示功能的觸發(fā)器稱為T(mén) 觸發(fā)器1.定義：由特性表可得其邏輯符號(hào)如圖5.6.6所示，為邊沿觸發(fā)器，時(shí)鐘下降沿觸發(fā)5.6 觸發(fā)器的邏輯功能及其描述方法3.狀態(tài)轉(zhuǎn)換圖： 由特性表可得狀態(tài)轉(zhuǎn)換圖如圖5.6.5所示圖5.6.

26、54. 邏輯符號(hào)：圖5.6.6四 、D觸發(fā)器5.6 觸發(fā)器的邏輯功能及其描述方法2.特性方程： 凡在時(shí)鐘信號(hào)作用下，具有表5.6.4所示功能的觸發(fā)器稱為T(mén) 觸發(fā)器1.定義：由特性表可得3.狀態(tài)轉(zhuǎn)換圖：其邏輯符號(hào)如圖5.6.8所示，為邊沿觸發(fā)器，時(shí)鐘上升沿觸發(fā)5.6 觸發(fā)器的邏輯功能及其描述方法 由特性表可得狀態(tài)轉(zhuǎn)換圖如圖5.6.7所示4. 邏輯符號(hào)：圖5.6.7圖5.6.8例5.6.1 利用JK觸發(fā)器構(gòu)成D觸發(fā)器和T觸發(fā)器。解：三個(gè)觸發(fā)器的狀態(tài)方程為其電路如圖5.6.9所示5.6 觸發(fā)器的邏輯功能及其描述方法D觸發(fā)器轉(zhuǎn)換成JK觸發(fā)器D觸發(fā)器的特征方程為對(duì)照公式,令(5-7) (5-8) JK觸

27、發(fā)器的特征方程D觸發(fā)器轉(zhuǎn)換成T觸發(fā)器D觸發(fā)器的特征方程為對(duì)照公式,令T觸發(fā)器的特征方程CPTQ(5-7) (4-8) =1DQCP5.6.2 觸發(fā)器的電路結(jié)構(gòu)和邏輯功能、觸發(fā)方式的關(guān)系5.6 觸發(fā)器的邏輯功能及其描述方法一、電路結(jié)構(gòu)和邏輯功能 觸發(fā)器的電路結(jié)構(gòu)和邏輯功能之間不存在固定的對(duì)應(yīng)關(guān)系 如SR觸發(fā)器可以是電平觸發(fā)的同步結(jié)構(gòu)，也有脈沖觸發(fā)的主從結(jié)構(gòu)同步SR觸發(fā)器主從結(jié)構(gòu)的SR觸發(fā)器圖5.4.15.6 觸發(fā)器的邏輯功能及其描述方法同樣的JK觸發(fā)器有主從結(jié)構(gòu)的和維持阻塞結(jié)構(gòu)的二、電路結(jié)構(gòu)和觸發(fā)方式5.6 觸發(fā)器的邏輯功能及其描述方法 觸發(fā)器的觸發(fā)方式是由電路結(jié)構(gòu)決定的，即電路結(jié)構(gòu)形式與觸發(fā)方

28、式之間有固定的對(duì)應(yīng)關(guān)系如同步SR觸發(fā)器屬于電平觸發(fā)，在CLK1觸發(fā)器動(dòng)作采用主從結(jié)構(gòu)的觸發(fā)器，屬于脈沖觸發(fā)方式，是在CLK的下降沿（）觸發(fā)器隨輸入動(dòng)作如主從SR觸發(fā)器和主從JK觸發(fā)器5.6 觸發(fā)器的邏輯功能及其描述方法主從JK 觸發(fā)器：5.6 觸發(fā)器的邏輯功能及其描述方法采用兩個(gè)電平觸發(fā)D觸發(fā)器構(gòu)成的觸發(fā)器、維持阻塞結(jié)構(gòu)的觸發(fā)器以及利用門(mén)傳輸延遲時(shí)間構(gòu)成的觸發(fā)器都屬于邊沿觸發(fā)方式5.6 觸發(fā)器的邏輯功能及其描述方法如維持阻塞D觸發(fā)器屬于上升沿觸發(fā)圖5.5.8邊沿JK 觸發(fā)器5.6 觸發(fā)器的邏輯功能及其描述方法畫(huà)圖時(shí)的注意事項(xiàng)：1、列觸發(fā)器驅(qū)動(dòng)方程, 狀態(tài)方程，輸出方程，異步置0/1端,CP端表

29、達(dá)式。2、初始狀態(tài)，檢查異步置0/1端 （在以下的各步中隨時(shí)檢查）。3、特性方程（狀態(tài)方程）只在時(shí)鐘條件滿足時(shí)成立，否則觸發(fā)器保持原狀態(tài)不變。4*、主從結(jié)構(gòu)（RS，JK）， 1）.若輸入在CP=1時(shí)多次翻轉(zhuǎn)，則從觸發(fā)器的狀態(tài)由下降沿時(shí)的主觸發(fā)器狀態(tài)決定。 主從RS，主觸發(fā)器狀態(tài)可隨RS的變化而多次翻轉(zhuǎn)； 主從JK，主觸發(fā)器狀態(tài)隨JK的變化只會(huì)翻轉(zhuǎn)一次。 2）.有異步置0（復(fù)位）/置1時(shí)，主、從觸發(fā)器同時(shí)復(fù)位/置1。5、邊沿觸發(fā)器，注意觸發(fā)器的延遲時(shí)間。當(dāng)時(shí)鐘上升/下降沿到來(lái)時(shí)，輸入是跳變的，則觸發(fā)器的狀態(tài)由時(shí)鐘上升/下降沿到來(lái)之前的穩(wěn)定的輸入所決定。例 試畫(huà)出圖 (a)所示電路的Q1和Q2的波

30、形。設(shè)各觸發(fā)器初態(tài)為0解：D1=Q1 D2=Q1 Q1 *=D1 (A ) Q2 *=D2 =Q1 (CLK ) R1D = Q2解：D1=Q1 , D2=Q1 , Q1 *=D1 (A ) , Q2 *=D2 =Q1 (CLK ) R1D = Q21JC11KACPQQ1&1&B例，寫(xiě)出次態(tài)表達(dá)式，畫(huà)出給定信號(hào)下的波形，觸發(fā)器初態(tài)Q=0123416812CPAB1JC11KACPQQ1&1&B代入B=0B=1123416812CPABQB=0B=15.7* 觸發(fā)器的動(dòng)態(tài)特性（自學(xué)） 目前市場(chǎng)上出售的集成觸發(fā)器產(chǎn)品通常為JK觸發(fā)器和D觸發(fā)器兩種類型。 5.8 集成觸發(fā)器及其應(yīng)用 常用集成觸發(fā)器

31、5.8.1 集成JK觸發(fā)器 圖5-25 集成JK觸發(fā)器74LS112(a) 外引腳圖 (b) 邏輯符號(hào) 返回常用的有74LS112、CC4027等。 74LS112為負(fù)邊沿觸發(fā)的雙JK觸發(fā)器。SD、RD分別為異步置1端和異步置0端，均為低電平有效。 1. 74LS112的外引腳圖和邏輯符號(hào) 2. 邏輯功能 表5-13 74LS112的功能表 3. 時(shí)序圖圖5-26 74LS112的時(shí)序圖置0置1置1置05.8.2 集成D觸發(fā)器 圖5-27 雙D觸發(fā)器74LS74(a) 外引腳圖 (b)邏輯符號(hào) 返回1. 雙D觸發(fā)器74LS74外引腳圖和邏輯符號(hào) 2. 邏輯功能 表5-14 雙D觸發(fā)器74LS7

32、4的功能表 觸發(fā)方式為CP上升沿觸發(fā)。 低電平有效的異步置0端和異步置1端 3. 時(shí)序圖圖5-28 74LS74的時(shí)序圖置0置D置1 單按鈕電子轉(zhuǎn)換開(kāi)關(guān)電路，該電路只利用一個(gè)按鈕即可實(shí)現(xiàn)電路的接通與斷開(kāi)。5.8.3 集成觸發(fā)器的應(yīng)用舉例 圖5-29 74LS112的應(yīng)用電路返回1. 74LS112的應(yīng)用實(shí)例 用觸發(fā)器FF1構(gòu)成無(wú)抖動(dòng)開(kāi)關(guān)，S為按鈕開(kāi)關(guān)。 觸發(fā)器FF2接成計(jì)數(shù)形式，每按一次按鈕S，相當(dāng)于為觸發(fā)器F2提供一個(gè)時(shí)鐘脈沖下降沿。 Q2端經(jīng)三極管VT驅(qū)動(dòng)繼電器KA，利用KA的觸點(diǎn)轉(zhuǎn)換即可通斷其它電路。 圖5-30 同步單脈沖發(fā)生電路（a）電路圖 （b）工作波形 2. 74LS74的應(yīng)用實(shí)例 圖5-30 同步單脈沖發(fā)生電路（a）電路圖 （b）工作波形 2. 74LS74的應(yīng)用實(shí)例 同步單脈沖發(fā)生電路。 該電路借助于CP產(chǎn)生兩個(gè)起始不一致的脈沖，再由一個(gè)與非門(mén)來(lái)選通，便組成一個(gè)同步單脈沖發(fā)生電路。 從波形圖可以看出，電路