7 AMBA總線(6學(xué)時)

1、 AMBA總線SEP32032目錄AMBA總線概述AHBAPB不同IP之間的互連3系統(tǒng)總線簡介系統(tǒng)芯片中各個模塊之間需要有接口來連接總線作為子系統(tǒng)之間共享的通信鏈路優(yōu)點低成本方便易用缺點會造成性能瓶頸4AMBA介紹Advanced Microcontroller Bus Architecture片上總線的標(biāo)準(zhǔn)定義了三種總線AHB (Advanced High-performance Bus)ASB (Advanced System Bus)APB (Advanced Peripheral Bus)5AMBA發(fā)展歷史AMBA 1.0ASB 和 APBAMBA 2.0AHB, ASB 和 APBA

2、MBA 3.0AMBA Advanced eXtensible Interface (AXI)6一個典型的AMBA系統(tǒng)處理器和其它主設(shè)備/從設(shè)備都是可以替換的7AHB高速總線，高性能流水線操作可支持多個總線主設(shè)備（最多16個）支持burst傳輸總線帶寬：8、16、32、64、128bits上升沿觸發(fā)操作對于一個新設(shè)計建議使用AHB 8ASB高速總線流水線操作支持多個總線主設(shè)備支持burst傳輸總線帶寬：8、16、32bits三態(tài)、雙向總線（不適于做DFT）下降沿或者上升沿觸發(fā)9APB低速總線、低功耗接口簡單在Bridge中鎖存地址信號和控制信號適用于多種外設(shè)上升沿觸發(fā)10AHB組成部分AHB

3、主設(shè)備（master）初始化一次讀/寫操作某一時刻只允許一個主設(shè)備使用總線uP、DMA、DSP、LCDC AHB從設(shè)備（slave）響應(yīng)一次讀/寫操作通過地址映射來選擇使用哪一個從設(shè)備外部存儲器控制器EMI、APB bridge、UART、 AHB仲裁器（arbiter）允許某一個主設(shè)備控制總線在AMBA協(xié)議中沒有定義仲裁算法AHB譯碼器（decoder）通過地址譯碼來決定選擇哪一個從設(shè)備11APB組成部分AHB2APB Bridge可以鎖存所有的地址、數(shù)據(jù)和控制信號進(jìn)行二級譯碼來產(chǎn)生APB從設(shè)備選擇信號APB總線上的所有其他模塊都是APB從設(shè)備不是流水線方式接口是零功耗12AMBA協(xié)議其他有

4、關(guān)問題與工藝無關(guān)沒有定義電氣特性僅在時鐘周期級定義時序提取時序參數(shù)依賴于所采用的工藝和工作頻率13目錄AMBA總線概述AHBAPB不同IP之間的互連14AHB總線互連15AHB傳輸發(fā)起一個請求給仲裁器驅(qū)動地址和控制信號允許某個主設(shè)備控制總線僅選中的從設(shè)備響應(yīng)地址/控制信號拉高HREADY信號，總線傳輸完成16Dummy/Default MasterDummy MasterGranted when all masters SPLITGenerates IDLE cycles onlyTypically Master #0Granted when Locked master gets SPLIT

5、responseImplement as part of Address/Control MuxDefault MasterGranted when no master requires busGenerally master most likely to require busGenerates IDLE cycles when not requesting busAvoids minimum 2 cycle Arbitration periodImmediate access to bus17Default SlaveSlave 3(APB)Default Slave0 x0000_000

6、00 xFFFF_FFFFcase HADDR is when . = HSELebi HSELsram HSELapb HSELdefault HRESP HRESP 0 x38 - 0 x3c - 0 x30應(yīng)用場合：Cache填充33地址計算舉例根據(jù)HSIZE和HBURST來計算地址例：起始地址是0 x48，HSIZE=010(32bits)34INCR8 BurstHCLKSEQNSEQSEQSEQSEQSEQINCR80 x600 x680 x640 x6c0 x740 x70HTRANSHBURSTHADDRHRDATAd1d0d2d4d3d50 x780 x7cSEQSEQd6d

7、735WRAP8 BurstHCLKSEQNSEQSEQSEQSEQSEQWRAP80 x700 x780 x740 x7c0 x640 x60HTRANSHBURSTHADDRHRDATAd5d4d6d0d7d10 x680 x6cSEQSEQd2d3start of line36INCR4 Burst37WRAP4 Burst38例：未定義長度的Burst傳輸39HCLKSEQNSEQNSEQNSEQSEQSEQIDLEINCR4SISI0 x340 x3C0 x380 x400 x480 x44HTRANSHBURSTHADDRHRDATAHWDATAr6r5r7r9r8r10Examp

8、le LDM AHB ActivitySI = SINGLELDM ,r5-r1040注意！Burst傳輸不能穿越1K邊界一個從設(shè)備最小的地址間隙是1KBNONSEQ - SEQ - 1KB Boundary - NONSEQ - SEQ 主設(shè)備不能試圖開始一個可能穿越1K邊界的固定長度的incrementing burst傳輸41INCR Burst over 1k boundaryHCLKSEQNSEQSEQNSEQSEQSEQINCR0 x3F00 x3F80 x3F40 x3FC0 x4040 x400HTRANSHBURSTHADDRHRDATAd1d0d2d4d3d50 x4080

9、 x40CSEQSEQd6d7start of 1k page42地址譯碼HSELx：選擇從設(shè)備指出由主設(shè)備所選擇的從設(shè)備由地址譯碼器來提供選擇信號一個從設(shè)備應(yīng)該至少占用1KB的存儲空間需要一個額外的缺省從設(shè)備來映射其他的存儲地址43地址譯碼（續(xù)）44從設(shè)備響應(yīng)所訪問的從設(shè)備必須響應(yīng)這次傳輸從設(shè)備可能返回的響應(yīng)：完成這次傳輸插入等待狀態(tài)（HREADY信號）發(fā)出錯誤信號表示這次傳輸失敗延遲傳輸，使得總線可用于其他傳輸（split）45從設(shè)備響應(yīng)信號HREADY：transfer doneHRESP1:0：transfer response00：OKAY成功01：ERROR失敗10：RETRY傳輸

10、未完成請求主設(shè)備重新開始一個傳輸11：SPLIT傳輸未完成請求主設(shè)備分離一次傳輸46兩周期的響應(yīng)HRESP1:0OKAY：單周期響應(yīng)ERROR：兩周期響應(yīng)RETRY：兩周期響應(yīng)SPLIT：兩周期響應(yīng)總線的流水特性需要從設(shè)備兩個周期的響應(yīng)?？梢允沟弥髟O(shè)備有足夠的時間處理下一次傳輸。47Slave ResponsesMem AMem BMem DMem CSlaveProcessorAMBAWrite Mem EI couldnt write it because of no mem E!ERROR48Slave ResponsesMem AMem BMem DMem CSlaveProcesso

11、rAMBAWrite Mem AI couldnt write it now for busy!You could retry write it latter!BUSYRETRY|SPLIT49例：Retry 響應(yīng)50RETRY和SPLIT的不同主要區(qū)別在于仲裁的方式RETRY：arbiter會繼續(xù)使用通常的優(yōu)先級SPLIT：arbiter會調(diào)整優(yōu)先級方案以便其他請求總線的主設(shè)備可以訪問總線總線主設(shè)備應(yīng)該用同樣的方式處理RETRY響應(yīng)和SPLIT響應(yīng)51Locked TransfersHCLKHADDRHWDATAHLOCKAddress PhaseAData Phase AAddress P

12、hase BAAData Phase BAddress Phase CCCBB Locked sequences of transfers cannot be interrupted by interconnect HLOCK indicates next address phase is part of a locked transfer In the above transfers to addresses B & C are locked and should not be separated ARM processors use HLOCK for SWP instruction on

13、ly52數(shù)據(jù)總線不是三態(tài)總線，讀總線和寫總線是分開的。印第安序在AMBA協(xié)議中沒有定義主設(shè)備和從設(shè)備應(yīng)該采用同樣的印第安序不支持動態(tài)印第安序?qū)τ贗P設(shè)計， 只有應(yīng)用面比較廣泛的應(yīng)用程序才支持兩種印第安序。5332bit小印第安數(shù)據(jù)總線的有效字節(jié)5432bit大印第安數(shù)據(jù)總線的有效字節(jié)55多個主設(shè)備I am first I am first!56AHB仲裁信號57仲裁信號（續(xù)）HBUSREQ總線請求HLOCKx：高電平：主設(shè)備請求鎖定總線HGRANTx指出主設(shè)備x可訪問總線主設(shè)備x控制總線：HGRANTx=1且HREADY=158仲裁信號（續(xù)）HMASTER3:0指出哪個主設(shè)備正在進(jìn)行傳輸HMA

14、STLOCK指出主設(shè)備正在進(jìn)行一次鎖定傳輸HSPLITx15:0從設(shè)備用這個信號告訴仲裁器哪個主設(shè)備允許重新嘗試一次split傳輸。每一位對應(yīng)一個主設(shè)備59仲裁舉例（1）沒有等待狀態(tài)的grant60仲裁舉例（2）有等待狀態(tài)的grant61仲裁舉例（3）Burst傳輸之后移交總線62總線主設(shè)備Grant信號Arbiter63幾點說明對于固定長度的burst傳輸，不必持續(xù)請求總線對于未定義長度的burst傳輸，主設(shè)備應(yīng)該持續(xù)送出request信號，直到開始最后一次傳輸。如果沒有主設(shè)備請求總線，則給缺省主設(shè)備grant信號，且HTRANS=IDLE建議主設(shè)備在鎖定總線傳輸結(jié)束之后插入IDLE傳輸，以

15、重新仲裁優(yōu)先級。64Split傳輸過程由主設(shè)備開始傳輸。如果從設(shè)備需要多個周期才能獲取數(shù)據(jù)，則從設(shè)備給出一個SPLIT傳輸響應(yīng)。從設(shè)備記錄主設(shè)備號：HMASTER。接著仲裁器改變主設(shè)備的優(yōu)先級。仲裁器grant其他的主設(shè)備，總線主設(shè)備移交。當(dāng)從設(shè)備準(zhǔn)備結(jié)束本次傳輸，將設(shè)置給仲裁器的HSPLITx信號的相應(yīng)位。仲裁器恢復(fù)優(yōu)先級仲裁器grant主設(shè)備，這樣主設(shè)備可以重新開始傳輸。結(jié)束65防止Deadlock當(dāng)多個不同的主設(shè)備試圖訪問同一個從設(shè)備，這個從設(shè)備發(fā)出了SPLIT或RETRY信號，這是很可能發(fā)生deadlock從設(shè)備最多可以接收系統(tǒng)中16個主設(shè)備的請求。只需要記錄主設(shè)備號（忽略地址和控制信

16、號）給出RETRY響應(yīng)的從設(shè)備在某一時刻只能由一個主設(shè)備訪問?？梢允褂靡恍┯布Ｗo(hù)機(jī)制，比如ERROR66AHB主設(shè)備接口67AHB從設(shè)備接口68AHB Arbiter69AHB Decoder70Typical Multi-layer exampleMaster 0On-chipRAMMaster 1ExternalMemoryI/FDMASlaveSlave MuxSlave MuxUARTTimerGPIOAHB2APB Master 0 can access private RAM, APB and external interface Master 1 can access DMA

17、slave, APB and external interfaceParallel access improves system bandwidth71AHB-LiteSubset of AHB FunctionalitySingle Master No need for HBUSREQ & HGRANTSimple SlavesNo retry or split responses Standard AHB modules can be usedAllows easier module design/debugMaster 0Slave#1Slave#2Slave#3Slave#472AHB

18、總結(jié)主要組成部分Master、slaves、arbiter、decoder傳輸?shù)倪^程流水線機(jī)制Address phase和data phase如何提高性能Burst read/write仲裁機(jī)制總線控制權(quán)的移交73AHB總結(jié)（續(xù)）Slave短時間內(nèi)無法響應(yīng)HREADY信號拉低Slave長時間內(nèi)無法響應(yīng)插入SPLIT/RETRYMaster不能進(jìn)行傳輸插入BUSY74AHB的應(yīng)用建議Arbiter的優(yōu)先級可以配置Slave長時間不能響應(yīng)的話，一般不支持SPLIT響應(yīng)，使用RETRY響應(yīng)總線上如果只有一個master的話，可以使用AHB lite協(xié)議，不用arbiter設(shè)計一個新的IP時，要仔細(xì)核

19、對AMBA的Feature和IP所支持的Feature是否匹配。75實現(xiàn)如果設(shè)計中既有主設(shè)備端口又有從設(shè)備端口通過主設(shè)備端口讀/寫數(shù)據(jù)通過從設(shè)備端口配置寄存器等如處理器設(shè)置的一些參數(shù)76目錄AMBA總線概述AHBAPB不同IP之間的互連77APB信號78APB信號（續(xù)）PADDR31:0地址總線，由設(shè)備總線的bridge單元驅(qū)動PSELx從譯碼器來的信號，到每一個總線從設(shè)備xPENABLE用于在設(shè)備總線上把所有訪問按時間階段進(jìn)行PWRITE高電平：寫低電平：讀PRDATA和PWDATA最多32位寬79Address Decoding StagesSlave 3(APB)Slave 1(EBI)

20、Slave 2(SRAM)0 xCFFF_FFFF0 xC000_00000 x5000_FFFF0 x5000_00000 x3FFF_FFFF0 x0000_0000Peripheral 3(UART)Peripheral 1(Int Cont)Peripheral 2(Timers)0 xC3FF_FFFF0 xC300_00000 xC2FF_FFFF0 xC100_00000 xC000_FFFF0 xC000_0000APBmemory mapTimer 2Timer 10 xC2FF_FFFF0 xC200_00000 xC1FF_FFFF0 xC100_0000AHB Deco

21、derHSELapbPSELtimAPB BridgeTimersAHBmemory mapTimersmemory map80APB InterconnectAHB2APBBridgeAPBMasterPADDRHCLKPSEL#1PWRITEPSEL#2PSEL#3PCLKHADDRHWRITEPeripheral #1Peripheral #3Peripheral #2PENABLEPWDATAPRDATAHRDATAHSELHWDATAAHBAPB81寫傳輸82讀傳輸83BridgeHow to translate ahb pipelined timing to 2-cycle apb timing?84Bridge FSMAHB Transfer85APB Slave86