項目1--簡單加法器電路設(shè)計與測試(26課時)課件

1、數(shù)字電路制作與測試前言 導(dǎo)學(xué) 前言 導(dǎo)學(xué)隨著電子技術(shù)的飛速發(fā)展，數(shù)字電路的應(yīng)用越來越廣泛。它不僅可以用于各種邏輯運算和算術(shù)運算，還用于各種數(shù)控裝置、智能儀表等，正越來越多地應(yīng)用于網(wǎng)絡(luò)、圖像及語音信號的傳輸和處理，如：電子計算機(jī)、智能化儀表、眾多數(shù)碼產(chǎn)品等都是以數(shù)字電路為基礎(chǔ)的。數(shù)字電路大致包含數(shù)字信號的產(chǎn)生和變換、傳輸和控制、存儲和計數(shù)等。0-1 數(shù)字電路基本概念數(shù)字信號和數(shù)字電路模擬信號：在時間和幅度上連續(xù)變化的信號. 例如：交流電源50Hz正弦信號,正弦信號發(fā)生器的輸出信號,人講話的聲音信號等. 處理模擬信號的電路稱為模擬電路，在模擬電路中要求對信號進(jìn)行不失真處理。在模擬電路中，晶體管器件

2、一般工作在線性區(qū)。導(dǎo)學(xué)數(shù)字信號：在時間上和數(shù)值上均是離散的。數(shù)字信號在電路中常表現(xiàn)為突變的電壓或電流 傳輸和處理數(shù)字信號的電路稱為數(shù)字電路，如數(shù)字鐘、電子計算機(jī)、數(shù)碼產(chǎn)品等都是由數(shù)字電路組成的。 數(shù)字電路中的晶體管一般工作在開關(guān)狀態(tài)（飽和區(qū)和截止區(qū)）。0-1 數(shù)字電路基本概念數(shù)字信號和數(shù)字電路邏輯與邏輯電平邏輯是從日常生活中抽象出來的對立狀態(tài)。如：開關(guān)的開與合、燈亮與燈滅、車停與車行等。在數(shù)字電路中分別用“0”和“1”表示兩種不同的邏輯狀態(tài)。在數(shù)字電路中，我們用邏輯高電平和邏輯低電平來表示邏輯1和邏輯0。0-1 數(shù)字電路基本概念數(shù)字信號主要參數(shù)一個理想的周期性數(shù)字信號，可用以下幾個參數(shù)來描述：

3、Vm信號幅度，數(shù)字電路中的邏輯高電平的數(shù)值。T 信號周期，信號的重復(fù)時間。tW脈沖寬度，邏輯高電平的持續(xù)時間。q占空比，邏輯高電平占周期時間的百分比。定義為：非理想數(shù)字信號上升時間下降時間0-1 數(shù)字電路基本概念數(shù)字電路的特點2、抗干擾能力強(qiáng)，精度高。 對電路中各元器件參數(shù)的精度的要求相對不高，允許有較大的分散性，只要能區(qū)分兩種截然不同的狀態(tài)即可。 （1）由于數(shù)字電路加工和處理的都是二進(jìn)制信息，不易受到外界的干擾，因而抗干擾能力強(qiáng)。而模擬系統(tǒng)的各元件都有一定的溫度系數(shù)，且電平是連續(xù)變化的，易受溫度、噪聲、電磁感應(yīng)的等的影響。0-1 數(shù)字電路基本概念1、單元電路簡單。3、數(shù)字信號便于長期存儲4、

4、保密性好5、通用性強(qiáng) 由于數(shù)字部件具有高度規(guī)范性，便于大規(guī)模集成、大規(guī)模生產(chǎn)，而對電路參數(shù)要求不嚴(yán)，故產(chǎn)品成品率高。采用標(biāo)準(zhǔn)化的邏輯部件來構(gòu)成各種各樣的數(shù)字系統(tǒng)，省時省力。 （2）模擬系統(tǒng)的精度由元器件決定，模擬元器件的精度很難達(dá)到10-3以上，而數(shù)字系統(tǒng)只要14位就可以達(dá)到10-4的精度。在高精度的系統(tǒng)中有時只能采用數(shù)字系統(tǒng)。0-1 數(shù)字電路基本概念數(shù)字電路的特點1）邏輯代數(shù)基本知識；基本邏輯運算和復(fù)合邏輯運算；邏輯函數(shù)表示方法；邏輯函數(shù)化簡方法。2）了解TTL和CMOS門電路特點和使用方法；了解集電極開路門（OC門）和三態(tài)門的邏輯功能及應(yīng)用。3）了解組合電路的特點。熟悉組合邏輯電路的分析和

5、設(shè)計方法。4）了解常用中規(guī)模集成電路邏輯功能，會用中規(guī)模集成電路設(shè)計數(shù)字電路。理解八人搶答器基本原理。5）理解組合邏輯電路和時序邏輯電路特點。熟悉邊沿D觸發(fā)器和邊沿JK觸發(fā)器邏輯功能和描述方法。6）熟悉時序邏輯電路分析方法。掌握時序邏輯電路描述方法。0-2 本課程學(xué)習(xí)目標(biāo)通過本課程的學(xué)習(xí)，主要掌握如下基本知識：6）熟悉計數(shù)器、寄存器等常用時序集成電路邏輯功能；理解異步清零和同步置數(shù)的概念；熟悉任意模數(shù)計數(shù)器的設(shè)計方法。7）了解波形產(chǎn)生和變換的方法；了解555時基電路產(chǎn)生方法和基本電路。8）了解可編程邏輯器件基礎(chǔ)；了解CPLD設(shè)計步驟和設(shè)計方法；熟悉QuartusEDA開發(fā)軟件；熟悉用可編程邏輯

6、器件設(shè)計帶有倒計時功能的數(shù)字電路，并編程下載。9）了解AD轉(zhuǎn)換和DA轉(zhuǎn)換原理；熟悉ADC和DAC集成器件的使用方法。10）應(yīng)用可編程邏輯器件和ADC轉(zhuǎn)換器件設(shè)計簡易數(shù)字電壓表。0-2 本課程學(xué)習(xí)目標(biāo)通過本課程的學(xué)習(xí)，主要掌握如下基本知識：1）熟悉利用數(shù)字電路實驗裝置測試門電路邏輯功能。2）熟悉利用數(shù)字電路實驗裝置測試觸發(fā)器邏輯功能。3）熟悉數(shù)字電路實驗裝置，了解各部分電路原理。4）熟悉利用Multisim9.0對組合邏輯電路、時序邏輯電路功能進(jìn)行仿真測試。5）熟悉Quartus EDA開發(fā)軟件的使用，會用Quartus EDA開發(fā)軟件中圖形法設(shè)計做數(shù)字電路頂層設(shè)計，了解可編程邏輯器件CPLD設(shè)

7、計步驟和方法，會對所設(shè)計電路進(jìn)行仿真驗證及編程下載驗證。6）能利用數(shù)字電路實驗裝置和ADC集成芯片設(shè)計簡易數(shù)字電壓表。7）會根據(jù)任務(wù)的具體要求和測試步驟完成項目的測試工作，能分析和解決過程中出現(xiàn)的問題。8）根據(jù)測試和設(shè)計過程，按照任務(wù)要求撰寫完成測試和設(shè)計任務(wù)書。9）能對所測試和設(shè)計的任務(wù)進(jìn)行總結(jié)和歸納。0-2 本課程學(xué)習(xí)目標(biāo)通過該課程學(xué)習(xí)，掌握如下技能：本課程是電子相關(guān)專業(yè)的專業(yè)知識類課程，通過本課程的學(xué)習(xí)掌握數(shù)字電路相關(guān)知識和技能，熟悉數(shù)字電路實驗裝置、儀器儀表的使用，熟悉與數(shù)字電路相關(guān)的仿真和設(shè)計軟件的使用。逐步提高分析問題和解決問題的能力，掌握測試報告和設(shè)計報告的撰寫。該課程的前修課程

8、是電路基礎(chǔ)和模擬電路，它的后續(xù)課程是單片機(jī)應(yīng)用技術(shù)、通信基礎(chǔ)等。0-3 本課程性質(zhì)和作用通過該課程學(xué)習(xí)，掌握如下技能：1）課前預(yù)習(xí)【知識掃描】、【實驗認(rèn)知】、【器件認(rèn)知】等相關(guān)內(nèi)容，閱讀【工作任務(wù)】，了解工作任務(wù)具體要求；2）上課認(rèn)真聽講，及時做筆記，按照具體測試和設(shè)計步驟，及時完成工作任務(wù)，正確記錄測試數(shù)據(jù)。3）及時整理測試數(shù)據(jù)、完成任務(wù)書撰寫，認(rèn)真總結(jié)，鞏固數(shù)字電路相關(guān)知識。4）課后消化【知識拓展】，對課堂上沒有完全理解的內(nèi)容消化理解。5）學(xué)有余力時，參考【思維拓展】中的電路，進(jìn)行課外實踐，鞏固所學(xué)數(shù)字電路相關(guān)知識。0-4 學(xué)習(xí)方法與建議學(xué)習(xí)建議：項目1 簡單加法器電路設(shè)計與測試任務(wù)1-1

9、 門電路邏輯功能測試 1.1.1 與、或、非基本門電路邏輯功能測試 (4課時) 1.1.2 復(fù)合門電路邏輯功能仿真測試 (4課時) 1.1.3 TTL和CMOS特殊門電路邏輯功能測試 （2課時）任務(wù)1-2 兩位加法器電路的設(shè)計與測試 1-2-1 門電路構(gòu)成的組合邏輯電路功能測試 （6課時） 1-2-2 門電路構(gòu)成的組合邏輯電路的設(shè)計與測試 （4課時） 1-2-3 兩位加法器電路的設(shè)計與測試 （4課時） 在二值邏輯函數(shù)中，最基本的邏輯運算有與（AND）、或（OR）、非（NOT）三種邏輯運算。1、與運算 與運算也叫邏輯乘或邏輯與，即當(dāng)所有的條件都滿足時，事件才會發(fā)生，即“缺一不可”。 如圖1.4所

10、示電路，兩個串聯(lián)的開關(guān)控制一盞燈就是與邏輯事例，只有開關(guān)A、B同時閉合時燈才會亮。 任務(wù)1-1 門電路邏輯功能測試1-1-1 與、或、非基本門電路邏輯功能測試【知識掃描】邏輯代數(shù)中的基本運算項目1 簡單加法器電路設(shè)計與測試 設(shè)開關(guān)閉合用“1”表示，斷開用“0”表示 ；燈亮用“1”表示，燈滅用“0”表示（邏輯賦值），則可得到表1-1所示的輸入輸出的邏輯關(guān)系，稱為真值表 。 從表中可知，其邏輯規(guī)律服從“有0出0，全1才出1” 這種與邏輯可以寫成下面的表達(dá)式： 稱為與邏輯式，這種運算稱為與運算。項目1 簡單加法器電路設(shè)計與測試1-1-1 與、或、非基本門電路邏輯功能測試【知識掃描】邏輯代數(shù)中的基本運

11、算也可以用圖1.2表示與邏輯，稱為邏輯門或邏輯符號，實現(xiàn)與邏輯運算的門電路稱為與門。2、 或運算或運算也叫邏輯加或邏輯或，即當(dāng)其中一個條件滿足時，事件就會發(fā)生，即“有一即可”。若有n個邏輯變量做與運算，其邏輯式可表示為項目1 簡單加法器電路設(shè)計與測試1-1-1 與、或、非基本門電路邏輯功能測試【知識掃描】邏輯代數(shù)中的基本運算 用與前面相同的邏輯賦值同樣也可得到其真值表如表2.2.2所示，其邏輯規(guī)律服從“有1出1，全0才出0”。 其邏輯式為上式說明：當(dāng)邏輯變量A、B有一個為1時，邏輯函數(shù)輸出Y就為1。只有A、B全為0，Y才為0。如圖1.3所示電路，兩個并聯(lián)的開關(guān)控制一盞燈就是或邏輯實例，只要開關(guān)

12、A、B有一個閉合時燈就會亮。1-1-1 與、或、非基本門電路邏輯功能測試【知識掃描】邏輯代數(shù)中的基本運算項目1 簡單加法器電路設(shè)計與測試其邏輯門符號如圖1.4所示，實現(xiàn)或邏輯運算的門電路稱為或門.若有n個邏輯變量做或運算，其邏輯式可表示為：條件具備時，事件不發(fā)生；條件不具備時，事件發(fā)生，這種因果關(guān)系叫做邏輯非，也稱邏輯求反。3. 非邏輯運算1-1-1 與、或、非基本門電路邏輯功能測試【知識掃描】邏輯代數(shù)中的基本運算項目1 簡單加法器電路設(shè)計與測試如圖1.5所示電路，一個開關(guān)控制一盞燈就是非邏輯事例，當(dāng)開關(guān)A閉合時燈就不亮。非邏輯運算也叫邏輯非或非運算、反相運算，即輸出變量是輸入變量的相反狀態(tài)。

13、其邏輯式為用與前面相同的邏輯賦值同樣也可得到其真值表如表1.3所示也可以寫成下式：1-1-1 與、或、非基本門電路邏輯功能測試【知識掃描】邏輯代數(shù)中的基本運算項目1 簡單加法器電路設(shè)計與測試其邏輯門符號如圖1.6所示，實現(xiàn)非邏輯運算的門電路稱為非門。1-1-1 與、或、非基本門電路邏輯功能測試【器件認(rèn)知】基本門電路的邏輯符號和集成電路管腳排列項目1 簡單加法器電路設(shè)計與測試數(shù)字集成電路的分類方式有很多種： 1. 按電路邏輯功能的不同，可以分為組合邏輯電路和時序邏輯電路。2. 按集成電路的大小規(guī)模不同又分為小規(guī)模集成電路（SSI）、中規(guī)模集成電路（MSI）、大規(guī)模集成電路（LSI）和超大規(guī)模集成

14、電路（VLSI）。具體分類見表1-4。1-1-1 與、或、非基本門電路邏輯功能測試【器件認(rèn)知】基本門電路的邏輯符號和集成電路管腳排列項目1 簡單加法器電路設(shè)計與測試3. 按電路所用器件的不同，又可分為單極性電路和雙極性電路。最常用的單極性電路是CMOS（Complementary Symmetry Metal Oxide Semiconductor）電路，最常用的雙極性電路是TTL（Transistor-Transistor-Logic）電路。集成電路封裝形式有很多種，小規(guī)模和中規(guī)模集成電路主要有雙列直插和貼片式。如圖1-10。1-1-1 與、或、非基本門電路邏輯功能測試【器件認(rèn)知】基本門電路

15、的邏輯符號和集成電路管腳排列項目1 簡單加法器電路設(shè)計與測試1-1-1 與、或、非基本門電路邏輯功能測試【工作任務(wù)1-1-1】基本門電路邏輯功能測試項目1 簡單加法器電路設(shè)計與測試【實驗認(rèn)知】數(shù)字電路實驗裝置簡介（一）輸入電路，如圖1-13所示，共有8路輸入，S1S8為8路輸入開關(guān)，當(dāng)按下時則H1H8輸出為高電平；若沒有按下時，H1H8輸出為低電平；用該部分電路產(chǎn)生高、低電平，提供測試時數(shù)字電路所需的輸入電平。1-1-1 與、或、非基本門電路邏輯功能測試【工作任務(wù)1-1-1】基本門電路邏輯功能測試項目1 簡單加法器電路設(shè)計與測試【實驗認(rèn)知】數(shù)字電路實驗裝置簡介（一）指示電路，如圖1-14所示，

16、圖中共有8路指示電路，電平從HQ1HQ8分別輸入，若輸入高電平時，發(fā)光二極管LED1LED8亮，否則發(fā)光二極管不亮。用該電路作為數(shù)字電路的指示電路，測量數(shù)字電路中的電平高或低。（燈亮為高電平、燈滅為低電平）。1-1-1 與、或、非基本門電路邏輯功能測試【工作任務(wù)1-1-1】基本門電路邏輯功能測試項目1 簡單加法器電路設(shè)計與測試【實驗認(rèn)知】數(shù)字電路實驗裝置簡介（一）集成電路測試工作區(qū)，如圖1-15所示，電路中共有2個集成電路插座，其中D1為14腳集成電路插座，D2為16腳集成電路插座。1-1-1 與、或、非基本門電路邏輯功能測試項目1 簡單加法器電路設(shè)計與測試【工作任務(wù)1-1-1】基本門電路邏輯

17、功能測試1-1-1 與、或、非基本門電路邏輯功能測試項目1 簡單加法器電路設(shè)計與測試【工作任務(wù)1-1-1】基本門電路邏輯功能測試1-1-1 與、或、非基本門電路邏輯功能測試項目1 簡單加法器電路設(shè)計與測試【工作任務(wù)1-1-1】基本門電路邏輯功能測試74LS08邏輯功能測試、74LS32邏輯功能測試按照教材P10P11步驟進(jìn)行測試。思考：1 試闡述數(shù)字電路中邏輯的概念，并舉例說明。（邏輯0、邏輯1什么意思，表示什么？）2 在TTL電路中邏輯高電平和邏輯低電平的電壓范圍是多少？3 總結(jié)基本門電路的邏輯功能并寫出其邏輯表達(dá)式、邏輯符號、真值表。4 寫出與、或、非集成門電路的型號。前面介紹的三種基本邏

18、輯運算，除此之外，還有下面的由基本邏輯運算組合出來的邏輯運算。4. 與非（NAND）邏輯運算與非運算是先與運算后非運算的組合。以二變量為例，布爾代數(shù)表達(dá)式為： 其真值表如表1.4所示1-1-2 復(fù)合門電路邏輯功能測試【知識掃描】邏輯代數(shù)中的復(fù)合運算項目1 簡單加法器電路設(shè)計與測試1. 與非（NAND）邏輯運算與非運算是先與運算后非運算的組合。以二變量為例，布爾代數(shù)表達(dá)式為： 其真值表如表1.4所示上面介紹的“與”、“或”、“非”三種邏輯運算是數(shù)字電路中最基本的邏輯運算，由這些基本的運算可以組成各種復(fù)雜的邏輯運算。1-1-2 復(fù)合門電路邏輯功能測試【知識掃描1】邏輯代數(shù)中的復(fù)合運算項目1 簡單加

19、法器電路設(shè)計與測試其邏輯規(guī)律服從“有0出1，全1才出0” 2. 或非（NOR）運算 或非運算是先或運算后非運算的組合。以二變量A、B為例，布爾代數(shù)表達(dá)式為： 1-1-2 復(fù)合門電路邏輯功能測試【知識掃描1】邏輯代數(shù)中的復(fù)合運算項目1 簡單加法器電路設(shè)計與測試其真值表如表1.5所示或非邏輯規(guī)律服從有“1”出“0”全“0”出“1”或非運算用或非門電路來實現(xiàn)，如圖1.8所示。 與或非運算是“先與后或再非”三種運算的組合。以四變量為例，邏輯表達(dá)式為： 上式說明：當(dāng)輸入變量A、B同時為1或C、D同時為1時，輸出Y才等于0。與或非運算是先或運算后非運算的組合。在工程應(yīng)用中，與或非運算由與或非門電路來實現(xiàn)，

20、其真值表同學(xué)自己列出，邏輯符號如圖1.9所示3.與或非運算1-1-2 復(fù)合門電路邏輯功能測試【知識掃描1】邏輯代數(shù)中的復(fù)合運算項目1 簡單加法器電路設(shè)計與測試其門電路的邏輯符號如圖1.10所示其布爾表達(dá)式（邏輯函數(shù)式）為4. 異或運算符號“”表示異或運算，即兩個輸入邏輯變量取值不同時Y=1，即不同為“1”相同為“0”，異或運算用異或門電路來實現(xiàn)其真值表如表1.6所示1-1-2 復(fù)合門電路邏輯功能測試【知識掃描1】邏輯代數(shù)中的復(fù)合運算項目1 簡單加法器電路設(shè)計與測試1. 交換律：2. 結(jié)合律：3.分配律：推論：當(dāng)n個變量做異或運算時，若有偶數(shù)個變量取“1”時，則函數(shù)為“0”；若奇數(shù)個變量取1時，

21、則函數(shù)為1.4.異或運算的性質(zhì)1-1-2 復(fù)合門電路邏輯功能測試【知識掃描1】邏輯代數(shù)中的復(fù)合運算項目1 簡單加法器電路設(shè)計與測試5. 同或運算其布爾表達(dá)式為符號“”表示同或運算，即兩個輸入變量值相同時Y=1，即相同為“1”不同為“0” 。同或運算用同或門電路來實現(xiàn)，它等價于異或門輸出加非門。其真值表如表1.7所示其門電路的邏輯符號如圖1.11所示 1-1-2 復(fù)合門電路邏輯功能測試【知識掃描1】邏輯代數(shù)中的復(fù)合運算項目1 簡單加法器電路設(shè)計與測試 1-1-2 復(fù)合門電路邏輯功能測試【器件認(rèn)知】復(fù)合門電路的邏輯符號和集成電路管腳排列項目1 簡單加法器電路設(shè)計與測試 1-1-2 復(fù)合門電路邏輯功

22、能測試【工作任務(wù)1-1-2】復(fù)合門電路邏輯功能仿真測試項目1 簡單加法器電路設(shè)計與測試思考：1 總結(jié)復(fù)合門電路與非門、或非門、異或門、與或非門邏輯功能并寫出其邏輯表達(dá)式、邏輯符號、真值表。2 寫出與非門、或非門、異或門、與或非門集成門電路的型號。3 若在74LS86后加入非門電路，則其邏輯功能怎樣？列出功能真值表、寫出邏輯表達(dá)式。4 （偶數(shù)個1）4 （偶數(shù)個1）邏輯函數(shù)描述的是輸出變量和輸入變量之間的因果關(guān)系邏輯函數(shù)有5種表示形式：真值表、邏輯表達(dá)式、卡諾圖、邏輯圖和波形圖。只要知道其中一種表示形式，就可轉(zhuǎn)換為其它幾種表示形式。1、真值表真值表：是由變量的所有可能取值組合及其對應(yīng)的函數(shù)值所構(gòu)成

23、的表格。真值表列寫方法：每一個變量均有0、1兩種取值，n個變量共有2n種不同的取值，將這2n種不同的取值按順序（一般按二進(jìn)制遞增規(guī)律）排列起來，同時在相應(yīng)位置上填入函數(shù)的值，便可得到邏輯函數(shù)的真值表。例如：當(dāng)A、B取值相同時，函數(shù)值為0；否則，函數(shù)取值為1。1-1-2 復(fù)合門電路邏輯功能測試項目1 簡單加法器電路設(shè)計與測試【知識掃描2】邏輯函數(shù)描述方法2、邏輯表達(dá)式邏輯表達(dá)式：是由邏輯變量和與、或、非3種運算符連接起來所構(gòu)成的式子。標(biāo)準(zhǔn)與或表達(dá)式列寫方法：將那些使函數(shù)值為1的各個狀態(tài)表示成全部變量（值為1的表示成原變量，值為0的表示成反變量）的與項（例如A=0、B=1時函數(shù)F的值為1，則對應(yīng)的

24、與項為AB）以后相加，即得到函數(shù)的與或表達(dá)式。項目1 簡單加法器電路設(shè)計與測試1-1-2 復(fù)合門電路邏輯功能測試【知識掃描2】邏輯函數(shù)描述方法3、邏輯圖邏輯圖：是由表示邏輯運算的邏輯符號所構(gòu)成的圖形。F4、波形圖波形圖：是由輸入變量的所有可能取值組合的高、低電平及其對應(yīng)的輸出函數(shù)值的高、低電平所構(gòu)成的圖形。FF項目1 簡單加法器電路設(shè)計與測試1-1-2 復(fù)合門電路邏輯功能測試【知識掃描2】邏輯函數(shù)描述方法1-1-3 TTL和CMOS特殊門電路邏輯功能測試【知識掃描】TTL和CMOS特殊門電路邏輯功能及應(yīng)用一、OC門TTL集電極開路門圖1-37 普通的TTL門電路輸出并聯(lián) 圖1-38 OC門（a

25、） 結(jié)構(gòu)（b）符號項目1 簡單加法器電路設(shè)計與測試即在輸出線上實現(xiàn)了與運算，通過邏輯變換可轉(zhuǎn)換為與或非運算 圖2-9 實現(xiàn)線與TTL OC門通常有如下的應(yīng)用：1. 實現(xiàn)線與2個OC門實現(xiàn)線與時的電路如圖2-9所示。此時的邏輯關(guān)系為:在數(shù)字系統(tǒng)的接口部分（與外部設(shè)備相聯(lián)接的地方）需要有電平轉(zhuǎn)換的時候，常用OC門來完成。如圖2-10所示。把上拉電阻接到10V電源上，這樣在OC門輸入普通的TTL電平，而輸出高電平就可以變?yōu)?0V。2. 實現(xiàn)電平轉(zhuǎn)換圖1-39 實現(xiàn)電平轉(zhuǎn)換1-1-3 TTL和CMOS特殊門電路邏輯功能測試【知識掃描】TTL和CMOS特殊門電路邏輯功能及應(yīng)用項目1 簡單加法器電路設(shè)計與

26、測試3. 用做驅(qū)動器可用它來驅(qū)動發(fā)光二極管、指示燈、繼電器和脈沖變壓器等。圖2-11是用來驅(qū)動發(fā)光二極管的電路。圖1-40 驅(qū)動發(fā)光二極管OC門使用注意事項：請正確連接電路，必須將輸出通過一個適當(dāng)大小的電阻連接到電源上。1-1-3 TTL和CMOS特殊門電路邏輯功能測試項目1 簡單加法器電路設(shè)計與測試【知識掃描】TTL和CMOS特殊門電路邏輯功能及應(yīng)用二、TTL三態(tài)輸出門（a） 電路圖 （b）EN=0有效的邏輯符號 （c）EN=1有效的邏輯符號圖2-12 三態(tài)輸出門1. 三態(tài)輸出門的結(jié)構(gòu)及工作原理1-1-3 TTL和CMOS特殊門電路邏輯功能測試【知識掃描】TTL和CMOS特殊門電路邏輯功能及

27、應(yīng)用當(dāng)EN=0時，G輸出為1，VP=3.6V，D1截止，電路恢復(fù)與非門正常電路，所以這時電路實現(xiàn)正常與非功能。這種EN=0時為正常工作狀態(tài)的三態(tài)門稱為使能端低電平有效的三態(tài)門。當(dāng)EN=1時，G輸出為0，VP=0.3V，D1導(dǎo)通，VC2=1V，T4、D截止；VB1=1V，T2、T3也截止。輸出端L看進(jìn)去，對地和對電源都相當(dāng)于開路，呈現(xiàn)高阻。所以稱這種狀態(tài)為高阻態(tài)。2. 三態(tài)門的應(yīng)用 （a）單向總線 （b）雙向總線 圖2-13 三態(tài)門組成的總線1-1-3 TTL和CMOS特殊門電路邏輯功能測試【知識掃描】TTL和CMOS特殊門電路邏輯功能及應(yīng)用CMOS集成門電路的其它形式有；OD門(漏極開路門:如

28、40107)，CMOS三態(tài)門，CMOS傳輸門，CMOS模擬開關(guān)等。本書不做詳細(xì)介紹，請同學(xué)門參閱相關(guān)數(shù)字電路手冊,了解其功能和應(yīng)用。圖1-44 7406 OC門電路管腳排列和內(nèi)部結(jié)構(gòu)【器件認(rèn)知】OC門、三態(tài)門集成電路管腳排列及內(nèi)部結(jié)構(gòu)1-1-3 TTL和CMOS特殊門電路邏輯功能測試圖1-45 74125三態(tài)門電路管腳排列和內(nèi)部結(jié)構(gòu)1、測試邏輯功能，輸入分別置0或1，測試輸出電平及狀態(tài)，填寫真值表，判斷其邏輯功能。1-1-3 TTL和CMOS特殊門電路邏輯功能測試【工作任務(wù)1-1-3】OC門、三態(tài)門電路邏輯功能仿真測試4、按圖接線，測試結(jié)果填入真值表，判斷其是否可以實現(xiàn)線與功能。2、將270電

29、阻斷開，觀察輸出電平是否有變化，電路是否正常。（OC門的輸出應(yīng)通過電阻上拉到電源上）3、將Vcc換成10V或15V電源，觀察輸出電平是否有變化。（是否可以實現(xiàn)電平轉(zhuǎn)換）1-1-3 TTL和CMOS特殊門電路邏輯功能測試【工作任務(wù)1-1-3】OC門、三態(tài)門電路邏輯功能仿真測試按照書上的步驟測試，使能端分別接高、低電平時，輸入端分別接高、低電平時進(jìn)行測試。注意：高阻的測試方法。1-1-3 TTL和CMOS特殊門電路邏輯功能測試【工作任務(wù)1-1-3】OC門、三態(tài)門電路邏輯功能仿真測試表1.20 邏輯常量運算公式與運算或運算非運算00=00+0=0 01=00+1=110=01+0=111=11+1=

30、1表1.21 邏輯常量、變量運算公式與運算或運算非運算A0=0A+0=A A1=AA+1=1AA=AA+A=A表1.22 與普通代數(shù)相似的規(guī)律 交換律結(jié)合律分配律任務(wù)1-2 兩位加法器電路的設(shè)計與測試1-2-1 門電路構(gòu)成的組合邏輯電路功能測試【知識掃描1】邏輯函數(shù)的代數(shù)法化簡1 邏輯代數(shù)的公式和定律表1.22 吸收律 吸收律證明1）吸收律推廣：由上表可知，利用吸收律化簡邏輯函數(shù)時，某些項或因子在化簡中被吸收掉，使邏輯函數(shù)式變得更簡單。2）反演律可用真值表證明 A B 0 011 0 100 1 000 1 100 A B 0 011 0 111 1 011 1 1001-2-1 門電路構(gòu)成的

31、組合邏輯電路功能測試【知識掃描1】邏輯函數(shù)的代數(shù)法化簡任務(wù)1-2 兩位加法器電路的設(shè)計與測試邏輯函數(shù)化簡的意義：使邏輯函數(shù)表達(dá)式變換為所需要的邏輯關(guān)系。(如：只有74LS00)將邏輯函數(shù)化簡為同一種邏輯功能，減少芯片種類1-2-1 門電路構(gòu)成的組合邏輯電路功能測試【知識掃描1】邏輯函數(shù)的代數(shù)法化簡2 邏輯函數(shù)的變換與化簡任務(wù)1-2 兩位加法器電路的設(shè)計與測試實際上，邏輯函數(shù)表達(dá)式有多種形式，例如：與或表達(dá)式 或與表達(dá)式 與非與非表達(dá)式或非或非表達(dá)式與或非表達(dá)式但是應(yīng)用最多的是與或表達(dá)式和與非-與非表達(dá)式。1-2-1 門電路構(gòu)成的組合邏輯電路功能測試【知識掃描1】邏輯函數(shù)的代數(shù)法化簡2 邏輯函數(shù)

32、的變換與化簡1 ）邏輯函數(shù)的變換任務(wù)1-2 兩位加法器電路的設(shè)計與測試1、利用公式 ，將兩項合并為一項，并消去一個變量。邏輯函數(shù)化簡的意義：邏輯表達(dá)式越簡單，實現(xiàn)它的電路越簡單，電路工作越穩(wěn)定可靠。2） 邏輯函數(shù)的化簡1-2-1 門電路構(gòu)成的組合邏輯電路功能測試【知識掃描1】邏輯函數(shù)的代數(shù)法化簡2 邏輯函數(shù)的變換與化簡任務(wù)1-2 兩位加法器電路的設(shè)計與測試3、利用公式 ，消去多余的變量。2、利用公式，消去多余的項。2） 邏輯函數(shù)的化簡1-2-1 門電路構(gòu)成的組合邏輯電路功能測試【知識掃描1】邏輯函數(shù)的代數(shù)法化簡2 邏輯函數(shù)的變換與化簡任務(wù)1-2 兩位加法器電路的設(shè)計與測試4、利用公式 ，為某一

33、項配上其所缺的變量，以便用其它方法進(jìn)行化簡。5、利用公式，為某項配上其所能合并的項。2） 邏輯函數(shù)的化簡1-2-1 門電路構(gòu)成的組合邏輯電路功能測試【知識掃描1】邏輯函數(shù)的代數(shù)法化簡2 邏輯函數(shù)的變換與化簡任務(wù)1-2 兩位加法器電路的設(shè)計與測試邏輯函數(shù)的一般表達(dá)式“與或”表達(dá)式“或與”表達(dá)式混合表達(dá)式邏輯函數(shù)的標(biāo)準(zhǔn)表達(dá)式 最小項表達(dá)式最小項相或最大項表達(dá)式最大項相與1-2-1 門電路構(gòu)成的組合邏輯電路功能測試【知識掃描2】邏輯函數(shù)的卡諾圖化簡1 邏輯函數(shù)的表達(dá)式1 ）邏輯函數(shù)的一般表達(dá)式任務(wù)1-2 兩位加法器電路的設(shè)計與測試最小項使最小項取值為1的取值十進(jìn)制數(shù)最小項編號0000m00011m1

34、0102m20113m31004m41015m51106m61117m7表1.243變量最小項真值表最小項具有以下幾個性質(zhì)：1）對于任意一個最小項，只有一組變量取值使它的值為1，而其余各種變量取值均使它的值為0。2）任意兩個最小項的“與”恒為0。3）全部最小項之和（“或”）等于1。 4）具有邏輯相鄰性的最小項可以合并為一項，并且可以消去一對變量。任何一個邏輯函數(shù)表達(dá)式都可以表示為一組最小項之和，稱為最小項表達(dá)式。 （1）最小項表達(dá)式 2） 邏輯函數(shù)的標(biāo)準(zhǔn)表達(dá)式1-2-1 門電路構(gòu)成的組合邏輯電路功能測試【知識掃描2】邏輯函數(shù)的卡諾圖化簡1 邏輯函數(shù)的表達(dá)式任務(wù)1-2 兩位加法器電路的設(shè)計與測試

35、例1.2 將邏輯函數(shù) 轉(zhuǎn)換成最小項表達(dá)式 解：ABCF最小項00001m000110m101001m201110m310001m410101m511010m611110m7寫F的表達(dá)式是將最小項為1的項相或：寫F的表達(dá)式是將最小項為0的項相或：2） 邏輯函數(shù)的標(biāo)準(zhǔn)表達(dá)式1-2-1 門電路構(gòu)成的組合邏輯電路功能測試【知識掃描2】邏輯函數(shù)的卡諾圖化簡1 邏輯函數(shù)的表達(dá)式任務(wù)1-2 兩位加法器電路的設(shè)計與測試最大項使最大項取值為0的取值十進(jìn)制數(shù)最大項編號0000M00011M10102M20113M31004M41015M51106M61117M7表1.33變量最大項真值表最大項的性質(zhì)：每個最大項只

36、對應(yīng)于1組輸入變量使最大項的值為0；任意兩個最大項之和為1；全部最大項之積恒為0。2） 邏輯函數(shù)的標(biāo)準(zhǔn)表達(dá)式1-2-1 門電路構(gòu)成的組合邏輯電路功能測試【知識掃描2】邏輯函數(shù)的卡諾圖化簡1 邏輯函數(shù)的表達(dá)式（1）最大項表達(dá)式 任務(wù)1-2 兩位加法器電路的設(shè)計與測試一個邏輯函數(shù)可以用最大項之積的形式來表示，稱為函數(shù)的標(biāo)準(zhǔn)“或與”表達(dá)式最大項表達(dá)式。 已知：函數(shù)試問F和G哪一個是最大項表達(dá)式？同一個函數(shù)具有如下的性質(zhì)：既可以表示為最小項表達(dá)式，也可以表示為最大項表達(dá)式；最大項與最小項的關(guān)系為：同一下標(biāo)的最大項和最小項互補(bǔ) 2） 邏輯函數(shù)的標(biāo)準(zhǔn)表達(dá)式1-2-1 門電路構(gòu)成的組合邏輯電路功能測試【知識

37、掃描2】邏輯函數(shù)的卡諾圖化簡1 邏輯函數(shù)的表達(dá)式（2）最大項表達(dá)式 任務(wù)1-2 兩位加法器電路的設(shè)計與測試?yán)?.4 寫成函數(shù) 的最小項表達(dá)式和最大項表達(dá)式。ABCF最小項最大項0000M00010M10100M20111m31001m41011m51101m61111m7 ）即將輸出為1的最小項相或；將輸出為0的最大項相與。 解：）列出真值表1-2-1 門電路構(gòu)成的組合邏輯電路功能測試【知識掃描2】邏輯函數(shù)的卡諾圖化簡1 邏輯函數(shù)的表達(dá)式任務(wù)1-2 兩位加法器電路的設(shè)計與測試卡諾圖是一種變形的真值表，它用2n個小方格代表n個變量的全部最小項?？ㄖZ圖的特點：將具有邏輯相鄰性的最小項在幾何位置上也

38、相鄰地排列。1）卡諾圖的表示方法2變量卡諾圖3變量卡諾圖4變量卡諾圖1-2-1 門電路構(gòu)成的組合邏輯電路功能測試【知識掃描2】邏輯函數(shù)的卡諾圖化簡2 卡諾圖化簡法任務(wù)1-2 兩位加法器電路的設(shè)計與測試2）卡諾圖的填入最小項表達(dá)式的填入：將構(gòu)成函數(shù)的那些最小項的方格中填入1.最大項表達(dá)式的填入：將構(gòu)成函數(shù)的那些最大項的方格中填入0.1-2-1 門電路構(gòu)成的組合邏輯電路功能測試【知識掃描2】邏輯函數(shù)的卡諾圖化簡2 卡諾圖化簡法任務(wù)1-2 兩位加法器電路的設(shè)計與測試非標(biāo)準(zhǔn)”與或”表達(dá)式的填入方法：將每個與或表達(dá)式中的1用原變量表示，0用反變量表示，在卡諾圖中找出交叉的方格填入1,其余填0.非標(biāo)準(zhǔn)”或

39、與”表達(dá)式的填入方法：找出使其“或”項為0的組合對應(yīng)的方格為0,其余填1.1-2-1 門電路構(gòu)成的組合邏輯電路功能測試【知識掃描2】邏輯函數(shù)的卡諾圖化簡2 卡諾圖化簡法任務(wù)1-2 兩位加法器電路的設(shè)計與測試3）卡諾圖的化簡依據(jù)1、2個相鄰的最小項結(jié)合,可以消去1個取值不同的變量而合并為l項。2、4個相鄰的最小項結(jié)合，可以消去2個取值不同的變量而合并為l項。1-2-1 門電路構(gòu)成的組合邏輯電路功能測試【知識掃描2】邏輯函數(shù)的卡諾圖化簡2 卡諾圖化簡法任務(wù)1-2 兩位加法器電路的設(shè)計與測試3、8個相鄰的最小項結(jié)合， 可以消去3個取值不同的變量而合并為l項?？ㄖZ圖的化簡依據(jù)是：如果有2n個最小項并構(gòu)

40、成一個矩形，則它們可合并為一項并消去n個變量，保留的變量是這些最小項中的公共變量，而發(fā)生變化的變量將被消去。3）卡諾圖的化簡依據(jù)1-2-1 門電路構(gòu)成的組合邏輯電路功能測試【知識掃描2】邏輯函數(shù)的卡諾圖化簡2 卡諾圖化簡法任務(wù)1-2 兩位加法器電路的設(shè)計與測試（1）盡量畫大圈，但每個圈內(nèi)只能含有2n（n=0,1,2,3）個相鄰 項。特別注意對邊相鄰性和四角相鄰性。（2）圈的個數(shù)盡量少。（3）卡諾圖中所有取值為1的方格均要被圈過，即不能漏下取值為1 的最小項。（4）在新畫的包圍圈中至少要含有1個末被圈過的1方格，否則該包 圍圈是多余的。（1）畫出邏輯函數(shù)的卡諾圖。（2）合并相鄰的最小項，即根據(jù)下

41、述原則畫圈。（3）寫出化簡后的表達(dá)式。每一個圈寫一個最簡與項，規(guī)則是，取值為l的變量用原變量表示，取值為0的變量用反變量表示，將這些變量相與。然后將所有與項進(jìn)行邏輯加，即得最簡與或表達(dá)式?？ㄖZ圖的化簡注意事項: 3）卡諾圖的化簡步驟1-2-1 門電路構(gòu)成的組合邏輯電路功能測試【知識掃描2】邏輯函數(shù)的卡諾圖化簡2 卡諾圖化簡法任務(wù)1-2 兩位加法器電路的設(shè)計與測試?yán)?.5 用卡諾圖化簡函數(shù)解：1)將邏輯函數(shù)填入卡諾圖中：2)畫圈(可以豎著圈，也可橫著圈)3)寫出邏輯表達(dá)式：邏輯函數(shù)的化簡不是惟一的!結(jié)論:1-2-1 門電路構(gòu)成的組合邏輯電路功能測試【知識掃描2】邏輯函數(shù)的卡諾圖化簡2 卡諾圖化簡

42、法任務(wù)1-2 兩位加法器電路的設(shè)計與測試?yán)?.6 用卡諾圖化簡函數(shù)解：1)將邏輯函數(shù)填入卡諾圖中：2)畫圈(每個圈中包含一個至少未被圈過的1)3)寫出邏輯表達(dá)式：至少有一個未被圈過的11-2-1 門電路構(gòu)成的組合邏輯電路功能測試【知識掃描2】邏輯函數(shù)的卡諾圖化簡2 卡諾圖化簡法任務(wù)1-2 兩位加法器電路的設(shè)計與測試?yán)?.7 化簡函數(shù)解:該表達(dá)式為最大項“或與”表達(dá)式最簡的與或表達(dá)式：1-2-1 門電路構(gòu)成的組合邏輯電路功能測試【知識掃描2】邏輯函數(shù)的卡諾圖化簡2 卡諾圖化簡法任務(wù)1-2 兩位加法器電路的設(shè)計與測試無關(guān)項任意項：輸入變量取值為0或1對輸出變量沒有影響。約束項：輸入變量的某些取值不

43、可能出現(xiàn)。1-2-1 門電路構(gòu)成的組合邏輯電路功能測試【知識掃描2】邏輯函數(shù)的卡諾圖化簡3 具有無關(guān)項的卡諾圖化簡任務(wù)1-2 兩位加法器電路的設(shè)計與測試解：設(shè)紅、綠、黃燈分別用A、B、C表示，且燈亮為1，燈滅為0。車用F 表示，車行F =1，車停F =0。列出該函數(shù)的真值表。如本例函數(shù)可寫成F=m（2）+d（0,3,5,6,7）顯然這個函數(shù)中，有5個最小項為無關(guān)項。分別為:000、011、101、110、111。帶有無關(guān)項的邏輯函數(shù)的最小項表達(dá)式為：F =m（ ）+d（ ）紅燈A綠燈B黃燈C車F000001001010111000101110111交通信號燈真值表例1.8 在十字路口有紅綠黃三

44、色交通信號燈，規(guī)定紅燈亮停，綠燈亮行，黃燈亮等一等，試分析車行與三色信號燈之間邏輯關(guān)系。1-2-1 門電路構(gòu)成的組合邏輯電路功能測試【知識掃描2】邏輯函數(shù)的卡諾圖化簡3 具有無關(guān)項的卡諾圖化簡任務(wù)1-2 兩位加法器電路的設(shè)計與測試在進(jìn)行最小項合并時，卡諾圖上的無關(guān)項作為0或1處理，應(yīng)以得到的相鄰最小項矩形組合最大、而且矩形數(shù)目最少為原則。例1.9化簡將無關(guān)項x當(dāng)作0來處理將無關(guān)項x當(dāng)作1來處理1-2-1 門電路構(gòu)成的組合邏輯電路功能測試【知識掃描2】邏輯函數(shù)的卡諾圖化簡3 具有無關(guān)項的卡諾圖化簡任務(wù)1-2 兩位加法器電路的設(shè)計與測試?yán)?.10化簡將無關(guān)項x當(dāng)作0來處理將無關(guān)項x當(dāng)作1來處理1-

45、2-1 門電路構(gòu)成的組合邏輯電路功能測試【知識掃描2】邏輯函數(shù)的卡諾圖化簡3 具有無關(guān)項的卡諾圖化簡任務(wù)1-2 兩位加法器電路的設(shè)計與測試1-2-1 門電路構(gòu)成的組合邏輯電路功能測試【工作任務(wù)1-2-1】用Multisim9.0化簡邏輯函數(shù)任務(wù)1-2 兩位加法器電路的設(shè)計與測試1 組合邏輯電路的特點圖1-58 組合邏輯電路的框圖組合邏輯電路的特點是：輸出狀態(tài)只與當(dāng)前的輸入狀態(tài)有關(guān)，而與電路原來的狀態(tài)無關(guān)。 1-2-1 門電路構(gòu)成的組合邏輯電路功能測試【知識掃描3】組合邏輯電路分析方法任務(wù)1-2 兩位加法器電路的設(shè)計與測試 2. 組合邏輯電路的分析步驟圖1-59 組合邏輯電路分析步驟3. 組合邏

46、輯電路分析案例【例1-10】分析圖1-60所示電路的邏輯功能。1-2-1 門電路構(gòu)成的組合邏輯電路功能測試【知識掃描3】組合邏輯電路分析方法任務(wù)1-2 兩位加法器電路的設(shè)計與測試【例1-10】分析圖1-60所示電路的邏輯功能。解：1）由于該電路比較簡單，可以直接寫出輸出變量F與輸入變量A、B、C之間的關(guān)系表達(dá)式。2）列出功能真值表，見表2-7。3）從邏輯真值表可以看出：該電路為判奇電路，當(dāng)三個輸入變量A、B、C中有奇數(shù)個1時，輸出F為1。否則輸出F為0。 1-2-1 門電路構(gòu)成的組合邏輯電路功能測試【知識掃描3】組合邏輯電路分析方法3. 組合邏輯電路分析案例任務(wù)1-2 兩位加法器電路的設(shè)計與測

47、試【例1-11】分析圖1-61電路的邏輯功能。； ； 解：1) 逐級在門電路的輸出端標(biāo)出符號，如右中的F1、F2、F3。2) 逐級寫出邏輯表達(dá)式： F1=AB F2=AC F3=BC3) 寫出輸出F的表達(dá)式： F=AB+AC+BC4) 列出功能真值表，見表2-7： 5) 判斷邏輯功能：根據(jù)功能真值表可以判斷，本電路為三人表決器電路。三人表決器常用于表決時，在三人中若有兩人或兩人以上同意通過某一決議時，決議才能生效。1-2-1 門電路構(gòu)成的組合邏輯電路功能測試【知識掃描3】組合邏輯電路分析方法3. 組合邏輯電路分析案例任務(wù)1-2 兩位加法器電路的設(shè)計與測試【例1-12】分析圖1-62電路的邏輯功

48、能。1-2-1 門電路構(gòu)成的組合邏輯電路功能測試【知識掃描3】組合邏輯電路分析方法3. 組合邏輯電路分析案例任務(wù)1-2 兩位加法器電路的設(shè)計與測試1-2-1 門電路構(gòu)成的組合邏輯電路功能測試【知識掃描3】組合邏輯電路分析方法【工作任務(wù)1-2-2】門電路構(gòu)成的組合電路邏輯功能仿真測試任務(wù)1-2 兩位加法器電路的設(shè)計與測試 (一) 十進(jìn)制 (Decimal) (xxx)10 或 (xxx)D 例如(3176.54)10 或(3176.54)D 數(shù)碼：0、1、2、3、4、5、6、7、8、91101 1100 510-1 110-2權(quán) 權(quán) 權(quán) 權(quán) 數(shù)碼所處位置不同時，所代表的數(shù)值不同 (11.51)1

49、0 進(jìn)位規(guī)律：逢十進(jìn)一，借一當(dāng)十10i 稱十進(jìn)制的權(quán) 10 稱為基數(shù) 0 9 十個數(shù)碼稱系數(shù)數(shù)碼與權(quán)的乘積，稱為加權(quán)系數(shù)十進(jìn)制數(shù)可表示為各位加權(quán)系數(shù)之和，稱為按權(quán)展開式 (3176.54)10 = 3103 + 1102 + 7101 + 6100 + 510-1 + 410-21 數(shù)制任務(wù)1-2 兩位加法器電路的設(shè)計與測試1-2-2 門電路構(gòu)成的組合邏輯電路的設(shè)計與測試【知識掃描1】數(shù)制和碼制 例如 0 + 1 = 1 1 + 1 = 10 11 + 1 = 100 10 1 = 1 (二) 二進(jìn)制 (Binary) (xxx)2 或 (xxx)B 例如 (1011.11)2 或 (1011

50、.11)B 數(shù)碼：0、1 進(jìn)位規(guī)律：逢二進(jìn)一，借一當(dāng)二 權(quán)：2i 基數(shù)：2 系數(shù)：0、1 按權(quán)展開式表示 (1011.11)2 = 123 + 022 + 121 + 120 + 12-1 + 12-2 將按權(quán)展開式按照十進(jìn)制規(guī)律相加，即得對應(yīng)十進(jìn)制數(shù)。= 8 + 0 + 2 + 1 + 0.5 + 0.25 (1011.11)2 = (11.75)10 = 11.75 (1011.11)2 = 123 + 022 + 121 + 120 + 12-1 + 12-21 數(shù)制任務(wù)1-2 兩位加法器電路的設(shè)計與測試1-2-2 門電路構(gòu)成的組合邏輯電路的設(shè)計與測試【知識掃描1】數(shù)制和碼制 (三) 八

51、進(jìn)制和十六進(jìn)制 進(jìn)制數(shù)的表示計數(shù)規(guī)律 基數(shù) 權(quán) 數(shù)碼八進(jìn)制 (Octal) (xxx)8 或(xxx)O逢八進(jìn)一，借一當(dāng)八 8 0 7 8i 十六進(jìn)制(Hexadecimal) (xxx)16 或(xxx)H 逢十六進(jìn)一，借一當(dāng)十六 16 0 9、A、B、C、D、E、F 16i例如 (437.25)8 = 482 + 381 + 780 + 28-1 + 58-2 = 256 + 24 + 7 + 0.25 + 0.078125 = (287.328125)10 例如(3BE.C4)16 = 3162 + 11161 + 14160 + 1216-1 + 416-2 = 768 + 176 +

52、 14 + 0.75 + 0.015625 = (958.765625)10 1 數(shù)制任務(wù)1-2 兩位加法器電路的設(shè)計與測試1-2-2 門電路構(gòu)成的組合邏輯電路的設(shè)計與測試【知識掃描1】數(shù)制和碼制 （四）數(shù)制間的轉(zhuǎn)換不同數(shù)制之間有關(guān)系嗎？十進(jìn)制、二進(jìn)制、八進(jìn)制、十六進(jìn)制對照表770111766011065501015440100433001132200102 11000110000000 十六八二 十F17111115E16111014D15110113C14110012B13101111A12101010 9111001981010008 十六八二 十1 數(shù)制任務(wù)1-2 兩位加法器電路的設(shè)計

53、與測試1-2-2 門電路構(gòu)成的組合邏輯電路的設(shè)計與測試【知識掃描1】數(shù)制和碼制1.500 1 整數(shù)0.750 01） 各種數(shù)制轉(zhuǎn)換成十進(jìn)制 2）十進(jìn)制轉(zhuǎn)換為二進(jìn)制例 將十進(jìn)制數(shù) (26.375)10 轉(zhuǎn)換成二進(jìn)制數(shù) 26 6 1 3 01 10 12(26 )10 = (11010 ) 2 2 21.000 1.37522220.375 2一直除到商為 0 為止 余數(shù) 按權(quán)展開求和整數(shù)和小數(shù)分別轉(zhuǎn)換 整數(shù)部分：除 2 取余法 小數(shù)部分：乘 2 取整法讀數(shù)順序讀數(shù)順序 .011 1301 數(shù)制任務(wù)1-2 兩位加法器電路的設(shè)計與測試1-2-2 門電路構(gòu)成的組合邏輯電路的設(shè)計與測試【知識掃描1】數(shù)制

54、和碼制 （四）數(shù)制間的轉(zhuǎn)換 每位八進(jìn)制數(shù)用三位二進(jìn)制數(shù)代替，再按原順序排列。八進(jìn)制二進(jìn)制3） 二進(jìn)制與八進(jìn)制間的相互轉(zhuǎn)換 二進(jìn)制八進(jìn)制(11100101.11101011)2 = (345.726)8 (745.361)8 = (111100101.011110001)2 補(bǔ)0(11100101.11101011)2 = ( ? )8 11100101.11101011 00 345726 從小數(shù)點開始，整數(shù)部分向左 (小數(shù)部分向右) 三位一組，最后不足三位的加 0 補(bǔ)足三位，再按順序?qū)懗龈鹘M對應(yīng)的八進(jìn)制數(shù) 。補(bǔ)011100101111010111 數(shù)制任務(wù)1-2 兩位加法器電路的設(shè)計與測試1

55、-2-2 門電路構(gòu)成的組合邏輯電路的設(shè)計與測試【知識掃描1】數(shù)制和碼制 （四）數(shù)制間的轉(zhuǎn)換 一位十六進(jìn)制數(shù)對應(yīng)四位二進(jìn)制數(shù)，因此二進(jìn)制數(shù)四位為一組。4）二進(jìn)制和十六進(jìn)制間的相互轉(zhuǎn)換 (10011111011.111011)2= (4FB.EC)16 (3BE5.97D)16 = (11101111100101.100101111101)2 補(bǔ) 0(10011111011.111011)2 = ( ? )16 10011111011.11101100 4FBEC0 十六進(jìn)制二進(jìn)制 :每位十六進(jìn)制數(shù)用四位二進(jìn)制數(shù)代替，再按原順序排列。補(bǔ) 010011111011111011二進(jìn)制十六進(jìn)制 : 從小

56、數(shù)點開始，整數(shù)部分向左(小數(shù)部分向右) 四位一組，最后不足四位的加 0 補(bǔ)足四位，再按順序?qū)懗龈鹘M對應(yīng)的十六進(jìn)制數(shù) 。1 數(shù)制任務(wù)1-2 兩位加法器電路的設(shè)計與測試1-2-2 門電路構(gòu)成的組合邏輯電路的設(shè)計與測試【知識掃描1】數(shù)制和碼制 （四）數(shù)制間的轉(zhuǎn)換例如 ：用四位二進(jìn)制數(shù)碼表示十進(jìn)制數(shù) 0 90000 0 0001 1 0010 2 0011 3 0100 40101 5 0110 6 0111 7 1000 8 1001 9將若干個二進(jìn)制數(shù)碼 0 和 1 按一定規(guī)則排列起來表示某種特定含義的代碼稱為二進(jìn)制代碼，簡稱二進(jìn)制碼。用數(shù)碼的特定組合表示特定信息的過程稱編碼 常用二進(jìn)制代碼 自然

57、二進(jìn)制碼 二 - 十進(jìn)制碼 格雷碼 奇偶檢驗碼 ASCII 碼 (美國信息交換標(biāo)準(zhǔn)代碼) 任務(wù)1-2 兩位加法器電路的設(shè)計與測試1-2-2 門電路構(gòu)成的組合邏輯電路的設(shè)計與測試【知識掃描1】數(shù)制和碼制2 碼制例如：用三位自然二進(jìn)制碼表示十進(jìn)制數(shù) 0 7： 000 0 001 1 010 2 011 3 100 4 101 5 110 6 111 7 (一) 自然二進(jìn)制碼 按自然數(shù)順序排列的二進(jìn)制碼 (二) 二-十進(jìn)制代碼 表示十進(jìn)制數(shù) 0 9 十個數(shù)碼的二進(jìn)制代碼 (又稱 BCD 碼 即 Binary Coded Decimal) 1 位十進(jìn)制數(shù)需用 4 位二進(jìn)制數(shù)表示，故 BCD 碼為 4

58、位。 4 位二進(jìn)制碼有 16 種組合，表示 0 9十個數(shù)可有多種方案，所以 BCD 碼有多種。 任務(wù)1-2 兩位加法器電路的設(shè)計與測試1-2-2 門電路構(gòu)成的組合邏輯電路的設(shè)計與測試【知識掃描1】數(shù)制和碼制2 碼制用 BCD 碼表示十進(jìn)制數(shù)舉例： (36)10 = ( 0011 0110)8421BCD (4.79)10 = ( 0100.01111009 )8421BCD (01010000)8421BCD = ( 50 )10 注意區(qū)別 BCD 碼與數(shù)制： (150)10 = (000101010000)8421BCD = (10010110)2 = (226)8 = (96)16 任務(wù)1

59、-2 兩位加法器電路的設(shè)計與測試1-2-2 門電路構(gòu)成的組合邏輯電路的設(shè)計與測試【知識掃描1】數(shù)制和碼制2 碼制格雷碼(Gray 碼，又稱循環(huán)碼) 0110最低位以 0110 為循環(huán)節(jié)次低位以 00111100 為循環(huán)節(jié)第三位以 0000111111110000 為循環(huán)節(jié).011001100110001111000011110000001111111100000000000011111111特點:相鄰項或?qū)ΨQ項只有一位不同典型格雷碼構(gòu)成規(guī)則 ：任務(wù)1-2 兩位加法器電路的設(shè)計與測試1-2-2 門電路構(gòu)成的組合邏輯電路的設(shè)計與測試【知識掃描1】數(shù)制和碼制2 碼制【知識掃描2】組合邏輯電路設(shè)計方法1-2-2 門電路構(gòu)成的組合邏輯電路的設(shè)計與測試（1）根據(jù)實際問題進(jìn)行邏輯抽象（邏輯假設(shè)）；（2）確定輸入變量、輸出變量之間的邏輯關(guān)系， 列出真值表；（3）根據(jù)真值表，確定邏輯函數(shù)表達(dá)式；（4）根據(jù)器件要求，變換邏輯函數(shù)表達(dá)式；（5）畫出邏輯電路圖；（6）電路裝接與調(diào)試；（7）電路邏輯功能檢測；（7）設(shè)計文檔的撰寫。任務(wù)1