計(jì)算機(jī)組成原理復(fù)習(xí)題(共22頁(yè))

1、 計(jì)算機(jī)組成(z chn)原理習(xí)題選擇題：1用16位字長(zhǎng)（其中一位符號(hào)位）表示定點(diǎn)小數(shù)(xiosh)時(shí)，所能表示的數(shù)值范圍是_。A.0N1-2-（16+1） B.0N1-2-16 C.0N1-2-（16-1） D.0N1運(yùn)算器雖有許多(xdu)部件組成，但核心部件是_。A.數(shù)據(jù)總線 B.算術(shù)邏輯運(yùn)算單元 C.多路開(kāi)關(guān) D.累加寄存器某計(jì)算機(jī)字長(zhǎng)32位，其存儲(chǔ)容量為4MB，若按字編址，它的尋址范圍是_。A. 1M B. 4MB C. 4M D. 1MB常用的虛擬存貯系統(tǒng)由_兩級(jí)存貯器組成，其中輔存是大容量的磁表面存貯器。A.主存-輔存 B.快存-主存 C.快存-輔存 D.通用寄存器-主存單地址指

2、令中為了完成兩個(gè)數(shù)的算術(shù)運(yùn)算，除地址碼指明的一個(gè)操作數(shù)以外，另一個(gè)數(shù)常需采用_。A.堆棧尋址方式 B.立即尋址方式 C.隱含尋址方式 D.間接尋址方式為確定下一條微指令的地址，通常采用斷定方式，其基本思想是_。A.用程序計(jì)數(shù)器PC來(lái)產(chǎn)生后繼微指令地址B.用微程序計(jì)數(shù)器PC來(lái)產(chǎn)生后繼微指令地址C.通過(guò)微指令順序控制字段由設(shè)計(jì)者指定或由設(shè)計(jì)者指定的判別字段控制產(chǎn)生后繼微指令地址D.通過(guò)指令中指定一個(gè)專門字段來(lái)控制產(chǎn)生后繼微指令地址7沒(méi)有外存貯器的計(jì)算機(jī)監(jiān)控程序可以存放在_。A RAM B ROM C RAM 和 ROM D CPU8在定點(diǎn)二進(jìn)制運(yùn)算其中，減法運(yùn)算一般通過(guò)_來(lái)實(shí)現(xiàn)A 原碼運(yùn)算的二進(jìn)制

3、減法器 B 補(bǔ)碼運(yùn)算的二進(jìn)制減法器 C 補(bǔ)碼運(yùn)算的十進(jìn)制加法器 D 補(bǔ)碼運(yùn)算的二進(jìn)制加法器9某計(jì)算機(jī)字長(zhǎng)32位，其存儲(chǔ)容量為 4 MB，若按半字編址，它的尋址范圍是_。A 04MB B 02MB C 02M D 01MB10.在虛擬存貯器中，當(dāng)程序正在執(zhí)行時(shí)，由_完成地址映射。A 程序員 B 編譯器 C 裝入程序 D 操作系統(tǒng)11.指令系統(tǒng)中采用不同尋址方式的目的主要是_。 A 實(shí)現(xiàn)存貯程序和程序控制 B 縮短指令長(zhǎng)度，擴(kuò)大尋址空間，提高編程靈活性 C 可以直接訪問(wèn)外存 D 提供擴(kuò)展操作碼的可能并降低指令譯碼難度12用于筆記本電腦的外存儲(chǔ)器一般是_。 A 軟磁盤 B 硬磁盤 C 固態(tài)盤 D 光

4、盤 13周期(zhuq)挪用方式常用于_方式的輸入(shr)/輸出中 。A DMA B 中斷(zhngdun) C 程序傳送 D 通道 14計(jì)算機(jī)硬件能直接執(zhí)行的只有_。A.符號(hào)語(yǔ)言 B 機(jī)器語(yǔ)言 C 匯編語(yǔ)言 D 機(jī)器語(yǔ)言和匯編語(yǔ)言15.假定下列字符碼中有奇偶校驗(yàn)位，但沒(méi)有數(shù)據(jù)錯(cuò)誤，采用偶校驗(yàn)的字符碼是_。A.11001011 B.11010110 C.11000001 D.110010016運(yùn)算器的主要功能是進(jìn)行_。A.邏輯運(yùn)算 B.算術(shù)運(yùn)算 C.邏輯運(yùn)算與算術(shù)運(yùn)算 D.初等函數(shù)的運(yùn)算17某計(jì)算機(jī)字長(zhǎng)16位，它的存貯容量是64KB，若按字編址，那么它的尋址范圍是_。A.64K B.32K

5、C.64KB D.32KB18主存貯器和CPU之間增加cache的目的是_。A.解決CPU和主存之間的速度匹配問(wèn)題 B.擴(kuò)大主存貯器的容量C.擴(kuò)大CPU中通用寄存器的數(shù)量 D.擴(kuò)大外存的容量19用于對(duì)某個(gè)寄存器中操作數(shù)的尋址方式稱為_(kāi)尋址。A.直接 B.間接 C.寄存器直接 D.寄存器間接20系統(tǒng)總線中地址線的功能是_。A.選擇主存單元地址 B.選擇進(jìn)行信息傳輸?shù)脑O(shè)備C.選擇外存地址 D.指定主存和I/O設(shè)備接口電路的地址21在微型機(jī)系統(tǒng)中，外圍設(shè)備通過(guò)_與主板的系統(tǒng)總線相連接。A.適配器 B.設(shè)備控制器 C.計(jì)數(shù)器 D.寄存器22 某寄存器中的值有時(shí)是地址，因此只有計(jì)算機(jī)的_才能識(shí)別它。A.

6、譯碼器 B.判別程序 C.指令 D.時(shí)序信號(hào)23 存貯單元是指_。A.存放一個(gè)二進(jìn)制信息位的存貯元 B.存放一個(gè)機(jī)器字的所有存貯元集合C.存放一個(gè)字節(jié)的所有存貯元集合 D.存放兩個(gè)字節(jié)的所有存貯元集合24 相聯(lián)存貯器是按_進(jìn)行尋址的存貯器。A.地址指定方式 B.堆棧存取方式 C.內(nèi)容指定方式 D.地址指定與堆棧25 寄存器間接尋址方式中，操作數(shù)處在_。A.通用寄存器 B.主存單元 C.程序計(jì)數(shù)器 D.堆棧7 26 操作控制器的功能是_。A.產(chǎn)生時(shí)序信號(hào) B.從主存取出一條指令 C.完成指令操作的譯碼D.從主存取出指令，完成指令操作碼譯碼，并產(chǎn)生有關(guān)的操作控制信號(hào)，以解釋執(zhí)行該指令27通道對(duì)CP

7、U的請(qǐng)求形式是_。A.自陷 B.中斷 C.通道命令 D.跳轉(zhuǎn)指令28 某機(jī)字長(zhǎng)32位，其中1位符號(hào)位，31位表示尾數(shù)。若用定點(diǎn)整數(shù)表示，則最大正整數(shù)是_。A.+（231-1） B.+（230-1） C.+231 D.+23229 在定點(diǎn)運(yùn)算器中，無(wú)論采用雙符號(hào)(fho)位還是單符號(hào)位，必須有_，它一般(ybn)用_來(lái)實(shí)現(xiàn)(shxin)。A.譯碼電路 與非門 B.編碼電路 或非門C.溢出判斷電路 異或門 D.移位電路 與或非門30 雙端口存儲(chǔ)器所以能高速進(jìn)行讀寫，是因?yàn)椴捎胈。A.高速芯片 B.兩套相互獨(dú)立的讀寫電路C.流水技術(shù) D.新型器件31 多總線結(jié)構(gòu)的計(jì)算機(jī)系統(tǒng)，采用_方法，對(duì)提高系統(tǒng)的

8、吞吐能力最有效。A.多端口存貯器 B.提高主存的速度C.交叉編址多模存貯器 D.高速緩沖存貯器32 帶有處理器的設(shè)備一般稱為_(kāi)設(shè)備。A.智能化 B.交互式 C.遠(yuǎn)程通信 D.過(guò)程控制33下列表達(dá)式中正確的運(yùn)算結(jié)果為_(kāi)。A.（10101）2（2）10=（20202）2B.（10101）3（2）10=（20202）3C.（10101）3（3）10=（30303）3D.（101010）3-（20202）3=（11011）334某計(jì)算機(jī)字長(zhǎng)為32位，其存儲(chǔ)容量為16M32位，它的地址線和數(shù)據(jù)線的總和是_。A.16 B. 32 C. 64 D. 5635程序控制類指令的功能是_。A.進(jìn)行算術(shù)運(yùn)算和邏輯運(yùn)

9、算 B.進(jìn)行主存與CPU之間的數(shù)據(jù)傳送C.進(jìn)行CPU和I/O設(shè)備之間的數(shù)據(jù)傳送 D.改變程序執(zhí)行的順序36由于CPU內(nèi)部的操作速度較快，而CPU訪問(wèn)一次主存所花的時(shí)間較長(zhǎng)，因此機(jī)器周期通常用_來(lái)規(guī)定。A.主存中讀取一個(gè)指令字的最短時(shí)間 B.主存中讀取一個(gè)數(shù)據(jù)字的最長(zhǎng)時(shí)間C.主存中寫入一個(gè)數(shù)據(jù)字的平均時(shí)間 D.主存中取一個(gè)數(shù)據(jù)字的平均時(shí)間37系統(tǒng)總線中控制線的功能是_。A.提供主存、I/O接口設(shè)備的控制信號(hào)和響應(yīng)信號(hào)B.提供數(shù)據(jù)信息C.提供時(shí)序信號(hào)D.提供主存、I/O接口設(shè)備的響應(yīng)信號(hào)38 _表示法主要用于表示浮點(diǎn)數(shù)中的階碼。A.原碼 B.補(bǔ)碼 C.反碼 D.移碼39.X補(bǔ)=1.X1X2X3X4

10、，當(dāng)滿足_時(shí)，X -1/2成立。A.X1=1，X2X4至少(zhsho)有一個(gè)為1 B.X1=1，X2X4任意(rny)C.X1=0，X2X4至少(zhsho)有一個(gè)為1 D.X1=0，X2X4任意40主存儲(chǔ)器是計(jì)算機(jī)系統(tǒng)中的記憶設(shè)備，它主要用來(lái)_。A.存放數(shù)據(jù) B.存放程序 C.存放微程序 D.存放數(shù)據(jù)和程序41以下四種類型指令中，執(zhí)行時(shí)間最長(zhǎng)的是_。A.RR型指令 B.RS型指令 C.SS型指令 D.程序控制指令42單地址指令為了完成兩個(gè)數(shù)的算術(shù)運(yùn)算，除地址指明的一個(gè)操作數(shù)外，另一個(gè)操作數(shù)常采用_尋址方式。A.堆棧 B.立即 C.隱含 D.間接43下述I/O控制方式中，_主要由程序?qū)崿F(xiàn)。A

11、.PPU方式 B.中斷方式 C.DMA方式 D.通道方式44從器件角度看，計(jì)算機(jī)經(jīng)歷了四代變化。但從系統(tǒng)結(jié)構(gòu)看，至今絕大多數(shù)計(jì)算機(jī)仍屬于_型計(jì)算機(jī)。A.并行 B.馮.諾依曼 C.智能 D.實(shí)時(shí)處理45下列數(shù)中最大的數(shù)是_。A.（10011001）2 B.（227）8 C.（98）16 D.（152）1046EPROM是指_。A.讀寫存儲(chǔ)器 B.只讀存儲(chǔ)器 C.閃速存儲(chǔ)器 D.光擦除可編程只讀存儲(chǔ)器47流水CPU是由一系列叫做“段”的處理線路所組成。和具備m個(gè)并行部件的CPU相比，一個(gè)m段流水CPU_。A.具備同等水平的吞吐能力 B.不具備同等水平的吞吐能力C.吞吐能力小于前者的吞吐能力 D.吞

12、吐能力大于前者的吞吐能力48在集中式總線仲裁中，_方式響應(yīng)時(shí)間最快，_方式對(duì)電路故障最敏感。A.菊花鏈 B.獨(dú)立請(qǐng)求 C.計(jì)數(shù)器定時(shí)查詢 二填空題1IEEE754標(biāo)準(zhǔn)，一個(gè)浮點(diǎn)數(shù)由A_、階碼E、尾數(shù)M三個(gè)域組成。其中階碼E的值等于指數(shù)的B_加上一個(gè)固定C_。相聯(lián)存儲(chǔ)器不按地址而是按A_訪問(wèn)的存儲(chǔ)器，在cache中用來(lái)存放B_，在虛擬存儲(chǔ)器中用來(lái)存放C_。CPU從主存取出一條指令并執(zhí)行該指令的時(shí)間叫做A_，它常用若干個(gè)B_來(lái)表示，而后者又包含有若干個(gè)C_。 4.每一種外設(shè)都是在它自己的A_控制下進(jìn)行工作，而A則通過(guò)B_和C_相連，并受C控制。5. 在計(jì)算機(jī)系統(tǒng)中，CPU對(duì)外圍設(shè)備的管理處程序查詢

13、(chxn)方式、程序中斷方式外，還有A_方式(fngsh)，B_方式(fngsh)，和C_方式。6存儲(chǔ)器的技術(shù)指標(biāo)有A_、B_、C_和存儲(chǔ)器帶寬。7尋址方式根據(jù)操作數(shù)的A_位置不同，多使用B_型和C_型。8.PCI總線采用A_協(xié)議和B_仲裁策略，具有C_能力。9.計(jì)算機(jī)系統(tǒng)中的存儲(chǔ)器分為A_和B_。在CPU執(zhí)行程序時(shí)，必須將指令存放在C_中。10 為了實(shí)現(xiàn)運(yùn)算器的A_，采用了B_進(jìn)位、C_乘除法等并行技術(shù)。11 閃速存儲(chǔ)器能提供高性能、低功耗、高可靠性以及A_能力，為現(xiàn)有的B_體系結(jié)構(gòu)帶來(lái)巨大變化，因此作為C_用于便攜式電腦中。12 CPU中，保存當(dāng)前正在執(zhí)行的指令的寄存器為A_，保存下一條

14、執(zhí)行的指令的地址的寄存器為B_，保存CPU訪存地址的寄存器為C_。13 Cache是一種A_存儲(chǔ)器，是為了解決CPU和主存之間B_不匹配而采用的一項(xiàng)重要的硬件技術(shù)?，F(xiàn)發(fā)展為C_體系。14 一個(gè)較完善的指令系統(tǒng)應(yīng)包含A_類指令，B_類指令，C_類指令，程序控制類指令，I/O類指令，字符串類指令，系統(tǒng)控制類指令。15 并行處理技術(shù)已經(jīng)成為計(jì)算機(jī)發(fā)展的主流。它可貫穿于信息加工的各個(gè)步驟和階段概括起來(lái)，主要有三種形式：A_并行；B_并行；C_并行。16 為了解決多個(gè)A_同時(shí)競(jìng)爭(zhēng)總線，B_必須具有C_部件。17.多個(gè)用戶共享主存時(shí)，系統(tǒng)應(yīng)提供A_。通常采用的方法是B_保護(hù)和C_保護(hù)，并用硬件來(lái)實(shí)現(xiàn)。18

15、RISC指令系統(tǒng)最大特點(diǎn)是：A_；B_固定；C_種類少。19流水CPU是以A_為原理構(gòu)造的處理器，是一種非常B_的并行技術(shù)。目前的C_微處理器幾乎無(wú)一例外地使用了流水技術(shù)。20.衡量總線性能的重要指標(biāo)是A_。它定義為本身所能達(dá)到的最高B_。PCI總線的指標(biāo)可達(dá)C_。21.計(jì)算機(jī)系統(tǒng)中，下列部件都能夠(nnggu)存儲(chǔ)信息：主存CPU內(nèi)的通用寄存器cache磁帶(cdi)磁盤(c pn)。按照CPU存取速度排列，由快到慢依次為A_，其中，內(nèi)存包括B_；屬于外存的是C_。22.總線同步定時(shí)協(xié)議中，事件出現(xiàn)在總線的A_由B_信號(hào)確定，C_周期的長(zhǎng)度是固定的。23 Cache是一種A_存儲(chǔ)器，是為了解

16、決CPU和B_之間C_上不匹配而采用的一項(xiàng)重要硬件技術(shù)。24當(dāng)今的CPU芯片除了包括定點(diǎn)運(yùn)算器、操作控制器外，還包括A_、B_運(yùn)算器和C_管理部件。25按照總線仲裁電路的A_不同，總線仲裁有B_仲裁和C_仲裁兩種方式。26DMA和CPU分時(shí)使用內(nèi)存的三種方式是：A_，B_，C_。27中斷處理需要有中斷A_，中斷B_產(chǎn)生，中斷C_等硬件支持。28.字符信息是A_數(shù)據(jù)，它處理B_領(lǐng)域的問(wèn)題。國(guó)際上采用的字符系統(tǒng)是七單元的C_碼。29.指令格式中，操作碼字段表征指令的A_，地址碼字段指示B_。微型機(jī)中多采用C_混合方式的指令格式。30并行處理技術(shù)已經(jīng)成為計(jì)算機(jī)技術(shù)發(fā)展的主流。從原理上概括，主要有三種

17、形式：A_并行，B_并行，C_并行。31總線有A_特性、B_特性、C_特性、D_特性，因此必須標(biāo)準(zhǔn)化。三綜合題1.證明： x+y移=x移+y補(bǔ) （mod 2n+1）;由移碼定義有x移=2n + x 2n x -2n ,同時(shí)由補(bǔ)碼的定義y補(bǔ)=2n+1+y x移+y補(bǔ)=2n + x+2n+1+y =2n+1+(2n+(x+y) 即 x+y移 = x移+y補(bǔ) (mod 2n+1)2.某機(jī)主存容量為64K*16位，才用單字長(zhǎng)，單地址指令，共有60條。試采用直接，間接，變址這四種尋址方式設(shè)計(jì)指令格式，并說(shuō)明每一種尋址方式的尋址范圍及有效地址計(jì)算方法。3某機(jī)采用微程序控制器設(shè)計(jì)，已知每條機(jī)器指令的執(zhí)行過(guò)程

18、均可分解成8條微指令組成的微程序，該機(jī)指令系統(tǒng)采用6位定長(zhǎng)操作碼格式，控制存儲(chǔ)器至少能容納多少條微指令，如何確定機(jī)器指令操作碼與該指令微程序的起始地址的對(duì)應(yīng)關(guān)系，請(qǐng)給出具體方案。4.證明(zhngmng) -Y補(bǔ) = +-Y。解：因?yàn)?yn wi) x y補(bǔ) = x 補(bǔ) + -y 補(bǔ) 所以(suy) -y 補(bǔ) = x - y 補(bǔ) - x 補(bǔ) 又因?yàn)?y 補(bǔ) + x 補(bǔ) = x + y 補(bǔ) (1) 所以 y 補(bǔ) = x + y 補(bǔ) - x 補(bǔ) (2)+ (2) : y 補(bǔ) + -y 補(bǔ) = x y 補(bǔ) + x + y 補(bǔ) - x 補(bǔ) - x 補(bǔ) = x 補(bǔ)- y 補(bǔ) + x 補(bǔ) + y 補(bǔ)- x

19、 補(bǔ) - x 補(bǔ) = 0 所以：- y 補(bǔ) = -y 補(bǔ)IRoutG + -YinXinR0inR0outB總線A總線DRoutDRinARinARDRR0R2R1ALUR3YPCoutPCinIRinIRPCXR/M5參見(jiàn)圖B12.1的數(shù)據(jù)通路，畫出指令“STA,R1,(R2)”的指令周期流程圖，其含義是將寄存器R1的內(nèi)容傳送至（R2）地址的存儲(chǔ)器單元中。標(biāo)出各微操作信號(hào)序列。 SHAPE * MERGEFORMAT 圖B12.1解： PCAR PCO ，G ，ARi MDR 取 R / W = 1 (讀) 指 DRIR DRO ，G ，IRi 譯碼 R2AR R2O ，G ，ARi 執(zhí) R

20、1DR 行 指 R1O , G , DRi 令 DRM R / W = 0 (寫)圖B12.36 機(jī)器字長(zhǎng)32位，主存容量為1MB，16個(gè)通用寄存器，共32條指令(zhlng)，請(qǐng)?jiān)O(shè)計(jì)雙地址指令格式，要求有立即數(shù)、直接、寄存器、寄存器間接、變址、相對(duì)六種尋址方式。解：根據(jù)題意，有32種操作碼，故OP字段占5位，16個(gè)通用寄存器各占4位（源、目的）；尋址模式字段X占3位；剩余字段D為立即數(shù)和直接(zhji)尋址使用，指令格式如下：5位 3位 4位 4位 16位OPX源目的D尋址模式定義如下(rxi)： X=000, 立即數(shù)=D X=001, 直接尋址，E=D X=010, 寄存器直接尋址 X=0

21、11, 寄存器間接尋址, E=(R) X=100, 變址尋址，E=(R) +D X=101, 相對(duì)尋址，E=(PC)+D十請(qǐng)?jiān)谙卤碇刑顚慍ISC和RISC的主要特征對(duì)比比較內(nèi)容CISCRISC指令系統(tǒng)指令數(shù)目指令格式尋址方式指令字長(zhǎng)可訪存指令各種指令使用頻率各種指令執(zhí)行時(shí)間優(yōu)化編譯實(shí)現(xiàn)程序源代碼長(zhǎng)度控制器實(shí)現(xiàn)方式軟件系統(tǒng)開(kāi)發(fā)時(shí)間解：根據(jù)傳輸速率，磁盤優(yōu)先權(quán)最高，磁帶(cdi)次之，打印機(jī)最低。如下圖：、比較內(nèi)容CISCRISC指令系統(tǒng)復(fù)雜、龐大簡(jiǎn)單、精簡(jiǎn)指令數(shù)目一般大于200一般小于100指令格式一般大于4一般小于4尋址方式一般大于4一般小于4指令字長(zhǎng)不固定等長(zhǎng)可訪存指令不加限定只有LOAD/

22、STORE指令各種指令使用頻率相差很大相差不大各種指令執(zhí)行時(shí)間相差很大絕大多數(shù)在一個(gè)周期內(nèi)完成優(yōu)化編譯實(shí)現(xiàn)很難較容易程序源代碼長(zhǎng)度較短較長(zhǎng)控制器實(shí)現(xiàn)方式絕大多數(shù)為微程序控制絕大部分為硬布線控制軟件系統(tǒng)開(kāi)發(fā)時(shí)間較短較長(zhǎng)7、一臺(tái)處理機(jī)具有如下(rxi)指令格式：。 6位 2位 3位 3位OPX源寄存器目標(biāo)寄存器地址 其格式(g shi)表明有8個(gè)通用寄存器（長(zhǎng)度16位），X為指定的尋址模式，主存最大容量為256 K字假設(shè)不用通用寄存器也能直接訪問(wèn)主存的每一個(gè)操作數(shù)，并假設(shè)操作碼域OP=6位，請(qǐng)問(wèn)地址碼域應(yīng)該分配多少位？指令字長(zhǎng)度應(yīng)有多少位？解：因?yàn)?18=256K字，地址域=18位操作碼域=6位指

23、令長(zhǎng)度=18+3+3+6+2=32位8、假設(shè)某計(jì)算機(jī)的運(yùn)算器框圖如圖B13.1所示，其中ALU為16位的加法器（高電平工作），SA 、SB為16位鎖存器，4個(gè)通用寄存器由D觸發(fā)器組成，Q端輸出，其讀寫控制如下表所示： 讀控制(kngzh) 寫控制RRA0RA1選擇WWA0WA1選擇111100011X0101xR0R1R2R3不讀出111100011x0101xR0R1R2R3不寫入SBALU16LDSBRW寫選擇讀選擇RA0RA1WA0WA1ALU SA SB 4個(gè)通用寄存器LDSAB ALUCLR SHAPE * MERGEFORMAT 圖B13.1要求(yoqi)：（1）設(shè)計(jì)微指令格式。

24、 （2）畫出ADD，SUB兩條微指令程序(chngx)流程圖（不編碼）。解：微指令字長(zhǎng)12位，微指令格式如下：0 1 2 3 4 5 6 7 8 9 10 11RA0RA1WA0WA1RWLDSALDSBSBALUBALUCLR各字段意義如下：RA0RA1讀R0R3的選擇控制。 WA0WA1寫R0R3的選擇控制。LDSA打入SA的控制信號(hào)。 LDSB打入SB的控制信號(hào)。SBALU傳送SB的控制信號(hào)。BALU傳送B的控制信號(hào)。CLR清暫存器SB為零的信號(hào)。 一段微程序結(jié)束，轉(zhuǎn)入取機(jī)器指令的控制信號(hào)。R 通用寄存器讀命令 W通用寄存器寫命令(2)流程圖如圖B13.2。解：微指令字長(zhǎng)12位，微指令格

25、式(g shi)如下：0 1 2 3 4 5 6 7 8 9 10 11RA0RA1WA0WA1RWLDSALDSBSBALUBALUCLR各字段意義(yy)如下：RA0RA1讀R0R3的選擇(xunz)控制。 WA0WA1寫R0R3的選擇控制。LDSA打入SA的控制信號(hào)。 LDSB打入SB的控制信號(hào)。SBALU傳送SB的控制信號(hào)。BALU傳送B的控制信號(hào)。CLR清暫存器SB為零的信號(hào)。 一段微程序結(jié)束，轉(zhuǎn)入取機(jī)器指令的控制信號(hào)。R 通用寄存器讀命令 W通用寄存器寫命令10、CPU執(zhí)行(zhxng)一段程序時(shí)，cache完成(wn chng)存取的次數(shù)為5000次，主存完成存取的次數(shù)為200次

26、。已知cache存取周期(zhuq)為40ns，主存存取周期為160ns。求：1Cache 命中率H。2Cache/主存系統(tǒng)的訪問(wèn)效率e。3平均訪問(wèn)時(shí)間Ta。解： = 1 * GB3 命中率 H = Nc/（Nc+Nm） = 5000/（5000+2000）=5000/5200=0.96 = 2 * GB3 主存慢于cache的倍率 R = Tm/Tc=160ns/40ns=4訪問(wèn)效率：（）+（）. = 3 * GB3 平均訪問(wèn)時(shí)間 .n11、CPU執(zhí)行一段程序時(shí)，cache完成存取的次數(shù)為3800次，主存完成存取的次數(shù)為200次，已知cache存取周期為50ns，主存為250ns，求cach

27、e / 主存系統(tǒng)的效率和平均訪問(wèn)時(shí)間。解 ：命中率 H = Ne / （NC + Nm） = 3800 / (3800 + 200) = 0.95主存慢于cache的倍率(bi l) ：r = tm / tc = 250ns / 50ns = 5訪問(wèn)(fngwn)效率 ：e = 1 / r + (1 r)H = 1 / 5 + (1 5)0.95 = 83.3%平均(pngjn)訪問(wèn)時(shí)間 ：ta = tc / e = 50ns / 0.833 = 60ns12、指令格式結(jié)構(gòu)如下，試分析指令格式及尋址方式特點(diǎn)。15 10 7 4 3 0OP源寄存器變址寄存器位移量（16位）解：指令格式與尋址方式

28、特點(diǎn)如下：二地址指令，用于訪問(wèn)存儲(chǔ)器。操作碼字段可指定64種操作。RS型指令，一個(gè)操作數(shù)在通用寄存器（共16個(gè)），另一個(gè)操作數(shù)在主存中。有效地址可通過(guò)變址尋址求得，即有效地址等于變址寄存器（共16個(gè)）內(nèi)容加上位移量。13、機(jī)器字長(zhǎng)16位，定點(diǎn)表示，尾數(shù)15位，數(shù)符1位，問(wèn)：（1）定點(diǎn)原碼整數(shù)表示時(shí)，最大正數(shù)是多少？最小負(fù)數(shù)是多少？（2）定點(diǎn)原碼小數(shù)表示時(shí)，最大正數(shù)是多少？最小負(fù)數(shù)是多少？解：（1）最大正數(shù) 0 11 111 111 111 111 111 111 111 111 111 11 X=1+(1-2-23)2127 （2）最小正數(shù) 0 00 000 000 000 000 000 0

29、00 000 000 000 00 X=1.02-128 （3）最大負(fù)數(shù) 1 00 000 000 000 000 000 000 000 000 000 00 X= -1.02-128 （4）最小負(fù)數(shù) 1 11 111 111 111 111 111 111 111 111 111 11X=-1+(1-2-23)212715、指令格式如下所示。OP為操作碼字段，試分析指令格式的特點(diǎn)。 31 26 22 18 17 16 15 0 OP 源寄存器 變址寄存器 偏移量解：（1）操作碼字段為6位，可指定26 = 64種操作，即64條指令。 （2）單字長(zhǎng)（32）二地址指令。 （3）一個(gè)操作數(shù)在源寄存

30、器（共有16個(gè)），另一個(gè)操作數(shù)在存儲(chǔ)器中（由變址寄存器內(nèi)容 + 偏移量 決定），所以是RS型指令。 （4）這種指令結(jié)構(gòu)用于訪問(wèn)存儲(chǔ)器。16、如圖B15.1（A）是某SRAM的寫入時(shí)序(sh x)圖，其中R/是讀寫命令(mng lng)控制線，R/線為低電平時(shí)，存貯器按給定(i dn)地址把數(shù)據(jù)線上的數(shù)據(jù)寫入存貯器。請(qǐng)指出圖中寫入時(shí)序的錯(cuò)誤，并畫出正確的寫入時(shí)序圖。 圖B15.1 解：寫入存貯器時(shí)時(shí)序信號(hào)必須同步。通常，當(dāng)R/線加負(fù)脈沖時(shí)，地址和數(shù)據(jù)線的電平必須是穩(wěn)定的。當(dāng)R/線一達(dá)到邏輯0電平時(shí)，數(shù)據(jù)立即被存貯。因此，當(dāng)R/線處于低態(tài)時(shí)，如果數(shù)據(jù)線改變了數(shù)值，那么存貯器將存貯新的數(shù)據(jù)。同樣，當(dāng)

31、R/處于低態(tài)時(shí)地址線發(fā)生了變化，那么同樣的數(shù)據(jù)將存貯到新的地址（或）。正確的寫入如下圖 圖B15.318、某機(jī)字長(zhǎng)32位，定位表示，尾數(shù)31位，數(shù)符1位，問(wèn)：定點(diǎn)原碼整數(shù)表示時(shí)，最大正數(shù)是多少？最小負(fù)數(shù)是多少？定點(diǎn)原碼小數(shù)表示時(shí)，最大正數(shù)是多少？最小負(fù)數(shù)是多少？ 19、（9分）某機(jī)有8條微指令I(lǐng)1-I8，每條微指令所包含的微指令控制信號(hào)如表所示， a-j分別對(duì)應(yīng)10種不同性質(zhì)的微命令信號(hào)，假設(shè)一條微指令的控制字段為8位，請(qǐng)安排微指令的控制字段格式。微指令微指令信號(hào)abcdfgijehI1I2I3I4I5I6I7I8 圖B17.2解：為了壓縮指令字的長(zhǎng)度，必須設(shè)法把一個(gè)(y )微指令周期中的互斥

32、性微命令信號(hào)組合在一個(gè)小組中，進(jìn)行分組譯碼。經(jīng)分析(fnx)，（e ,f ,h）和（b, i, j）可分別(fnbi)組成兩個(gè)小組或兩個(gè)字段，然后進(jìn)行譯碼，可得六個(gè)微命令信號(hào)，剩下的a, c, d, g 四個(gè)微命令信號(hào)可進(jìn)行直接控制，其整個(gè)控制字段組成如下： 01e 01b 直接控制 10f 10i a c d g 11h 11j 4位 2位 2位 20用512K*16位的FLASH存儲(chǔ)器芯片組成一個(gè)2M*32的半導(dǎo)體只讀存儲(chǔ)器，試問(wèn)： 1）數(shù)據(jù)寄存器多少位？ 2）地址寄存器多少位？ 3）共需要多少個(gè)這樣的器件？4）畫出此存儲(chǔ)器的組成框圖.解數(shù)據(jù)寄存器32位地址寄存器23位共需要8片F(xiàn)LASH

33、存儲(chǔ)器的組成原理入圖B17.4 A22A21A20A2D31D0D15D0D31D160123FLASH512K16數(shù)據(jù)寄存器地址寄存器512K16CPU2:4譯碼器32位23位03圖B17.421、下表刊出Pentium的尋址方式有效(yuxio)地址E算法，請(qǐng)?jiān)诘?列中填寫尋址方式名稱。序號(hào)尋址方式名稱有效地址E算法說(shuō)明（1）操作數(shù)在指令中（2）操作數(shù)在某個(gè)寄存器內(nèi)，指令給出寄存器號(hào)（3）E=DDisp為偏移量（4）E=(B)B為基址寄存器（5）E=(B)+D（6）E=(I)S+DI為變址寄存器，S為比例因子（1，2，4，8）（7）E=(B)+(I)+D（8）E=(B)+(I)S+D（9）

34、指令地址=(PC)+DPC為程序計(jì)數(shù)器或當(dāng)前指令指針寄存器解立即(lj)寄存器直接(zhji)基址(j zh)基址+偏移量比例變址+偏移量基址+變址+偏移量基址+比例變址+偏移量相對(duì)22、某微機(jī)指令格式如下所示： 15 10 9 8 7 0OPXD 格式中 D 為位移量，X為尋址方式特征值： X=00 , 直接尋址； X=01, 用變址寄存器R1進(jìn)行變址 X=10, 用變址寄存器R2進(jìn)行變址 X=11, 相對(duì)尋址 設(shè)（PC）=1234H，（R1）=0037H,(R2)=1122H,(.H代表十六進(jìn)制數(shù))，請(qǐng)確定如下指令的有效地址： （1）4420H (2) 2244H (3)1322H (4)

35、3521H (5)6723H解 1）X=00 , D=20H ,有效地址E=20H 2) X=10 , D=44H ,有效地址E=1122H+44H=1166H 3) X=11 , D=22H ,有效地址E=1234H+22H=1256H 4) X=01 , D=21H ,有效地址E=0037H+21H=0058H 5) X=11 , D=23H ,有效地址 E=1234H+23H=1257H25、刷新存儲(chǔ)器的重要性能指標(biāo)是它的帶寬。實(shí)際工作時(shí)，顯示適配器的幾個(gè)功能部件要采用刷新存儲(chǔ)器的帶寬。假定總帶寬60%用于刷新屏幕，保留40%帶寬用于其他非刷新功能。若顯示工作方式采用分辨率為102410

36、24，顏色深度為3B，刷新速率為72Hz，計(jì)算刷新存儲(chǔ)器總帶寬是多少？刷新存儲(chǔ)器容量分辨率每個(gè)像素點(diǎn)顏色深度 102410243B3MB 刷新存儲(chǔ)器帶寬刷新存儲(chǔ)器容量刷新速率 3MB72/S216MB/S 刷新存儲(chǔ)器的總帶寬應(yīng)為 216MB/S100/60360MB/S4.設(shè)主存容量(rngling)為512KB，Cache容量為4KB，每個(gè)字塊為16個(gè)字,每個(gè)字32位.(按字節(jié)尋址)（1）Cache地址(dzh)有多少位?可容納多少塊。（2）主存地址有多少(dusho)位?可容納多少塊（3）在直接映射方式下,主存的第幾塊映射到cache中第5塊(設(shè)初始字塊為第一塊（4）直接映射方式下，主存地

37、址字段的位數(shù)分配.三、某機(jī)字長(zhǎng)64位，共有180條機(jī)器指令，指令單字長(zhǎng)，等長(zhǎng)操作碼，CPU內(nèi)部設(shè)有100個(gè)64位長(zhǎng)的通用寄存器，存儲(chǔ)器按字節(jié)編址，指令中可采用10種不同的尋址方式。1、設(shè)計(jì)出直接尋址的單操作數(shù)指令格式，并說(shuō)明可直接尋址的最大存儲(chǔ)空間；2、設(shè)計(jì)出“寄存器存儲(chǔ)器”型雙操作數(shù)指令格式，并說(shuō)明可直接尋址的最大存儲(chǔ)空間。四、某機(jī)字長(zhǎng)32位，指令單字長(zhǎng)，每個(gè)地址長(zhǎng)度為10位，則三地址指令、二地址指令、一地址指令和無(wú)地址指令各最多有多少條？若要求三地址指令有4條，則其它類指令各有多少條？五、 某機(jī)字長(zhǎng)16位，CPU系統(tǒng)總線中包含16條地址線(A15A0)、8條數(shù)據(jù)線(D7D0)和1條控制線(

38、WE)，I/O端口與主存儲(chǔ)器統(tǒng)一編址，256個(gè)I/O端口占用低端的256個(gè)地址。存儲(chǔ)器按字節(jié)編址，目前使用的存儲(chǔ)器總?cè)萘繛?6KB，擬采用4K4(位)的RAM芯片構(gòu)成，要求其地址范圍為1000H4FFFH。(1)需要多少RAM芯片 (2)畫出CPU與存儲(chǔ)器和I/O端口的連接圖六、某機(jī)字長(zhǎng)32位，采用斷定方式的微程序控制器，共有機(jī)器指令20條，20個(gè)微程序共包含50條微指令，微指令控制字段采用直接和編碼控制相結(jié)合的水平型格式。已知共有40個(gè)微命令構(gòu)成三個(gè)相斥類的微命令組，分別包含5個(gè)、8個(gè)和10個(gè)微命令，其它微命令采用直接控制方式，可判定的外部條件為4。（1）設(shè)計(jì)出微指令具體格式（2）控制存儲(chǔ)器

39、的容量是多少？（3）畫出該控制器結(jié)構(gòu)框圖七、CPU與I/O端口交換信息的方式有哪幾種？對(duì)各種方式作簡(jiǎn)要說(shuō)明。例1、某微程序控制器中，采用水平型直接控制的微指令格式，斷定方式。已知全機(jī)共有微命令20個(gè)，可判定的外部條件有4個(gè)，控制存儲(chǔ)器容量為12830（位）。（1）設(shè)計(jì)出微指令具體格式（2）畫出該控制器結(jié)構(gòu)框圖例2、某機(jī)字長(zhǎng)32位，采用斷定方式的微程序控制器，共有機(jī)器指令20條，20個(gè)微程序共包含50條微指令，微指令控制字段采用直接和編碼控制相結(jié)合的水平型格式。已知共有40個(gè)微命令構(gòu)成三個(gè)相斥類的微命令組，分別包含5個(gè)、8個(gè)和10個(gè)微命令，其它微命令采用直接控制方式，可判定的外部條件為4。（1）

40、設(shè)計(jì)出微指令具體格式（2）控制存儲(chǔ)器的容量是多少？（3）畫出該控制器結(jié)構(gòu)(jigu)框圖1.某機(jī)字長(zhǎng)(z chn)32位，浮點(diǎn)表示(biosh)時(shí)，階碼占8位，尾數(shù)占24位，各包含一個(gè)符號(hào)位。問(wèn)：(1)帶符號(hào)定點(diǎn)小數(shù)的最大表示范圍是多少？(2)帶符號(hào)定點(diǎn)整數(shù)的最大表示范圍是多少？(3)浮點(diǎn)表示時(shí)，最大的正數(shù)是多少？(4)浮點(diǎn)表示時(shí)，最大的負(fù)數(shù)是多少？(1)帶符號(hào)定點(diǎn)小數(shù)的最大表示范圍是多少？(2)帶符號(hào)定點(diǎn)整數(shù)的最大表示范圍是多少？(3)浮點(diǎn)表示時(shí)，最大的正數(shù)是多少？(4)浮點(diǎn)表示時(shí)，最大的負(fù)數(shù)是多少？(1) -1+(1-2-31)(2) -2+31+ (2+31-1)(3)(1-2-23)*

41、 2+127(4)- 2-23* 2-1282、某機(jī)字長(zhǎng)16位，CPU系統(tǒng)總線中包含16條地址線(A15A0)、8條數(shù)據(jù)線(D7D0)和1條控制線(WE)，I/O端口與主存儲(chǔ)器統(tǒng)一編址，256個(gè)I/O端口占用低端的256個(gè)地址。存儲(chǔ)器按字節(jié)編址，目前使用的存儲(chǔ)器總?cè)萘繛?6KB，擬采用4K4(位)的RAM芯片構(gòu)成，要求其地址范圍為1000H4FFFH。(1)需要多少RAM芯片 (2)畫出CPU與存儲(chǔ)器和I/O端口的連接圖解：要點(diǎn)： (1)8片 (2)地址線：A15 A14 A13 A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 0 0 0 1 0 0 0 0

42、 0 0 0 0 0 0 0 0 . . . . 0 1 0 0 1 1 1 1 1 1 1 1 1 1 1 1 片內(nèi)尋址12條地址線A11A0，譯碼用A14A12,可采用38譯碼器，譯碼器輸出端Y1，Y2，Y3，Y4分別接四組存儲(chǔ)器芯片。 Y0與A11A8 相與后接I/O端口的片選端。 A15接譯碼器使能端。、某機(jī)字長(zhǎng)(z chn)32位，共有機(jī)器指令100條。指令為單字長(zhǎng)，等長(zhǎng)操作碼。CPU內(nèi)部有通用寄存器32個(gè)，可作變址寄存器用。存儲(chǔ)器按字節(jié)編址。指令擬采用直接尋址、間接尋址、變址尋址和相對(duì)尋址等4中尋址方式。1、分別畫出采用(ciyng)4種不同尋址方式的單地址指令的指令格式；2、采用直接尋址和間接(jin ji)尋址方式時(shí)，可直接尋址的存儲(chǔ)器空間各是多少？3、寫出4種尋址方式下，有效地址E的表達(dá)式。解：1、直接尋址OP X XD間接尋址OP X XD相對(duì)尋址OP X XD變址尋址OP X XD XXXXX 2、直接尋址方式，可尋址的存儲(chǔ)器空間為223字節(jié)。間接尋址方式，可尋址的存儲(chǔ)器空間為232字節(jié)。3、直接尋址：ED間接尋