S3C6410PCBlayout設(shè)計工藝建議---夜貓PCB工作室教學文稿

1、Good is good, but better carries it.精益求精，善益求善。S3C6410PCBlayout設(shè)計工藝建議-夜貓PCB工作室-基本上每個要設(shè)計S3C6410板子的客戶都問了很多關(guān)于6410PCB設(shè)計的工藝和層數(shù)建議等。今天我就把6410設(shè)計的工藝寫一下。S3C6410截止到今天我們工作室設(shè)計了不少于50個案子。今天就把每一個工藝要求都分析一下。6410CPU的引腳間距是0.5MM的。目前主要是采用了以下3個工藝設(shè)計比較多。1、采用6層或者8層的通孔設(shè)計。2、采用6層的盲孔埋孔工藝設(shè)計。3、采用8層的盲孔埋孔工藝設(shè)計。（推薦）分析以下以上三種工藝優(yōu)缺點1、因為641

2、0引腳間距是0.5MM的，采用通孔設(shè)計只能用6/14MIL的過孔設(shè)計，按照目前大陸的PCB生產(chǎn)廠家來說6MIL內(nèi)徑的通孔工藝幾乎沒有廠家能做，臺灣和國外有廠家能做，大陸就非常麻煩了。就算有的廠家能打樣幾片樣品，也是不愿意批量生產(chǎn)。報廢率太高。所以我不建議用這個工藝設(shè)計。2、采用6層盲孔埋孔工藝設(shè)計（1-2層4/8盲孔，2-5層8/16埋孔，5-6層4/8盲孔），早期有不少開發(fā)板廠家想為了降低成本采用這個工藝設(shè)計，不想采用8層設(shè)計。實際上跟8層設(shè)計的成本出入很小。因為6410的管腳是0.5MM的采用6層設(shè)計的話最小線寬/線距只能做到3.5MIL，因為采用6層設(shè)計兩個焊盤之間要拉出一條線。這條線在

3、CPU下只能線寬線距是3.5MIL了。國內(nèi)很多廠家最小線寬線距只能做到4MIL。當然跟我們工作室合作的廠家都能做到3MIL的線寬線距，不過費用還是要增加了。另外采用6層最大的缺陷是頂層底層都要走很多線，DDR部分的線也需要走到頂層和底層。這個就沒辦法做阻抗匹配了。6層工藝設(shè)計板子(兩個焊盤之間要拉出一條3MIL線寬和3MIL間距的走線)。HYPERLINK/blog/upfile/blog/images/20110930203338434.gift_blank8層工藝設(shè)計板子（兩個焊盤之間就不用拉線出來了）。3、建議采用3。8層盲孔埋孔工藝設(shè)計（1-2層4/8盲孔，2-7層8/16埋孔，7-8層4/8盲孔），頂層和底層盡量少走線，就算要走線也只能走些不重要的線。采用這個工藝最小線寬線距是4MIL。一般廠家都能做，而且對整個板子的穩(wěn)定性和性能都比用6層好，DDR部分可以嚴格按照需要的單端50R和差分100R做阻抗匹配。采用2的話用6層設(shè)計DDR部分有走線在頂層和底層。就沒辦法做阻抗了，沒有平面參考。2和3成本都差不多，大家看了應該理解了。想采用哪個工藝設(shè)