微機(jī)原理與接口技術(shù)第9章-常用可編程接口芯片課件

1、第9章 常用可編程接口芯片本章要點(diǎn)了解常用可編程接口芯片內(nèi)部結(jié)構(gòu)、特點(diǎn)和引腳功能掌握并行接口芯片8255A的工作方式、初始化流程和實(shí)際應(yīng)用掌握8251A與CPU的連接以及與外設(shè)連接、8251A的初始化流程和實(shí)際應(yīng)用掌握計(jì)數(shù)器/定時(shí)器8253的6種工作模式、初始化流程和實(shí)際應(yīng)用。了解DMA控制器8237A的編程結(jié)構(gòu)、工作原理、工作模式和編程應(yīng)用 9.1可編程并行接口芯片8255A9.1.1 8255A的內(nèi)部結(jié)構(gòu)及引腳18255A的內(nèi)部結(jié)構(gòu) 8255A的內(nèi)部結(jié)構(gòu)如圖9-1所示。它主要由三個(gè)數(shù)據(jù)端口、 A組控制和B組控制、讀寫控制邏輯電路和數(shù)據(jù)總線緩沖器四個(gè)部分組成 圖9-1 8255A的內(nèi)部結(jié)構(gòu)

2、三個(gè)數(shù)據(jù)端口A、B和C8255A有三個(gè)8位的數(shù)據(jù)端口，即端口A、端口B和端口C?？梢杂密浖顾鼈兎謩e作為輸入端口或輸出端口，其中當(dāng)端口A工作于方式2時(shí)，既可以作為輸入口同時(shí)又可作為輸出口。 控制字寄存器控制字寄存器電路由A組控制和B組控制兩部分組成。這兩組控制電路主要用來(lái)接收來(lái)自CPU的控制字和對(duì)C口按位置位/復(fù)位控制字，接收來(lái)自讀寫控制邏輯電路的讀寫命令，決定端口A和端口B的工作方式以及讀寫操作。 讀寫控制邏輯電路讀寫控制邏輯電路負(fù)責(zé)管理8255A的數(shù)據(jù)傳輸過(guò)程。它接收來(lái)自CPU的片選信號(hào)及來(lái)自系統(tǒng)地址總線的信號(hào)A1、A0和控制總線的信號(hào)RESET、等信號(hào)，并將它們組合形成A組和B組的控制命

3、令，以完成對(duì)數(shù)據(jù)、狀態(tài)和控制信息的傳輸。由端口地址A1A0和相應(yīng)控制信號(hào)組合起來(lái)可定義8255A的各端口的操作方式。、A1、A0、和等控制信號(hào)組合后所實(shí)現(xiàn)的操作如表9-1所示。 表9-1 A1，A0，和編碼功能表 數(shù)據(jù)總線緩沖器這是一個(gè)8位的雙向三態(tài)的數(shù)據(jù)總線緩沖器，8255A正是通過(guò)它與系統(tǒng)數(shù)據(jù)總線相連，用來(lái)輸入和輸出數(shù)據(jù)以及傳送CPU的控制字和8255A的狀態(tài)。28255A外部引腳功能 Intel8255A是雙列直插式40引腳可編程并行接口芯片，芯片引腳除了電源（26腳）和地線（7腳）外，可以分為與外設(shè)相連的信號(hào)和與CPU相連的信號(hào)兩組，如圖9-2所示。圖9-2 8255A的芯片引腳 與C

4、PU相連的信號(hào) RESET：復(fù)位信號(hào)。在RESET的下降沿，清除8255A控制字寄存器的內(nèi)容，并將三個(gè)端口置成輸入方式。 D7D0：8位數(shù)據(jù)總線。和CPU系統(tǒng)數(shù)據(jù)總線相連。 ：片選信號(hào)線。由譯碼電路的輸出端提供，低電平有效。只有當(dāng)=0時(shí)，8255A芯片被選中，讀/寫等控制信號(hào)對(duì)8255A才有效。 ：讀信號(hào)。與CPU的控制線相連，當(dāng)=0即有效時(shí)，CPU才能讀取通過(guò)8255A輸入的數(shù)據(jù)。 ：寫信號(hào)。與CPU的控制線相連，=0即有效時(shí)，CPU可以向8255A寫入控制字或通過(guò)8255A輸出數(shù)據(jù)。 A1，A0：端口選擇線。由于8255A內(nèi)部由三個(gè)數(shù)據(jù)端口和一個(gè)控制端口，它們都有獨(dú)立的地址，所以需要兩根地

5、址線對(duì)其分別編址，A1和A2的組合00、01、10和11分別選擇A口、B口、C口及控制端口。 與外設(shè)連接的信號(hào) 這部分引腳用于和外部設(shè)備相連接，包括24根數(shù)據(jù)線，其中A口、B口和C口各8根。 PA7PA0：8位A端口數(shù)據(jù)信號(hào)線。用來(lái)傳送通過(guò)A端口輸入/輸出的數(shù)據(jù)。 PB7PB0：8位B端口數(shù)據(jù)信號(hào)線。用來(lái)傳送通過(guò)B端口輸入/輸出的數(shù)據(jù)。 PC7PC0：8位C端口數(shù)據(jù)信號(hào)線。用來(lái)傳送通過(guò)C端口輸入/輸出的數(shù)據(jù)，或控制和狀態(tài)信號(hào)。 38255A的控制字 8255A可以通過(guò)指令在控制端口中設(shè)置控制字來(lái)決定它的工作，其控制字分為各端口的方式選擇控制字和C端口按位置1/0控制字兩種。各端口的方式選擇控制

6、字指出8255A的3個(gè)數(shù)據(jù)端口工作在哪一種工作方式，是輸入還是輸出，由D7=1標(biāo)識(shí)。C端口按位置1/0控制字可以使C口的某一置1或置0，由D7=0標(biāo)識(shí)。這兩個(gè)控制字必須由CPU寫入8255A的控制寄存器。 方式控制字 方式選擇控制字各位所表示的意義如圖9-3所示。其中端口A有三種工作方式，即方式0、方式1和方式2，端口B有兩種工作方式，即方式0和方式1，C口只有輸入和輸出。D7=1表示方式選擇控制字。圖9-3 8255A的方式控制字 端口C按位置1/0控制字 端口C的數(shù)位常常作為控制位或狀態(tài)位使用，因此在8255A中允許端口C中的各數(shù)位通過(guò)置位/復(fù)位控制字來(lái)單獨(dú)設(shè)置。8255A的置位/復(fù)位控制

7、字各位的功能如圖9-4所示。D7=0表示C口的置位/復(fù)位控制字。圖9-4 C端口按位置復(fù)位控制字 9.1.2 8255A的工作方式 從8255A初始化過(guò)程中的方式控制字可知：8255A的端口A可以工作在方式0、方式1、方式2三種方式，端口B可以工作在方式0、方式1兩種方式 1.方式0 方式0是一種基本的輸入輸出方式。在該方式下，可以通過(guò)方式控制字把端口A和端口B設(shè)為輸入口或輸出口。端口C可以分為兩個(gè)4位的端口使用，它也可以通過(guò)方式選擇字被設(shè)為輸入口或輸出口，但必須4位為一個(gè)整體，即C口上半部和下半部必須作為整體同時(shí)輸入或輸出。 方式0輸出數(shù)據(jù)時(shí)，地址信號(hào)必須提前有效且滯后消失，寫脈沖寬度至少有

8、400ns， 數(shù)據(jù)必須提前有效并保持一段時(shí)間 ，輸出時(shí)各信號(hào)之間的關(guān)系如圖9-5所示。圖9-5 8255A方式0寫時(shí)序圖 2. 方式1 方式1是一種選通的輸入輸出方式。和方式0相比較，兩者最重要的差別在于當(dāng)A端口和B端口用方式1進(jìn)行輸入輸出傳輸時(shí)，要利用端口C提供選通和應(yīng)答信號(hào)，而這些信號(hào)與端口C中的數(shù)位之間有著固定的對(duì)應(yīng)關(guān)系，這種關(guān)系不隨程序而變化（除非修改工作方式）。其基本特點(diǎn)是端口A和端口B可分別作為兩個(gè)數(shù)據(jù)口工作于方式1，且任何一個(gè)端口可以作為輸入口或輸出口獨(dú)立使用。如果8255A的端口A或端口B中只有一個(gè)端口工作于方式1，那么端口C中就有3位被規(guī)定為配合方式1工作的信號(hào)，端口C剩下的

9、數(shù)位仍可以作為輸入或輸出使用。（1）方式1輸入圖9-6是端口A和B工作于方式1輸入時(shí)各信號(hào)的示意圖。從圖9-6可以看出，A和B端口工作于方式1輸入時(shí)，C端口的PC0PC5作為端口A和B的選通和應(yīng)答信號(hào)，PC6和PC7未定義，可以通過(guò)方式控制字的D3位規(guī)定其作為數(shù)據(jù)的輸入或輸出位。圖9-6 8255A方式1輸入端口信號(hào)圖各控制信號(hào)功能如下： ：選通信號(hào)。由外設(shè)送往8255A，當(dāng)該信號(hào)有效時(shí)，8255A從外設(shè)接收一個(gè)8位數(shù)據(jù)，暫存在選定的數(shù)據(jù)口中，等待CPU通過(guò)輸入指令讀取。PC4作為A口的選通信號(hào)，PC2作為B口的選通信號(hào)。 IBF：輸入緩沖器滿信號(hào)。該信號(hào)有效時(shí)，表示當(dāng)前輸入緩沖器有新數(shù)據(jù)，供

10、CPU查詢。該信號(hào)由置位，由的后沿復(fù)位。PC5與A口對(duì)應(yīng)，PC1與B口對(duì)應(yīng)。 INTR：送往CPU的中斷請(qǐng)求信號(hào)。當(dāng)IBF和都有效時(shí)被置為高電平，即有效，向CPU發(fā)出中斷請(qǐng)求，CPU通過(guò)中斷服務(wù)讀取數(shù)據(jù)。A口使用PC3作為中斷請(qǐng)求信號(hào)，B口使用PC0。 INTE：中斷允許信號(hào)。只有在該信號(hào)有效時(shí)，8255A才能向CPU發(fā)出中斷申請(qǐng)，端口A通過(guò)PC4的置位使TNTEA信號(hào)有效，端口B通過(guò)PC2的置位使INTEB信號(hào)有效。（2）方式1輸出 圖9-7是端口A和B工作于方式1輸出時(shí)各信號(hào)的示意圖。從圖9-7可以看出，A和B端口工作于方式1輸出時(shí)，PC4和PC5未定義，可以通過(guò)方式控制字的D3位規(guī)定其作

11、為數(shù)據(jù)的輸入或輸出位。C端口的其余各位作為端口A和B的選通和應(yīng)答信號(hào) 圖9-7 8255A方式1輸出端口信號(hào)圖各控制信號(hào)功能如下： ：外設(shè)響應(yīng)信號(hào)。由外設(shè)送給8255A，表明外設(shè)已取走數(shù)據(jù)。A口使用PC6，B口使用PC1。 ：輸出緩沖器滿信號(hào)。由8255A送往外設(shè)，供外設(shè)查詢數(shù)據(jù)是否準(zhǔn)備好，是8255A通知外設(shè)取數(shù)據(jù)的信號(hào)。由的上升沿置為有效的低電平，由置為無(wú)效的高電平。A口使用PC7，B口使用PC2。 INTR：送往CPU的中斷請(qǐng)求信號(hào)。當(dāng)IBF和都有效時(shí)被置為高電平，即有效，向CPU發(fā)出中斷申請(qǐng)，CPU通過(guò)中斷服務(wù)讀取數(shù)據(jù)。A口使用PC3作為中斷請(qǐng)求信號(hào)，B口使用PC0。 INTE：中斷允

12、許信號(hào)。只有在該信號(hào)有效時(shí)，8255A才能向CPU發(fā)出中斷申請(qǐng)，端口A通過(guò)PC6的置位使INTEA信號(hào)有效，端口B通過(guò)PC2的置位使INTEBB信號(hào)有效。3、方式2 方式2為雙向選通傳輸方式或雙向應(yīng)答傳輸方式，該方式只適用于端口A。方式2其基本特點(diǎn)是方式2僅適用于端口A，端口C用5個(gè)數(shù)據(jù)位分別作為它的控制和狀態(tài)信號(hào)，其它的信號(hào)可以根據(jù)需要進(jìn)行安排。圖9-8 8255A方式2端口信號(hào)圖各控制信號(hào)功能如下： ：外設(shè)響應(yīng)信號(hào)。由外設(shè)送給8255A，表明外設(shè)已取走數(shù)據(jù)。 ：輸出緩沖器滿信號(hào)，低電平有效。由8255A送往外設(shè)，供外設(shè)查詢，是8255A通知外設(shè)取數(shù)據(jù)的信號(hào)。由的上升沿置為有效的低電平，由置

13、為無(wú)效的高電平。 INTRA：送往CPU的中斷請(qǐng)求信號(hào)。當(dāng)IBFA和都有效時(shí)被置為高電平，即有效，向CPU發(fā)出中斷申請(qǐng)，CPU通過(guò)中斷服務(wù)讀取數(shù)據(jù)。 INTE1：中斷允許信號(hào)。只有在該信號(hào)有效時(shí)，8255A才能向CPU發(fā)出中斷申請(qǐng)，通過(guò)PC6的置位使INTEA信號(hào)有效。 ：選通信號(hào)。由外設(shè)送往8255A，當(dāng)該信號(hào)有效時(shí)，8255A從外設(shè)接收一個(gè)8位數(shù)據(jù)。IBFA：輸入緩沖器滿信號(hào)。該信號(hào)有效時(shí)，表示當(dāng)前輸入緩沖器有新數(shù)據(jù)，供CPU查詢。該信號(hào)由置位，由的后沿復(fù)位。 INTE2：中斷允許信號(hào)。只有在該信號(hào)有效時(shí)，8255A才能向CPU發(fā)出中斷申請(qǐng)，通過(guò)PC4的置位使INTEA信號(hào)有效。92 可編

14、程串行接口芯片8251A9.2.1 8251A的內(nèi)部結(jié)構(gòu)及引腳18251A的內(nèi)部結(jié)構(gòu) 8251A的內(nèi)部結(jié)構(gòu)如圖9-10所示。由圖9-10可知8251A是由接收緩沖器、接收控制電路、發(fā)送緩沖器、發(fā)送控制電路、數(shù)據(jù)總線緩沖器、讀寫控制邏輯和調(diào)制解調(diào)控制電路等七個(gè)模塊組成。圖9-10 8251A內(nèi)部結(jié)構(gòu)2. 8251A的引腳 Intel8251A是雙列直插式28個(gè)引腳可編程串行接口芯片，芯片引腳除了電源（26腳）和地線（4腳）外，可以分為與外設(shè)相連的信號(hào)和與CPU相連的信號(hào)兩組，如圖9-11所示。圖9-11 8251A的引腳圖（1）同CPU連接的信號(hào)與CPU之間的信號(hào)負(fù)責(zé)完成8251A與CPU之間的

15、信息交換。主要由以下信號(hào)：片選信號(hào)數(shù)據(jù)信號(hào)讀/寫控制信號(hào) 讀信號(hào)低電平有效，寫信號(hào)低電平有效，控制/數(shù)據(jù)信號(hào)是CPU送往8251A 的，用來(lái)控制CPU讀寫的內(nèi)容，當(dāng)=0時(shí)表示CPU對(duì)芯片寫控制字或讀狀態(tài)字，當(dāng)=1時(shí)表示CPU對(duì)芯片寫或讀數(shù)據(jù)。三者之間的編碼功能見表9-2所示。收發(fā)聯(lián)絡(luò)信號(hào)復(fù)位信號(hào)時(shí)鐘信號(hào)（2）同外設(shè)連接的信號(hào) 收發(fā)聯(lián)絡(luò)信號(hào)(Data Terminal Ready)：數(shù)據(jù)終端準(zhǔn)備好信號(hào)，是由8251A送往外設(shè)的，CPU通過(guò)命令可以使變?yōu)榈碗娖郊从行щ娖?；從而通知外設(shè)，CPU已經(jīng)準(zhǔn)備好。(Data Set Ready):數(shù)據(jù)設(shè)備準(zhǔn)備好信號(hào)，是外設(shè)送往CPU的,低電平有效。有效時(shí)表示

16、外設(shè)已準(zhǔn)備好。（Request To Send）:請(qǐng)求發(fā)送信號(hào)，是8251A送往外設(shè)的，低電平有效。有效時(shí)表示CPU已準(zhǔn)備好。(Clear To Send)：清除請(qǐng)求發(fā)送信號(hào),是對(duì)信號(hào)的響應(yīng)信號(hào)，由外設(shè)送往8251A。當(dāng)有效時(shí)，8251A才能執(zhí)行發(fā)送操作。 數(shù)據(jù)收發(fā)信號(hào)TxD：發(fā)送器輸出數(shù)據(jù)信號(hào)。CPU送往8251A的并行數(shù)據(jù)被轉(zhuǎn)換為串行數(shù)據(jù)后，在時(shí)鐘信號(hào)的下降沿按位從TxD發(fā)送出去。RxD：接收器接收數(shù)據(jù)信號(hào)。RxD引腳用來(lái)接收外設(shè)送來(lái)的串行數(shù)據(jù)，數(shù)據(jù)進(jìn)入8251A后被轉(zhuǎn)換為并行數(shù)據(jù)，送入接收數(shù)據(jù)緩沖器。 收發(fā)時(shí)鐘信號(hào)：控制發(fā)送器發(fā)送數(shù)據(jù)的時(shí)鐘信號(hào)，低電平有效。在每個(gè)時(shí)鐘信號(hào)的下降沿從TxD

17、端發(fā)送一位二進(jìn)制數(shù)。：控制接收器接收數(shù)據(jù)的時(shí)鐘信號(hào)，低電平有效。在每個(gè)時(shí)鐘信號(hào)的上升沿從RxD端接收一位二進(jìn)制數(shù)。在實(shí)際應(yīng)用中，常常把和連接在一起接到同一個(gè)時(shí)鐘源。8251A收發(fā)數(shù)據(jù)的速率與這兩個(gè)時(shí)鐘有著密切關(guān)系。38251A的基本功能可編程串行接口芯片Intel 8251A主要有以下基本功能： 全雙工、雙緩沖發(fā)送和接收器的異步通信接口電路。 通信波特率為509600bps。 每個(gè)串行字符可傳送58位數(shù)據(jù)位。 可自動(dòng)產(chǎn)生1個(gè)、1.5或2個(gè)停止位，可自動(dòng)產(chǎn)生奇偶校驗(yàn)位。停止位的多少、是否選擇奇偶校驗(yàn)以及是奇校驗(yàn)還是偶校驗(yàn)，可編程選擇。 具有奇偶、溢出和幀錯(cuò)誤等檢測(cè)能力。 8251A內(nèi)部具有優(yōu)先級(jí)

18、中斷控制部件，具有很強(qiáng)的中斷控制能力。9.2.2 8251A的編程及應(yīng)用實(shí)例18位接口芯片與16位數(shù)據(jù)總線的連接28251A的初始化,其初始化流程如圖9-12所示。圖9-12 8251A初始化流程圖(1)模式寄存器的格式 對(duì)8251A初始化時(shí)，模式控制字（方式字）是按照模式寄存器的格式來(lái)設(shè)置的，其格式如圖9-13所示。（2） 控制寄存器的格式 對(duì)8251A初始化時(shí)，控制字是按照控制寄存器的格式寫入的，其格式如圖9-14所示。（3） 狀態(tài)寄存器的格式 對(duì)8251A初始化時(shí)，狀態(tài)字是按照狀態(tài)寄存器的格式寫入的，其格式如圖9-15所示。所有狀態(tài)位置在“1”有效。9.3 可編程定時(shí)器/計(jì)數(shù)器接口芯片9

19、.3.1 微型計(jì)算機(jī)系統(tǒng)中的定時(shí)與計(jì)數(shù)在微型計(jì)算機(jī)應(yīng)用系統(tǒng)中，常常需要一些實(shí)時(shí)時(shí)鐘和計(jì)數(shù)器參與工作，以實(shí)現(xiàn)實(shí)時(shí)或延時(shí)以及對(duì)外部事件進(jìn)行定時(shí)或?qū)ν獠枯斎氲拿}沖進(jìn)行計(jì)數(shù)。一般有3種方法可實(shí)現(xiàn)定時(shí)/計(jì)數(shù)的要求1軟件方法2設(shè)計(jì)數(shù)字邏輯電路法3可編程定時(shí)/計(jì)數(shù)電路法9.3.2 8253的內(nèi)部結(jié)構(gòu)及引腳 1.8253的內(nèi)部結(jié)構(gòu) 8253采用+5V單一電源，NMOS工藝制成，雙列直插式24引腳的可編程接口 芯片。該芯片內(nèi)有3個(gè)彼此獨(dú)立的定時(shí)/計(jì)數(shù)通道。其內(nèi)部結(jié)構(gòu)如圖9-16所示。 圖9-16 8253的內(nèi)部結(jié)構(gòu)可編程定時(shí)器/計(jì)數(shù)器8253由數(shù)據(jù)總線緩沖器、讀/寫控制邏輯、控制字寄存器和計(jì)數(shù)器等部分組成。2.

20、 8253的引腳 8253的引腳如圖9-17所示 圖9-17 8253引腳圖8253的各引腳定義如下：D0D7：數(shù)據(jù)總線。8253通過(guò)D0D7與系統(tǒng)數(shù)據(jù)總線相連，傳送命令字、狀態(tài)字和計(jì)數(shù)初始值。：讀控制信號(hào)。CPU利用此信號(hào)讀取8253當(dāng)前的計(jì)數(shù)值。：寫控制信號(hào)。CPU利用此信號(hào)向前進(jìn)253寫入控制字和計(jì)數(shù)初值。A0和A1：地址線。用于選擇8253內(nèi)部4個(gè)端口之一。：片選信號(hào)。CLK：計(jì)數(shù)脈沖輸入引腳。GATE：門控信號(hào)輸入引腳。GATE為高電平時(shí)，允許計(jì)數(shù)器計(jì)數(shù)；GATE為低電平時(shí)，禁止計(jì)數(shù)器計(jì)數(shù)。OUT：輸出信號(hào)引腳。當(dāng)計(jì)數(shù)器的計(jì)數(shù)值減到0時(shí)，OUT線輸出相應(yīng)的信號(hào)，輸出信號(hào)波形取決于82

21、53的工作方式。每個(gè)計(jì)數(shù)器都有各自的CLK、GATE和OUT .CS, RD, WR A1和A0的控制功能見表9-3所示。9.3.3 8253的編程 8253的初始化包括寫入每個(gè)計(jì)數(shù)器的控制字和計(jì)數(shù)初值?？刂谱值母袷饺缦聢D所示。 D0位用來(lái)設(shè)置計(jì)數(shù)初值的數(shù)制。D0=0表示二進(jìn)制計(jì)數(shù)，D0=1表示十進(jìn)制計(jì)數(shù)。D3、D2和D1三位用來(lái)選擇8253的工作方式。由于8253中的每個(gè)計(jì)數(shù)器都有6種工作模式，所以在控制字中要用3位進(jìn)行選擇。見表9-4所示。D5和D4位規(guī)定讀/寫格式，見表9-5所示。D7和D6位規(guī)定所選擇的是哪一個(gè)計(jì)數(shù)器，見表9-6所示?？刂谱謱懭肟刂萍拇嫫鳌?表見下頁(yè)）9.3.4 825

22、3的工作方式 可編程定時(shí)器/計(jì)數(shù)器8253有3個(gè)獨(dú)立的計(jì)數(shù)器，可以在各自控制字的控制下，按照不同的工作方式進(jìn)行定時(shí)或計(jì)數(shù)，每個(gè)計(jì)數(shù)器都有6種工作方式。1方式0完成計(jì)數(shù)時(shí)產(chǎn)生中斷其工作波形如圖9-18所示。圖中寫入的初始值為4。圖9-18 方式0工作波形方式0的主要特點(diǎn)是：(1)計(jì)數(shù)器只計(jì)數(shù)一遍，當(dāng)計(jì)數(shù)到0時(shí)，計(jì)數(shù)器不再裝入初始值重新計(jì)數(shù)，輸出保持高電平，直到CPU又寫入一個(gè)新計(jì)數(shù)值為止，OUT變?yōu)榈碗娖剑_始新的計(jì)數(shù)。 (2)計(jì)數(shù)過(guò)程中可由GATE信號(hào)控制計(jì)數(shù)暫停，即GATE = 0時(shí)暫停計(jì)數(shù)，GATE=1 時(shí)又接著計(jì)數(shù)，但GATE不影響OUT的狀態(tài)。 (3)計(jì)數(shù)過(guò)程中可重新裝入計(jì)數(shù)初值，若是

23、按8位計(jì)數(shù)，在寫入新的計(jì)數(shù)初值后，計(jì)數(shù)器按新的計(jì)數(shù)初值重新開始計(jì)數(shù)，如果是16位計(jì)數(shù)，在寫入第一個(gè)字節(jié)后，計(jì)數(shù)器停止計(jì)數(shù)，寫入第2個(gè)字節(jié)后，計(jì)數(shù)器按新的計(jì)數(shù)值開始計(jì)數(shù)。(4)8253內(nèi)部是在CPU寫計(jì)數(shù)值時(shí)利用的上升沿把計(jì)數(shù)值寫到計(jì)數(shù)初值寄存器，上升沿的下一個(gè)CLK脈沖，才將計(jì)數(shù)值從時(shí)常寄存器裝入減1計(jì)數(shù)器開始計(jì)數(shù)。所以若設(shè)置初值為N.則輸出OUT是在N+1個(gè)CLK脈沖之后才變?yōu)楦唠娖降?，方?、方式2、方式4和方式5同樣具有這個(gè)特點(diǎn)。2方式1可編程單穩(wěn)態(tài)觸發(fā)器方式1有如下特點(diǎn): (1)輸出單脈沖的寬度是計(jì)數(shù)初值N乘以輸入脈沖周期。 (2)當(dāng)計(jì)數(shù)到0后，可再次由外部觸發(fā)啟動(dòng)，輸出1個(gè)同樣寬度的

24、單脈沖，而不需要重新輸入計(jì)數(shù)初值。(3)計(jì)數(shù)過(guò)程中，CPU可改寫計(jì)數(shù)值，但計(jì)數(shù)過(guò)程不受影響，計(jì)數(shù)將按原來(lái)的計(jì)數(shù)值減到0。若再次啟動(dòng)，則開始按新的計(jì)數(shù)值計(jì)數(shù)。如圖9-19所示的是方式1的工作波形。圖9-19 方式1工作波形3方式2分頻脈沖產(chǎn)生器方式2有如下特點(diǎn): (1)不要重新設(shè)置計(jì)數(shù)值，。通道能連續(xù)工作，輸出固定頻率的脈沖。(2)計(jì)數(shù)過(guò)程可由GATE信號(hào)控制，當(dāng)GATE低電平時(shí)，暫停計(jì)數(shù)； GATE變?yōu)楦唠娖胶?，在下一個(gè)CLK脈沖到來(lái)時(shí)又重新開始計(jì)數(shù) (3)在計(jì)數(shù)過(guò)程中，CPU可隨時(shí)改變計(jì)數(shù)值，當(dāng)計(jì)數(shù)器減到0后，按新的計(jì)數(shù)值分頻。方式2工作波形如圖9-20所示 圖9-20 方式2工作波形4方式

25、3分頻方波產(chǎn)生器方式3有如下特點(diǎn): (1)當(dāng)計(jì)數(shù)為偶數(shù)時(shí)，輸出端的高低電平持續(xù)時(shí)間相等，若計(jì)數(shù)值為奇數(shù)，OUT輸出（N+1）/2個(gè)高電平，（N-1）/2個(gè)低電平。(2)GATE信號(hào)可以控制計(jì)數(shù)，當(dāng)GATE=0時(shí)，停止計(jì)數(shù)，GATE=1時(shí)，允許計(jì)數(shù)。(3)在計(jì)數(shù)期間裝入新計(jì)數(shù)值不影響原來(lái)的計(jì)數(shù)過(guò)程。 圖9-21 方式3工作波形方式3工作波形如圖9-21所示5方式4軟件觸發(fā)選通信號(hào)發(fā)生器方式4有如下特點(diǎn): (l)GATE一直為高電平才能保證軟件觸發(fā)計(jì)數(shù)。(2)若在計(jì)數(shù)過(guò)程中改變計(jì)數(shù)值，則按新計(jì)數(shù)值重新開始計(jì)數(shù)。方式4工作波形如圖9-22所示。 圖9-22 方式3工作波形6方式硬件觸發(fā)選通信號(hào)發(fā)生器 寫入控制字后，OUT變?yōu)楦唠娖?，寫入?jì)數(shù)值后，計(jì)數(shù)器不開始計(jì)數(shù)，而由GATE上升沿觸發(fā)開始計(jì)數(shù)，計(jì)數(shù)到0后，輸出變