電子技術(shù)基礎(chǔ)第5章-邏輯門與組合邏輯電路mm課件

1、第5章 邏輯門與組合邏輯電路5.1 基本邏輯門電路5.2 組合邏輯電路的分析與設(shè)計(jì)5.3 常用的組合邏輯電路器件 門電路是構(gòu)成組合邏輯電路的基本單元，學(xué)習(xí)中注意理解各種基本邏輯門的工作原理和邏輯功能；熟悉組合邏輯電路的幾種描述方法；掌握組合邏輯電路的分析步驟和方法；了解各類常用的中規(guī)模集成邏輯部件的功能、工作原理及應(yīng)用。 學(xué)習(xí)目的與要求5.1 基本邏輯門電路5.1.1 基本邏輯門數(shù)字電路中，門電路是最基本的邏輯單元，門電路原輸入和輸出之間的關(guān)系屬于邏輯關(guān)系，因此又把門電路稱為邏輯門。顯然，邏輯門是一種開關(guān)電路。 1.半導(dǎo)體二極管、晶體管和MOS管的開關(guān)特性半導(dǎo)體二極管最顯著的特性是單向?qū)щ娦裕?/p>

2、當(dāng)二極管正向偏置時(shí)，相當(dāng)一個(gè)閉合的開關(guān)，信號(hào)可以通過；當(dāng)二極管反向偏置時(shí)，相當(dāng)一個(gè)打開的開關(guān)，信號(hào)不能通過。（1）二極管的開關(guān)特性利用二極管“正向?qū)?、反向阻斷”的單向?qū)щ娦裕跀?shù)字電路中常用做電子開關(guān)使用。電子開關(guān)的“通”態(tài)用數(shù)字“1”表示，“斷”態(tài)用數(shù)字“0”表示。顯然，電子開關(guān)的通、斷狀態(tài)在數(shù)字電路中屬于二值的邏輯變量。1）正向特性當(dāng)電路的輸入電壓為低電平，且VCC-ui大于二極管的導(dǎo)通壓降UT時(shí)，二極管正向?qū)?。由于二極管導(dǎo)通時(shí)正向電阻很小，因此正向電流急劇增長，此時(shí)的VD相當(dāng)于具有壓降UT的閉合電子開關(guān)。二極管開關(guān)電路（2）反向特性當(dāng)二極管開關(guān)電路的輸入電壓為高電平，即VCC-uiU

3、T時(shí)，二極管反向偏置呈截止?fàn)顟B(tài)。截止?fàn)顟B(tài)下二極管呈現(xiàn)很大的電阻，電流基本不能通過約等于0，此時(shí)二極管相當(dāng)一個(gè)斷開的電子開關(guān)。二極管開關(guān)電路工程實(shí)際中，通常在二極管開關(guān)電路中串接一只限電阻R，以防止電流突然增大時(shí)造成二極管燒壞。理想二極管的開關(guān)特性ASK理想開關(guān)IOFF=0UAK+-理想開關(guān)斷開時(shí)，無論UAK在多大范圍內(nèi)變化，其等效電ROFF=，通過理想開關(guān)S的電流IOFF=0。理想開關(guān)閉合時(shí)，無論流通其中的電流在多大范圍內(nèi)變化，其等效電阻RON=0，電壓UAK=0，通過理想開關(guān)S的電流為ION。理想二極管接通時(shí)，電阻為零，開關(guān)斷開時(shí)，電阻為無窮大。工程中通常把二極管理想化。理想開關(guān)S顯然在客觀

4、世界中不存在。常見的機(jī)械開關(guān)、繼電器、接觸器等，在一定電壓和電流的范圍內(nèi)，靜態(tài)特性與理想開關(guān)十分接近，但動(dòng)態(tài)特性較差，根本滿足不了數(shù)字電路一秒鐘開關(guān)幾百萬次乃至數(shù)千萬次的需要。而由二極管、三極管構(gòu)成的電子開關(guān)，其靜態(tài)特性不如機(jī)械開關(guān)，但它們的動(dòng)態(tài)特性卻是機(jī)械開關(guān)無法比擬的，因此廣泛應(yīng)用于數(shù)字電路中。（2）晶體管的開關(guān)特性數(shù)字電路中，晶體管工作在飽和區(qū)時(shí)，相當(dāng)一個(gè)閉合的開關(guān)；晶體管工作在截止區(qū)時(shí)，相當(dāng)一個(gè)斷開的開關(guān)。晶體管和二極管一樣，開關(guān)狀態(tài)轉(zhuǎn)換時(shí)也是需要時(shí)間的，但在分析數(shù)字電路問題時(shí)，若滿足一定條件，就可把晶體管作為理想電子開關(guān)。（3）MOS管的開關(guān)特性當(dāng)MOS管柵源間電壓小于其開啟電壓時(shí)，

5、不能形成導(dǎo)電溝道，處于截止?fàn)顟B(tài)，相當(dāng)一個(gè)斷開的電子開關(guān)；當(dāng)MOS管柵源間電壓大于其開啟電壓時(shí)，導(dǎo)電溝道形成，數(shù)字電路中MOS管導(dǎo)通時(shí)，一般工作在可變電阻區(qū)，由于其導(dǎo)通電阻很小，可看作是一個(gè)閉合的電子開關(guān)。MOS管導(dǎo)通時(shí)相當(dāng)一個(gè)閉合的開關(guān)MOS管截止時(shí)相當(dāng)一個(gè)斷開的開關(guān)教學(xué)內(nèi)容2. 分立元件門電路邏輯門由開關(guān)元件構(gòu)成的邏輯電路，工作時(shí)狀態(tài)像門一樣按照一定條件和規(guī)律打開或關(guān)閉，被稱為邏輯門。邏輯門開 允許信號(hào)通過；邏輯門關(guān)信號(hào)被阻斷。邏輯門是構(gòu)成組合邏輯電路的基本單元，在數(shù)字電路中應(yīng)用十分廣泛。與門由二極管、電阻構(gòu)成的邏輯電路，工作時(shí)按照一定條件和規(guī)律實(shí)現(xiàn)與邏輯功能的電路稱為與門。分析與門電路的工

6、作原理時(shí)，電路中的二極管均視為理想二極管：即二極管正向?qū)〞r(shí)相當(dāng)一個(gè)0值電阻，二極管截止時(shí)相當(dāng)一個(gè)電阻。VD1VD2VCCRVD3ABCFVD1VD2VCCRVD3與門ABCF與門輸入至少有一個(gè)為低電平0時(shí)；0V3V工作原理0V3V3V0V反偏截止！與門電路實(shí)現(xiàn)了輸入有0，輸出為0的與邏輯功能。與門輸入全部為高電平3V時(shí)：3V3V與門電路實(shí)現(xiàn)了輸入全1，輸出為1的與邏輯功能。與門電路圖符號(hào) &或門由二極管和電阻構(gòu)成的、具有“有1出1，全0出0”或邏輯功能的電路稱為或門。或門電路的輸入至少是兩個(gè)，輸出為一個(gè)。為方便于或門工作過程的分析，電路中的二極管均按理想二極管處理：導(dǎo)通時(shí)電阻為0值，截止時(shí)電

7、阻為。ABFVCC或門或門輸入只要有一個(gè)為高電平1時(shí)；工作原理或門電路可實(shí)現(xiàn)輸入有1，輸出為1的或邏輯功能?；蜷T輸入全部為低電平0時(shí)：或門電路可實(shí)現(xiàn)輸入全0，輸出為0的或邏輯功能?；蜷T電路圖符號(hào) 1AVD2BVCCRF3V0V3V反偏截止！0V0V0VVD1非門VTRC-VBB+VCCRB1RB2由三極管、電阻構(gòu)成的邏輯電路，工作時(shí)按照一定條件和規(guī)律實(shí)現(xiàn)非邏輯功能的電路。非門中的三極管，工作狀態(tài)只有導(dǎo)通和截止，當(dāng)三極管導(dǎo)通時(shí)，非門打開信號(hào)通過，當(dāng)三極管截止時(shí)，非門關(guān)斷信號(hào)不能通過。非門電路的三極管可以是雙極型晶體管，也可以是MOS管。非門AF非門輸入為高電平時(shí)：工作原理3V0V截止！非門電路實(shí)

8、現(xiàn)了輸入為1，輸出為0的非邏輯功能。非門輸入為低電平0V時(shí)：0V非門電路實(shí)現(xiàn)了輸入為0，輸出為1的非邏輯功能。非門電路圖符號(hào)VTRC-VBB+VCCRB1RB2飽和導(dǎo)通ICS 1IC=0VCC教學(xué)內(nèi)容5.1.2 復(fù)合門電路與非門F &AB 1F與門和非門可構(gòu)成“與非”門與門非門F &AB與非門圖符號(hào)有0出1；全1出0“與非”門是“與”門的非，因此：或非門有1出0；全0出1F 1AB 1F或門和非門可構(gòu)成“或非”門或門非門F 1AB或非門圖符號(hào)“或非”門是“或”門的非，因此：與或非門 &AB 1F與門或門 &CD與門 1非門兩個(gè)與門和或門、非門可構(gòu)成“與或非”門與或非門圖符號(hào)F &AB &CD

9、1“與或非”門的邏輯函數(shù)表達(dá)式為：異或門F =1AB異或門的圖符號(hào)異或門的功能用邏輯函數(shù)表示為：同或門F =1AB同或門的圖符號(hào)同或門的功能用邏輯函數(shù)表示為：5.1.3 集成邏輯門電路 分立元件構(gòu)成的門電路，不但元件多體積大，而且連線和焊點(diǎn)也太多，因而造成電路的可靠性較差。隨著電子技術(shù)的飛速發(fā)展及集成工藝的規(guī)?；a(chǎn)，目前分立元件門電路已經(jīng)被集成門電路所替代。 采用半導(dǎo)體制作工藝，在一塊較小的單晶硅片上制作上許多晶體管及電阻器、電容器等元器件，并按照多層布線或遂道布線的方法將元器件組合成完整的電子電路，這種特殊的工藝稱為集成。集成門電路與分立元件的門電路相比，不但體積小、重量輕、功耗小、速度快

10、、可靠性高、而且成本較低、價(jià)格便宜，十分方便于安裝和調(diào)試。 按導(dǎo)電類型和開關(guān)元件的不同，集成門電路可分為雙極型集成邏輯門和單極型集成邏輯門兩大類。1.TTL集成門電路電路組成R4R3R5R2R1ABC3k+VCC7501003003k5VFVT1VT2VT3VT4VT5(uo)(ui)輸入級(jí)中的多發(fā)射極晶體管可看作由多個(gè)晶體管的集電極和基極并聯(lián)構(gòu)成，作為TTL與非門的輸入端。多個(gè)發(fā)射極的發(fā)射結(jié)可看作是多個(gè)鉗位二極管，其作用是限制輸入端可能出現(xiàn)的負(fù)極性干擾脈沖。VTl的引入，不但加快了晶體管VT2儲(chǔ)存電荷的消散，提高了TTL與非門的工作速度，而且實(shí)現(xiàn)“與”邏輯功能。（1）TTL與非門（1）TTL

11、與非門電路組成R4R3R5R2R1ABC3k+VCC7501003003k5VFVT1VT2VT3VT4VT5(uo)(ui)中間級(jí)又稱為倒相極，其作用是從VT2的集電極和發(fā)射極同時(shí)輸出兩個(gè)相位相反的信號(hào)，作為輸出級(jí)中三極管VT3和VT5的驅(qū)動(dòng)信號(hào)，同時(shí)控制VT4和VT5工作在兩個(gè)截然相反的兩種狀態(tài)，以滿足輸出級(jí)互補(bǔ)工作的要求。三極管VT2還可將前級(jí)電流放大以供給VT5足夠的基極電流。（1）TTL與非門電路組成R4R3R5R2R1ABC3k+VCC7501003003k5VFVT1VT2VT3VT4VT5(uo)(ui)由晶體管VT3、VT4、VT5和電阻R4、R5組成推拉式的互補(bǔ)輸出電路。V

12、T5導(dǎo)通時(shí)VT4截止，VT5截止時(shí)VT4導(dǎo)通。由于采用了推挽輸出(又稱圖騰輸出)，該電路不僅增強(qiáng)了帶負(fù)載能力，還提高了工作速度。輸入端至少有一個(gè)為低電平時(shí)的工作情況3.6V0.3VR4R3R5R2R1ABC3k+VCC7501003003k5VFVT1VT2VT3VT4VT5(uo)(ui)0.3V3.6V3.6V低電平對(duì)應(yīng)的PN結(jié)導(dǎo)通，VT1的基極電位被固定0.3+0.7=1V1V1.4V5V顯然VT1的集電結(jié)反偏，導(dǎo)致VT2、VT5截止。VT2截止時(shí)的集電極電位： V2CVCC=5VVT2管集電極+5V的電位足以使VT3、VT4導(dǎo)通并處于深度飽和狀態(tài)。因R2和IB3都很小，均可忽略不計(jì)，所

13、以：3.6V實(shí)現(xiàn)了有0出1的與非功能2） 工作原理輸入端全部為高電平時(shí)的工作情況3.6V0.3VR4R3R5R2R1ABC3k+VCC7501003003k5VFVT1VT2VT3VT4VT5(uo)(ui)3.6V3.6V3.6V實(shí)現(xiàn)了全1出0的與非功能2.1V1.4V顯然VT1處于倒置工作狀態(tài)，此時(shí)集電結(jié)做為發(fā)射結(jié)使用。倒置情況下，VT1可向VT2基極提供較大電流。深度飽和深度飽和VT2管深度飽和后，其發(fā)射極電流在電阻R3上產(chǎn)生的壓降又為VT5管提供足夠的基極電流使VT5管飽和導(dǎo)通，從而使與非門輸出F點(diǎn)的電位等于VT5管的飽和輸出典型值 F=0.3V0.3V（2） 集成OC門R1ABCR2

14、+5VVT1VT2R3VT5F(uo)(ui)VT3 VT4R4R5OC門的電路形式RL+VS圖符號(hào)&當(dāng)OC門輸入全為高電平時(shí)OC門輸入只要有一個(gè)為低電平時(shí)R1ABCR2+5VVT1VT2R3VT5F(uo)(ui)RL+VSOC門可實(shí)現(xiàn)與非功能實(shí)現(xiàn)了全1出0的與非功能0.3V3.6V3.6V3.6V0.3V+VS 實(shí)現(xiàn)了有0出1的與非功能工作原理普通的TTL與非門不允許直接驅(qū)動(dòng)供電電壓高于+5V的負(fù)載，而實(shí)際應(yīng)用中經(jīng)常會(huì)碰到這種情況；實(shí)際應(yīng)用中有時(shí)還需要把若干個(gè)與非門的輸出直接連在一起實(shí)現(xiàn)多個(gè)信號(hào)的與邏輯關(guān)系，具有圖騰結(jié)構(gòu)的TTL與非門無法做到。集電極開路的與非門OC門的開發(fā)解決了上述問題。

15、為什么開發(fā)OC門FOC門可實(shí)現(xiàn)線與功能ABF1&CDF2&RL+VS線與OC門可用于數(shù)字系統(tǒng)接口部分的電平轉(zhuǎn)換ABF&RL+12VABF&VSOC門可用來直接驅(qū)動(dòng)負(fù)載（3） 三態(tài)門三態(tài)門簡稱作TSL門，是在普通TTL與非門的基礎(chǔ)上，加上使能控制信號(hào)和控制電路構(gòu)成的。ENVD2VD1RENABF10011011110111100高阻態(tài)三態(tài)門的真值表三態(tài)門使能端無效時(shí)，具有與非門功能；若使能端有效，則將無論輸入如何，輸出均為高阻態(tài)。利用三態(tài)門可以實(shí)現(xiàn)總線結(jié)構(gòu)圖示總線結(jié)構(gòu)中，只要工作時(shí)控制各個(gè)三態(tài)門的門控端EN輪流為有效態(tài)，而且任何時(shí)候僅有一個(gè)為有效態(tài)，各三態(tài)門的輸出信號(hào)在公共傳輸總線上就會(huì)輪流輸送

16、而互不干擾。另外，三態(tài)門還可做成單輸入、單輸出的總線驅(qū)動(dòng)器。利用三態(tài)門還可以實(shí)現(xiàn)數(shù)據(jù)的雙向傳輸當(dāng)EN為有效態(tài)時(shí)，G1工作而G2為高阻態(tài)，數(shù)據(jù)D0經(jīng)G1反相后送到總線上去；當(dāng)EN為無效態(tài)時(shí)，G2工作而G1為高阻態(tài)，來自總線的數(shù)據(jù)經(jīng)G2反相后由D1送出。2. CMOS集成邏輯門CMOS門的基本單元主要有反相器和傳輸門。當(dāng)ui0V為低電平時(shí)CMOS反相器當(dāng)uiVDD為高電平時(shí)VDD0V截止！反相器電路實(shí)現(xiàn)了輸入為0，輸出為1的非門邏輯功能。導(dǎo)通！VDD0V截止！導(dǎo)通！反相器電路實(shí)現(xiàn)了輸入為1，輸出為0的非門邏輯功能。若使導(dǎo)電溝道形成，VDD必須大于兩管的開啟電壓之和當(dāng)控制端CP為高電平1時(shí)，傳輸門導(dǎo)

17、通，數(shù)據(jù)從輸入端傳輸?shù)捷敵龆恕MOS傳輸門當(dāng)控制端CP為低電平0時(shí)，傳輸門關(guān)閉，禁止傳輸數(shù)據(jù)。 工作原理一個(gè)PMOS管和一個(gè)NMOS管并聯(lián)后，可構(gòu)成一個(gè)CMOS傳輸門（3）CMOS邏輯門電路的特點(diǎn)CMOS邏輯門的特點(diǎn)010203040506CMOS邏輯門靜態(tài)功耗非常小，僅有幾個(gè)W，因此使用CMOS集成門制作的設(shè)備成本低。CMOS門集成度高，由于只有多子導(dǎo)電，所以熱穩(wěn)定性好、抗輻射能力強(qiáng)。輸入阻抗極高，通?？蛇_(dá)108。CMOS電路的抗干擾能力強(qiáng)，適合于特殊環(huán)境下工作。CMOS電路的電源電壓允許范圍寬。約為318V，十分方便于電路電源電壓的選擇。CMOS電路的邏輯擺幅大。VOL=0V VOHVD

18、D。扇出能力強(qiáng)，帶同類門電路的個(gè)數(shù)多。低頻時(shí)CMOS門幾乎不考慮扇出能力問題；高頻下扇出系數(shù)與工作頻率有關(guān)。（4）CMOS集成電路使用時(shí)應(yīng)注意的事項(xiàng) CMOS集成電路的電源電壓極性不能接反，否則會(huì)造成電路永久性失效。CMOS集成門電路的電源電壓選擇得越高，電壓的抗干擾能力就越強(qiáng)，但是，電源電壓的選擇最大不允許超過極限值18V。為防止通過電源引入干擾信號(hào)，應(yīng)根據(jù)具體情況對(duì)電源進(jìn)行去耦和濾波。電源CMOS邏輯門的使用注意事項(xiàng)同一芯片上的CMOS門在輸入相同時(shí)，為增大負(fù)載能力，輸出端可以并聯(lián)使用；輸出端不允許與電源或地端直接相連，否則造成輸出級(jí)的MOS管因過電流而損壞；為保證管子不因大電流而燒損，應(yīng)

19、在輸出端和電容之間串接一個(gè)限流電阻。 CMOS 集成電路應(yīng)注意輸入電路的過流保護(hù)。輸出引腳思考與問題132基本邏輯門有哪些？同或門和異或門的功能是什么？兩者有聯(lián)系嗎？你能說出常用復(fù)合門電路的種類嗎？它們的功能如何？通常集成電路可分為哪兩大類？這兩大類芯片在使用時(shí)注意的事項(xiàng)相同嗎？Sikaoyuwenti5試述圖騰結(jié)構(gòu)的TTL與非門和OC門的主要區(qū)別？4三態(tài)門和普通TTL與非門有什么不同？主要應(yīng)用在什么場合？7CMOS傳輸門具有哪些用途？6TTL與非門多余的輸入端能否懸空處理？CMOS集成邏輯門呢？8普通TTL門的輸出端能否并聯(lián)連接？CMOS集成邏輯門呢？5.2 組合邏輯電路的分析與設(shè)計(jì) 根據(jù)給

20、定的邏輯電路，找出其輸出信號(hào)和輸入信號(hào)之間的邏輯關(guān)系，確定電路邏輯功能的過程叫做組合邏輯電路的分析。組合邏輯電路的一般分析步驟為： 根據(jù)已知邏輯電路圖用逐級(jí)遞推法寫出對(duì)應(yīng)的邏輯函數(shù)表達(dá)式； 用公式法或卡諾圖法對(duì)的寫出的邏輯函數(shù)式進(jìn)行化簡，得到最簡邏輯表達(dá)式； 根據(jù)最簡邏輯表達(dá)式，列出相應(yīng)的邏輯電路真值表； 根據(jù)真值表找出電路可實(shí)現(xiàn)的邏輯功能并加以說明，以理解電路的作用。 5.2.1 組合邏輯電路的分析已知邏輯圖寫出邏輯式運(yùn)用邏輯代數(shù)化簡或變換列出邏輯真值表指出邏輯功能分析下圖所示組合電路的功能。例FAB& 1 已知邏輯電路圖 2相應(yīng)邏輯表達(dá)式根據(jù)邏輯圖寫出相應(yīng)邏輯式 3化簡邏輯式BAF0001

21、01011110 4列出真值表 由真值表可看出：輸入AB相同時(shí)，輸出為0；輸入AB相異時(shí)，輸出為1。顯然，這是一個(gè)異或門電路，具有異或功能。 5指出邏輯功能應(yīng)用代數(shù)法化簡邏輯函數(shù)式應(yīng)用了反演律還是應(yīng)用了反演律應(yīng)用了分配律應(yīng)用了吸收律，得到最簡形式?；?2 3 4 5 1 當(dāng)輸入A、B、C中有2個(gè)或2個(gè)以上為1時(shí)，輸出F就為1，否則輸出F為0。若輸入是裁判，輸出是裁定結(jié)果，顯然該電路是一個(gè)多數(shù)表決器。例分析下圖所示組合電路的功能。應(yīng)用了反演律寫出邏輯真值表由真值表數(shù)據(jù)分析例分析下圖所示組合電路的功能。 1 2 3應(yīng)用了反演律應(yīng)用了吸收律 由最簡式可直接看出：電路輸出只與輸入AB有關(guān)，且具有與非

22、功能。步驟4可省略 ！ ABC0001011110111111AB 由最簡邏輯函數(shù)式可知，電路的輸出F只與輸入A、B有關(guān)，而與輸入變量C無關(guān)，且F和A、B的邏輯關(guān)系為：有0出1，全1出0，即具有對(duì)AB的與非功能！也可應(yīng)用卡諾圖對(duì)該函數(shù)式進(jìn)行化簡：用卡諾圖化簡之前應(yīng)找出該邏輯函數(shù)具有的所有最小項(xiàng)：用卡諾圖化簡：1.分析下圖所示邏輯電路的功能：AB1& F11&2.分析下圖所示邏輯電路的功能。ABF1111同或功能同或功能5.2.2 組合邏輯電路的設(shè)計(jì) 根據(jù)給定的邏輯功能，畫出實(shí)現(xiàn)該功能邏輯電路的過程稱為組合邏輯電路的設(shè)計(jì)。用與非門設(shè)計(jì)一個(gè)交通報(bào)警控制電路。交通信號(hào)燈有黃、綠、紅3種，3種燈分別單

23、獨(dú)工作或黃、綠燈同時(shí)工作時(shí)屬正常情況，其他情況均屬故障，出現(xiàn)故障時(shí)輸出報(bào)警信號(hào)。要求用與非門組成電路。設(shè)計(jì)設(shè)黃、綠、紅三燈分別用輸入變量A、B、C表示，燈亮?xí)r為工作，取邏輯值“1”，燈滅時(shí)為不工作，取邏輯值“0”；輸出報(bào)警信號(hào)用F表示，正常工作時(shí)F取邏輯“0”，出現(xiàn)故障時(shí)F取邏輯“1”。 根據(jù)上述假設(shè)，我們可根據(jù)題目要求，首先把電路的功能真值表列寫出來。 1 確定邏輯函數(shù)與變量關(guān)系例2列出相應(yīng)真值表 3 列出邏輯函數(shù)式ABC00010111101111 4 得出最簡式用卡諾圖對(duì)上式進(jìn)行化簡： AB CF& & & & 1 1 1 5 畫出邏輯電路圖 顯然，組合邏輯電路的設(shè)計(jì)步驟為：據(jù)題意確定輸

24、入、輸出變量的邏輯形式；列出相關(guān)真值表；寫出相應(yīng)邏輯表達(dá)式；化簡邏輯式；根據(jù)最簡邏輯式畫出邏輯電路圖。應(yīng)用非非定律對(duì)邏輯式變換，找出輸出對(duì)輸入的與非關(guān)系： 對(duì)組合邏輯電路的設(shè)計(jì)問題，不作深入要求，學(xué)習(xí)者可根據(jù)需要自己進(jìn)一步鞏固提高。思考與問題1. 分析圖示電路的邏輯功能2. 試設(shè)計(jì)一個(gè)三變量的判奇電路。11=1&1&CCBBFF1F2F3F4F5F6B和C的異或功能5.3 常用的組合邏輯電路器件5.3.1 編碼器 把若干個(gè)0和1按一定規(guī)律編排起來的過程稱為編碼。通過編碼獲得的不同二進(jìn)制數(shù)的組合稱為代碼。代碼是機(jī)器能夠識(shí)別的、用來表示某一對(duì)象或特定信息的數(shù)字符號(hào)。 十進(jìn)制編碼或某種特定信息的編碼

25、難于用電路來實(shí)現(xiàn)，數(shù)字電路中通常采用二進(jìn)制編碼或二十進(jìn)制編碼。二進(jìn)制編碼是將某種特定信息編成二進(jìn)制代碼的電路；二十進(jìn)制編碼是將十進(jìn)制的十個(gè)數(shù)碼編成二進(jìn)制代碼的電路。 能實(shí)現(xiàn)把某種特定信息轉(zhuǎn)換為機(jī)器識(shí)別的二進(jìn)制代碼的組合邏輯電路稱為編碼器。 一位二進(jìn)制代碼有0和1兩種，可以用來表示2個(gè)信息；兩位二進(jìn)制代碼有四種組合，可以用來表示4種信息；而n位二進(jìn)制代碼有2n種組合，可以用來表示2n個(gè)信息。這種二進(jìn)制編碼在電路上較容易實(shí)現(xiàn)。1. 10線4線優(yōu)先編碼器 在數(shù)字系統(tǒng)中，當(dāng)編碼器同時(shí)有多個(gè)輸入為有效時(shí)，常要求輸出不但有意義，而且應(yīng)按事先編排好的優(yōu)先順序輸出，即要求編碼器只對(duì)其中優(yōu)先權(quán)最高的一個(gè)輸入信號(hào)

26、進(jìn)行編碼，具有此功能的編碼器稱為優(yōu)先編碼器。 優(yōu)先編碼器電路中，允許同時(shí)輸入兩個(gè)以上的編碼信號(hào)。只不過優(yōu)先編碼器在設(shè)計(jì)時(shí)已經(jīng)將所有的輸入信號(hào)按優(yōu)先順序排了隊(duì)，當(dāng)幾個(gè)輸入信號(hào)同時(shí)出現(xiàn)時(shí)，優(yōu)先編碼器只對(duì)其中優(yōu)先權(quán)最高的一個(gè)輸入信號(hào)實(shí)行編碼。74LS147編碼器的管腳排列圖及邏輯符號(hào) 10線4線優(yōu)先編碼器是將十進(jìn)制數(shù)碼轉(zhuǎn)換為二進(jìn)制代碼的組合邏輯電路。常用的集成芯片有74LS147等。1 2 3 4 5 6 7 816 15 14 13 12 11 10 974LS147 74LS147優(yōu)先編碼器是一個(gè)16腳的集成芯片，其中15腳為空腳，I1I9為信號(hào)輸入端，AD為輸出端。輸入和輸出均為低電平有效。7

27、4LS147優(yōu)先編碼器的管腳排列圖 在優(yōu)先編碼器中，優(yōu)先級(jí)別高的信號(hào)排斥優(yōu)先級(jí)別低的信號(hào)，74LS147優(yōu)先編碼器中I9的優(yōu)先級(jí)別最高，I1的優(yōu)先級(jí)別最低，具有單方面排斥的特性。74LS147優(yōu)先編碼器真值表 從真值表中可以看出，當(dāng)無輸入信號(hào)或輸入信號(hào)中無低電平“0”時(shí)，輸出端全部為高電平“1”；若輸入端I9為“0”時(shí)，不論其它輸入端是否有輸入信號(hào)輸入，輸出為0110；再根據(jù)其它輸入端的情況可以得出相應(yīng)的輸出代碼。 1 1 1 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 0 0 1 0 1

28、1 0 1 1 1 0 1 1 1 1 0 1 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 輸 出輸 入 74LS148優(yōu)先編碼器屬于變量編碼器，其輸出位數(shù)為n時(shí)，輸入端的數(shù)量為2n。下面以74LS148為例，介紹這類編碼器的功能及應(yīng)用。2. 8線3線優(yōu)先編碼器74LS1481 2 3 4 5 6 7 816 15 14 13 12 11 10 97 4 L S 1 4 874LS148的管腳排列圖 當(dāng)使能輸入端S時(shí)，電路處于禁止編碼狀態(tài)，所有的輸出端全部輸出高電平“”；當(dāng)使能輸入端S時(shí)，電路處于正常編碼狀態(tài)，輸出端的電平由I

29、0 I7 的輸入信號(hào)而定。 I7的優(yōu)先級(jí)別最高， I0級(jí)別最低。 管腳排列圖中，I0 I7為輸入信號(hào)端，Y0 Y2為輸出端，S為使能輸入端，OE為使能輸出端，GS為片優(yōu)先編碼輸出端。在表示輸入、輸出端的字母上，“非”號(hào)表示低電平有效。 74LS148編碼器真值表 使能輸出端OE 時(shí)，表示電路處于正常編碼同時(shí)又無輸入編碼信號(hào)的狀態(tài)。 片優(yōu)先編碼輸出端GS時(shí)，表示電路處于正常編碼且又有編碼信號(hào)輸入時(shí)的狀態(tài)。1 11 00 10 10 10 10 10 10 10 1 1 1 1 1 1 1 1 1 0 0 1 0 1 1 0 1 1 1 0 1 1 1 1 0 1 1 1 1 1 0 1 1 1

30、1 1 1 0 1 1 1 1 1 1 1 1 1 11 1 1 0 0 0 0 0 1 0 1 00 1 11 0 01 0 11 1 01 1 11000000000輸 出輸 入I0I2I1I3I5I4I7I6SY2Y0OEGSY174LS148編碼器的邏輯功能電路圖&11111111 由74LS148變量編碼器功能電路圖可看出：當(dāng)某個(gè)輸入低電平時(shí)，按優(yōu)先級(jí)別，輸出分別為000、001、010。 注意：輸出也是低電平有效，不在線上的視為高電平“1”。00000101001110010111011174LS148變量編碼器的擴(kuò)展應(yīng)用 利用使能端的作用，可以用兩塊74LS148擴(kuò)展為16線4線

31、優(yōu)先編碼器。 當(dāng)高位芯片的使能輸入端為“0”時(shí)，允許對(duì)I8I15編碼，當(dāng)高位芯片有編碼信號(hào)輸入時(shí)，OE為1，它控制低位芯片處于禁止?fàn)顟B(tài)；若當(dāng)高位芯片無編碼信號(hào)輸入時(shí)，OE為0，低位芯片處于編碼狀態(tài)。高位芯片的GS端作為輸出信號(hào)的高位端，輸出信號(hào)的低三位由兩塊芯片的輸出端對(duì)應(yīng)位相“與”后得到。在有編碼信號(hào)輸入時(shí)，兩塊芯片只能有一塊工作于編碼狀態(tài)，輸出也是低電平有效，相“與”后就可以得到相應(yīng)的編碼輸出信號(hào)。74 L S 14 874 L S 14 8&Y0Y3Y2Y1OEGS&5.3.2 譯碼器 譯碼和編碼的過程相反。通過譯碼器可將輸入的二進(jìn)制代碼按編碼時(shí)的原意譯成對(duì)應(yīng)的特定信息或十進(jìn)制數(shù)碼輸出。

32、譯碼器是一個(gè)多輸入、多輸出的組合邏輯電路。它的作用是把機(jī)器識(shí)別的、給定的二進(jìn)制代碼“翻譯”成為人們識(shí)別的特定信息，使其輸出端具有某種特定的狀態(tài)，并且在輸出通道中相應(yīng)的一路有信號(hào)輸出。 譯碼器在數(shù)字系統(tǒng)中有廣泛的用途，不僅用于代碼的轉(zhuǎn)換、終端的數(shù)字顯示，還用于數(shù)據(jù)分配、存儲(chǔ)器尋址和組合控制信號(hào)等。 按功能的不同譯碼器可分為通用變量譯碼器、代碼變換譯碼器和顯示譯碼器，本節(jié)主要介紹變量譯碼器和顯示譯碼器的外部工作特性和應(yīng)用。1. 變量譯碼器 變量譯碼器的輸入、輸出端的數(shù)量關(guān)系是：當(dāng)有n個(gè)輸入端，就有2n個(gè)輸出端。而每一個(gè)輸出所代表的函數(shù)對(duì)應(yīng)于n個(gè)輸入變量的最小項(xiàng)。常見的變量譯碼器有3線8線譯碼器74

33、 LS138， 4線16線譯碼器74LS154和帶鎖存的3線8線譯碼器74LS131等。1 2 3 4 5 6 7 816 15 14 13 12 11 10 97 4 L S 1 3 8 由74LS138芯片的管腳排列圖可看出，它是一個(gè)有16個(gè)管腳的數(shù)字集成電路，除電源、“地”兩個(gè)端子外，還有三個(gè)輸入端A2、A1、A0，八個(gè)輸出端Y0Y7，三個(gè)使能端1、G2A、G2B。74LS138變量譯碼器邏輯功能電路圖&111 0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1

34、1 1 1 1 0 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0輸 出輸 入G2AA2G2BY3Y5Y4A0A1G1Y2Y0Y7Y6Y174LS138譯碼器真值表 從真值表可看出，當(dāng)輸入使能端G1為低電平0時(shí)，無論其它輸入端為何值，輸出全部為高電平1；當(dāng)輸入使能端G2A和G2B中至少有一個(gè)為高

35、電平1時(shí)，無論其它輸入端為何值，輸出全部為高電平1；當(dāng)G1為高電平1、G2A和G2B同時(shí)為低電平0時(shí)，由A2、A1、A0決定輸出端中輸出低電平0的一個(gè)輸出端，其它輸出為高電平1。 用兩片74LS138可以構(gòu)成4線16線譯碼器，連接方法如下圖示:74LS138譯碼器的功能擴(kuò)展74LS138（低位）A074LS138（高位）A1A2“1”A3 A3、A2、A1、A0為擴(kuò)展后電路的信號(hào)輸入端，Y15Y0為輸出端。當(dāng)輸入信號(hào)最高位A30時(shí)，高位芯片被禁止，Y15Y8輸出全部為“1”，低位芯片被選中，低電平“0”輸出端由A2、A1、A0決定。A31時(shí)，低位芯片被禁止，Y7Y0輸出全部為“1”，高位芯片被

36、選中，低電平“0”輸出端由A2、A1、A0決定。邏輯函數(shù)FABBCAC 的最小項(xiàng)為： 用74LS138還可以實(shí)現(xiàn)三變量或兩變量的邏輯函數(shù)。因?yàn)樽兞孔g碼器的每一個(gè)輸出端的低電平都與輸入邏輯變量的一個(gè)最小項(xiàng)相對(duì)應(yīng)，所以當(dāng)我們將邏輯函數(shù)變換為最小項(xiàng)表達(dá)式時(shí)，只要從相應(yīng)的輸出端取出信號(hào)，送入與非門的輸入端，與非門的輸出信號(hào)就是要求的邏輯函數(shù)。利用74LS138實(shí)現(xiàn)邏輯函數(shù)FABBCAC Fm(1,2,3,4,5,6)構(gòu)成的邏輯電路圖74LS138譯碼器可實(shí)現(xiàn)邏輯函數(shù)CB“1”A74LS138&FABC0001011110111111例解2. 顯示譯碼器 用來驅(qū)動(dòng)各種顯示器件，把用二進(jìn)制代碼表示的數(shù)字、

37、文字、符號(hào)翻譯成人們習(xí)慣的形式直觀顯示出來的電路稱為顯示譯碼器。數(shù)碼顯示管是常用的顯示器件之一。數(shù)碼管產(chǎn)品外形圖（1）數(shù)碼顯示器常用的數(shù)碼顯示管有半導(dǎo)體發(fā)光二極管構(gòu)成的LED和液晶數(shù)碼管LCD兩類。數(shù)碼管是用某些特殊的半導(dǎo)體材料分段式封裝而成的顯示譯碼器常見器件 。半導(dǎo)體LED數(shù)碼管的基本單元是PN結(jié)，目前較多采用磷砷化鎵做成的PN結(jié)，當(dāng)外加正向電壓時(shí)，就能發(fā)出清晰的光。 單個(gè)PN結(jié)可以封裝成發(fā)光二極管，多個(gè)PN結(jié)可以按分段式封裝成半導(dǎo)體LED數(shù)碼管，其管腳排列如圖所示。 LED數(shù)碼管將十進(jìn)制數(shù)碼分成七段，每一段都是一個(gè)發(fā)光二極管，七個(gè)發(fā)光二極管有共陰極和共陽極兩種接法。前者某一段接高電平時(shí)發(fā)

38、光，后者某一段接低電平時(shí)發(fā)光。管腳排列圖 a b c d a e f g h g e d cbf共陰極七段LED管a b c d e f g h +UCC a b c d e f g h 共陽極七段LED管 半導(dǎo)體數(shù)碼管在使用時(shí)每個(gè)管要串聯(lián)約100的限流電阻。常用的共陰極數(shù)碼顯示器真值表如下：（2）七段顯示譯碼器 七段顯示譯碼器是用來與數(shù)碼管相配合、把二進(jìn)制BCD碼表示的數(shù)字信號(hào)轉(zhuǎn)換為數(shù)碼管所需的輸入信號(hào)。常用的七段顯示譯碼器型號(hào)有：74LS47、 74LS48 、 CC4511等。CC45111 2 3 4 5 6 7 816 15 14 13 12 11 10 9BI 圖示為集成顯示譯碼器

39、CC4511的管腳排列圖。其中A2A0為輸入端；ag為輸出端，還有電源端和“地”端；其余為控制端。 正常工作狀態(tài)下，LT、BI需接高電平，LE鎖定端應(yīng)始終接低電平，均處無效態(tài)，在數(shù)據(jù)輸入端A3、A2、A1、A0輸入一組8421BCD碼，在輸出即可得到一組7位的二進(jìn)制代碼，代碼組送入數(shù)碼管，就可以顯示與輸入相對(duì)應(yīng)的十進(jìn)制數(shù)。CC4511 功能真值表輸入輸出LEA3A2A1A0abcdefg顯示字形010111111181000000000消隱1100000111111001100001011000011100010110110121100011111100131100100011001141100101101101151100110101111161100111111000071101000111111181101001111101195.3.3 數(shù)值比較器 在數(shù)字系統(tǒng)中，特別是在計(jì)算機(jī)中都需具有運(yùn)算功能，而比較兩個(gè)數(shù)A和B的大小就是一種簡單的運(yùn)算。根據(jù)比較的結(jié)果決定下一步的操作。具有這種功能的電路稱為數(shù)值比較器。1. 一位數(shù)值比較器 當(dāng)對(duì)兩個(gè)一位二進(jìn)制數(shù)A和B進(jìn)行比較時(shí)，數(shù)值比較器的比較結(jié)果有三種情況，AB、AB和AB。其比較關(guān)系見下表： ABYAB0001001100100011101