數(shù)字信號處理器(DSP)及其應(yīng)用(9-10)資料

1、數(shù)字(shz)信號處理器（DSP）及其應(yīng)用胡曉東共一百一十二頁第9章 DSP系統(tǒng)(xtng)的設(shè)計最小硬件系統(tǒng)設(shè)計(shj)外圍接口設(shè)計共一百一十二頁Lowest CostControl SystemsStorageMotor ControlHighest EfficiencyBest MIPS per:Watt / Dollar/ SizeWireless ClientsModems / Telephony VoIP HighestPerformanceMulti Channel,Multi FunctionComm InfrastructurexDSLImaging, VideoC6000

2、(C62x,C67x,C64x)C3x C4x C8xC2000(C20 x,C24x,C28x)C1x C2xC5000(C54x, C55x)C5x共一百一十二頁DSP總體設(shè)計框圖(kungt)系統(tǒng)(xtng)需求說明書定義技術(shù)指標(biāo)選擇DSP芯片及外圍芯片軟件設(shè)計說明書硬件設(shè)計說明書軟件編程與測試硬件電路與調(diào)試系 統(tǒng) 集 成系統(tǒng)測試，樣機、中試與產(chǎn)品共一百一十二頁需求(xqi)分析系統(tǒng)結(jié)構(gòu)選擇(xunz)系統(tǒng)總體構(gòu)成軟硬件設(shè)計系統(tǒng)調(diào)試試運行交付使用共一百一十二頁引言(ynyn)基本系統(tǒng)的設(shè)計復(fù)位(f wi)和時鐘電路存儲器接口前向通道，A/D，V/f后向通道，D/A，f/V，PWM人機接口

3、，鍵盤，顯示器多機通訊和總線擴展一件“系統(tǒng)集成”的工作，我們可以使用現(xiàn)有開發(fā)成功的硬件平臺及算法去實現(xiàn)我們特殊的應(yīng)用共一百一十二頁1 DSP的基本硬件(yn jin)設(shè)計DSP的復(fù)位上電復(fù)位、手動復(fù)位、軟件(run jin)復(fù)位Reset引腳上5個機器周期以上的低電平來實現(xiàn)考慮到晶振的穩(wěn)定時間，上電復(fù)位一般在Reset引腳上置100-200ms的低電平脈沖最簡單的復(fù)位電路為分立元件的RC電路V = Vcc(1-e-t/RC)集成的微處理器監(jiān)控復(fù)位電路，MAX707/708帶有看門狗電路電壓門檻檢測器VCCKRESETTMS320共一百一十二頁時鐘電路的設(shè)計外部時鐘直接輸入(shr)X2/CLK

4、IN引腳，X1懸空（采用封裝好的晶體振蕩器）外接晶振啟動片內(nèi)的振蕩電路為了提高系統(tǒng)的穩(wěn)定性一般DSP內(nèi)部都有可編程鎖相環(huán)PLL，其功能是把外部提供的時鐘倍頻或分頻做為DSP工作的頻率（如外加10M時鐘，經(jīng)PLL倍頻后DSP可工作在100M，這樣外部電路已非常低的頻率工作會較穩(wěn)定硬件配置和軟件配置引腳：CLKMD1 CLKMD3時鐘模式寄存器CLKMDX1X2/CLKIN共一百一十二頁C5402鎖相環(huán)硬件(yn jin)配置方式CLKMD1CLKMD1CLKMD1CLKMD時鐘模式000E007hPLL*150019007hPLL*100104007hPLL*51001007hPLL*2110F

5、007hPLL*11110000h1/2101F000h1/4011E007h-兩種模式(msh)：（1）PLL模式；（2）DIV模式共一百一十二頁TMS320C54xD(15-0)A(15-0)PSDSISR/WMSTRBIOSTRBREADYIAQMSCRSX1X2CLKINCLKOUTCLKMD(1-3)MP/MCCNTHOLDHOLDANM1INT(0-3)IACKXFBIOTOUTCLKX0DX0FSX0CLKR0DR0FSR0CLKX1DX1FSX1CLKR1DR1FSR1數(shù)據(jù)(shj)/地址總線和控制信號系統(tǒng)(xtng)控制時鐘復(fù)位信號外部DMA接口外部中斷接口外部標(biāo)志定時器輸出

6、串口0串口1共一百一十二頁控制(kngzh)引腳舉例RS: 復(fù)位，保持3個時鐘周期MSTRB: 外部數(shù)據(jù)存儲器選通信(tng xn)號PS: 外部程序存儲器片選信號DS: 外部數(shù)據(jù)存儲器片選信號IS: I/O設(shè)備選擇信號IOSTRB: I/O設(shè)備選通信號R/W: 讀/寫信號HOLD: 請求控制存儲器接口信號HOLDA: 響應(yīng)控制存儲器接口信號MSC: 微狀態(tài)完成信號IAQ: 中斷請求信號IACK: 中斷響應(yīng)信號MP/MC: DSP工作方式選擇信號 READY: 數(shù)據(jù)準(zhǔn)備好信號共一百一十二頁外部中斷引腳NMI: 不可屏蔽(pngb)中斷INT0: 可屏蔽外部中斷通訊端口引腳串口主機通訊并行接口H

7、PI通用I/O端口引腳XF: 輸出BIO: 輸入共一百一十二頁電源(dinyun)設(shè)計為了降低功耗，內(nèi)核電壓CVDD與I/O電壓DVDD分開，大多數(shù)電源電壓5V, 3.3V, 3V舉例：TMS320VC549 I/O電壓為3.3V，內(nèi)核電壓為2.5V，降低44%的功耗消耗電流估計: CPU、時鐘電路、外設(shè)，引腳加電次序：同時加電（理想）；先DVDD、后CVDD電壓調(diào)整器的選擇(xunz)：單電壓輸出芯片，單可調(diào)電壓輸出芯片（1.2-9.75V），雙電壓輸出芯片（TPS73HD301, TPS73HD325, TPS73HD318）共一百一十二頁電源(dinyun)電路通過專用芯片實現(xiàn)雙電壓供電

8、I/O電源DVDD 3.3V內(nèi)核電源CVDD 1.8V2.5V3.3V和5V混合邏輯電路如果電平標(biāo)準(zhǔn)不同或電壓承受要求等問題需要加入(jir)電平轉(zhuǎn)換電路VohVolVihVilVCC3.3V TTL2.40.42.00.83.35.0V CMOS4.440.53.51.555.0V TTL2.40.42.00.85共一百一十二頁3.3V和5V混合系統(tǒng)的考慮(kol)V CMOS, 5V TTL, 3.3V TTL4種情況5V TTL 器件直接驅(qū)動3.3V TTL器件(電壓承受)3.3V TTL器件直接驅(qū)動 5V TTL器件5V CMOS器件驅(qū)動 3.3V TTL器件(電壓承受)3.3V TT

9、L器件驅(qū)動 5V CMOS器件: 雙電壓供電驅(qū)動器DSP與外圍器件的接口（電平考慮(kol)）與3V器件的直接相連與5V器件的接口：C549不可以承受5V電壓共一百一十二頁與外部器件接口的考慮(kol)（時序匹配）等待狀態(tài)DSP內(nèi)部讀寫操作都是單周期，可分為3段：地址建立時間(shjin)、數(shù)據(jù)有效時間(shjin)和存儲時間(shjin)，一般要求外部存儲器的存儲小于60%的機器周期需求器件類型速度范圍普通ROM100 ns快速ROM10-x0 ns雙口RAMx0 nsRAMx0 nsSDRAMx-10 ns共一百一十二頁外部存儲器存取時間60%機器周期DSP內(nèi)部讀和寫操作都是單周期，而外部

10、零等待狀態(tài)讀操作也是在單周期內(nèi)進行的，一般情況下可以將單個機器周期內(nèi)完成的操作分為三個階段，一是地址建立時間，二是數(shù)據(jù)(shj)有效時間，三是存儲器存取時間，在這種情況下要求外部存儲器存取時間小于60%的機器周期，才可以實現(xiàn)零等待的訪問若T=25ns和15ns, 則存儲器存取時間應(yīng)15ns和9ns共一百一十二頁所有(suyu)器件都不需要插入等待狀態(tài)，將READY引腳接高電平等待狀態(tài)數(shù)目的確定TMS320C54x-40，機器周期為25ns，要求外部器件的存取時間小于15ns軟件等待狀態(tài)（014）軟件等待狀態(tài)寄存器SWWSR，最大等待狀態(tài)數(shù)為7，復(fù)位時，SWWSR=7FFFh，各空間均插入7個T

11、軟件等待狀態(tài)控制寄存器SWCR（最低位SWSM為倍增因子,0/1）Low Prog, Low Data : 0000-7FFFhHi Prog, Hi data : 8000-FFFFhI/O : 0000-FFFFh1514-1211-98-65-32-0RI/OHi DataLow DataHi ProgLow ProgSTM #349B, SWWSR;0 011 010 010 011 011程序(chngx)IO：3，數(shù)據(jù)：2共一百一十二頁插入等待(dngdi)狀態(tài)數(shù)的關(guān)系外部器件的存取時間 ns插入等待狀態(tài)數(shù)t=1515t=4040t=6565t=9090t=115115t10ms進

12、行防抖處理共一百一十二頁STM # 5018h, SWWSR ；0 101 000 000 011 000共一百一十二頁STM #1278h, SWWSR ;0 001 001 001 111 000共一百一十二頁總線(zn xin)驅(qū)動和鎖存總線驅(qū)動負載(fzi)比較大時單向總線驅(qū)動和雙向總線驅(qū)動，8位和16位總線鎖存馮.諾依曼結(jié)構(gòu)的MCU中，數(shù)據(jù)、地址有一部分總線是復(fù)用的，74LS373，74LS273在DSP中鎖存器可作為輸出口等其他功能使用共一百一十二頁中斷電路(dinl)的設(shè)計一般3種外部中斷定時器中斷DMA中斷串口接收、發(fā)送中斷邊沿觸發(fā)中斷方式和電平觸發(fā)中斷方式在電平觸發(fā)中斷方式中

13、，低電平脈沖的寬度必須滿足(mnz)一定的寬度：1T Pwidth RAMPAGE1 共一百一十二頁線性緩沖區(qū)法 1、新老數(shù)據(jù)位置直接明了。 2、需要移動(ydng)數(shù)據(jù)。 3、要求在一個機器周期中進行一次讀和一次寫操作， 因而要求定位在DARAM中。循環(huán)緩沖區(qū)法(推薦的方法)1、新老數(shù)據(jù)位置不直接明了。 2、不需要移動數(shù)據(jù)。 3、不存在(cnzi)一個機器周期中進行一次讀和一次寫操作， 因而不要求定位在DARAM中。共一百一十二頁IIR(無限(wxin)沖激響應(yīng))濾波器的實現(xiàn)IIR的差分(ch fn)表達式為x0 x1x2Z-1Z-1A1A2B0B1B2x(n)y(n)反饋通道：X0=x(n

14、)+A1*x1+A2*x2前向通道：y(n)=B0*x0+B1*x1+B2*x2共一百一十二頁IIR(無限(wxin)沖激響應(yīng))濾波器的實現(xiàn)（續(xù)1）高階IIR濾波器可以看成(kn chn)多個二階環(huán)節(jié)相級聯(lián)或并聯(lián)的形式x0 x1x2B2B1B0A2A1COFF共一百一十二頁IIR(無限(wxin)沖激響應(yīng))濾波器的實現(xiàn)（續(xù)2）PORT IO0, x0LD x0, 16, ALD x1, TMAC A1, ALD x2, TMAC A2, ASTH A, x0MPY B2, ALTD x1MAC B1,ALTD x0MAC B0,ASTH A, x0共一百一十二頁IIR(無限(wxin)沖激響應(yīng))濾波器的實現(xiàn)（續(xù)3）x(n-2)x(n-1)x(n)A2A1y(n-2)y(n-1)y(n)B2B1B0y(n) = B0*x(n) + B1*x(n-1) + B2*x(n-2) + A1*y(n-1)+A2*y(n-2)共一百一十二頁快速傅里葉變換(binhun)（FFT）的實現(xiàn)常用的FFT算法基2時間抽取(chu q)基2頻率抽取基4時間抽取基4頻率抽取分裂基算法采用蝶形運算克服運算溢出具體實現(xiàn)：略共一百一十二頁共一百一十二頁內(nèi)容摘要數(shù)字(shz)信號處理器（DSP）及其應(yīng)用。選擇DSP芯片及外圍芯片。硬件配置和軟件配置。如果電平標(biāo)準(zhǔn)不同或電壓承受要求等問題需要加入電平轉(zhuǎn)換電路。