新版輸出級由-T3、-D2、-T4和-R4構(gòu)成推拉式的輸出級能有效地降課件.ppt

1、輸出級由T3、D2、T4和R4構(gòu)成推拉式的輸出級。能有效地降低輸出級的靜態(tài)功耗并提高了驅(qū)動負(fù)載的能力。中間級由T2和電阻R2、R3組成，從T2的集電極和發(fā)射極同時輸出兩個相位相反的信號，作為T3和T4輸出級的驅(qū)動信號； 3.4.1 TTL反相器1. 電路結(jié)構(gòu)和工作原理輸入級由T1和電阻R1組成。D1可以防止輸入端出現(xiàn)過大的負(fù)電壓。3.4 TTL門電路1TTL電路正常工作電壓規(guī)定為5V精選1（1）當(dāng)輸入為低電平（I = 0.2 V）T1 深度飽和截止導(dǎo)通導(dǎo)通截止飽和低電平T3D2T4T2T1輸入高電平輸出T2 、 T4截止，T3 、D2導(dǎo)通注意：即使是同一型號的器件，在電路參數(shù)上也存在一定的分散

2、性，而且輸出端所接的負(fù)載情況也不一定相同，因此VOH值也會有差異。精選2（2）當(dāng)輸入為高電平（I = 3.6 V） T2、T4飽和導(dǎo)通 T1:倒置狀態(tài) T3和D2截止飽和截止截止飽和倒置高電平T3D2T4T2T1輸入低電平輸出當(dāng)VI由低電平開始上升時VIVB1，當(dāng)VB1=2.1V時VC20.7+0.1=0.8V使輸出為低電平vO=VCES40.2V精選3電壓傳輸特性把電壓傳輸特性轉(zhuǎn)折區(qū)中點對應(yīng)的輸入電壓稱為閾值電壓。閾值電壓VTH約為1.4V精選42. 輸入特性 結(jié)論：無論輸入為高電平還是低電平，輸入電流都不等于零。而且空載下的電源電流也比較大。這兩點與CMOS電路形成了鮮明的對照。由于TTL

3、電路的功耗比較大，所以難以做成大規(guī)模集成電路。精選5結(jié)論：對于輸出端的狀態(tài)而言，TTL輸入端懸空狀態(tài)和接邏輯1電平是等效的。注意：在CMOS電路中若輸入端經(jīng)過電阻接地，由于電阻上沒有電流流過，所以輸入端的電位始終為零開門電阻RON；關(guān)門電阻ROFF。TTL與非門輸入端經(jīng)電阻接地時，一定要注意電阻的阻值：當(dāng)RRON時就相當(dāng)于輸入高電平；當(dāng)RROFF時就相當(dāng)于輸入低電平。輸入負(fù)載特性：4精選63. 輸出特性2. 需要驅(qū)動較大的負(fù)載電流時，總是用輸出低電平去驅(qū)動。ROH在100以內(nèi)；IOH（max）0.4mAROL小于8；IOL（max）16mA1. 負(fù)載電路在允許的工作范圍內(nèi)變化時，輸出的高、低電

4、平變化不大。注意：輸出端不允許直接接地或直接接+5V精選7VCC3.4.2 TTL與非門、或非門、與或非門和異或門1. 與非門精選82. 或非門3.與或非門精選94. 異或門 當(dāng)A、B同時為低電平時：T6、T4和T5同時截止，并使T7和T9導(dǎo)通、T8截止，輸出低電平。 當(dāng)A、B同時為高電平時：T6和T9導(dǎo)通、T8截止，輸出低電平。 當(dāng)A、B狀態(tài)不同時：T6截止。同時，A、B當(dāng)中的一個高電平輸入使T4、T5中的一個導(dǎo)通，并使T7截止。由于T6和T7同時截止，因而使T9截止、T8導(dǎo)通，輸出高電平。精選103.4.3 三態(tài)輸出和集電極開路輸出的TTL門電路1. 三態(tài)輸出的門電路推拉式輸出結(jié)構(gòu)的門電路

5、禁止輸出端并聯(lián)使用。精選112. 集電極開路輸出的門電路（open ollector）為了獲得輸出的高低電平，需要將OC門的輸出端經(jīng)過一個上拉電阻接至電源。多個OC門的輸出端并聯(lián)實現(xiàn)“線與”，并可將OC門用于信 號到總線的連接。 結(jié)構(gòu)圖和邏輯符號注意：RP 的選擇范圍精選12OC門應(yīng)用的幾個方面（2）實現(xiàn)電平轉(zhuǎn)換。如圖示，可使輸出高電平變?yōu)?0V。（3）用做驅(qū)動器。如圖示，用來驅(qū)動發(fā)光二極管的電路。(1)實現(xiàn)“線與”精選131. 直流電氣特性和參數(shù)(1) 輸入高電平VIH和輸入低電平VIL 在74系列中，電源電壓+5V， VIH(min)為2V， VIL(max)為0.8V。(2) 輸出高電平

6、VOH和輸出低電平VOL 在74系列中， VOH(min)為2.4V（當(dāng)負(fù)載電流為-0.4mA）， VOL(max)為0.4V（當(dāng)負(fù)載電流為16mA ）。3.4.4 TTL門電路的電氣特性和參數(shù)精選14(3) 噪聲容限VNH和VNL VNHVOH(min) VIH(min)0.4V VNLVIL(max) VOL(max)0.4V(4) 高電平輸出電流IOH和低電平輸出電流IOL IOH(max)IOL(max) 在74系列中，IOL(max)16mA，IOH(max)0.4mA 。(5) 高電平輸入電流IIH和低電平輸入電流IIL IIH(max) tPHL 在74系列中， tPHL8ns，

7、 tPLH12ns，平均傳輸延遲時間tpd在10ns左右。精選17 成因：輸出電平轉(zhuǎn)換過程中，瞬時T3和T4同時導(dǎo)通 影響：iP較大，流過公共電源線形成干擾源 消除：接濾波電容(2) 電源動態(tài)尖峰電流精選183. 各種系列TTL門電路的性能比較參數(shù)名稱與符號系列7474S74LS74AS74ALS74F傳輸延遲時間tpd（ns）939.51.743每個門的功耗（mW）1019281.24延遲-功耗積dp（pJ）90571913.64.812 為了提高電路的性能，不斷地對TTL電路進行改進，以求降低功耗和縮短傳輸延遲時間，于是產(chǎn)生了多種改進系列產(chǎn)品。精選19不同門電路的接口問題:驅(qū)動電路必須能為

8、負(fù)載電路提供足夠的驅(qū)動電流 驅(qū)動電路 負(fù)載電路1、）VOH(min) VIH(min)2、）VOL(max) VIL(max)4、）IOL(max) IIL(total)驅(qū)動電路必須能為負(fù)載電路提供合乎相應(yīng)標(biāo)準(zhǔn)的高、低電平 IOH(max) IIH(total)3、）結(jié)論：當(dāng)用TTL門電路驅(qū)動CMOS門電路時，必須考慮電壓是否滿足要求； 當(dāng)用CMOS門電路驅(qū)動TTL門電路時，必須考慮電流是否滿足要求。精選20課堂練習(xí)：P106 3.19解：由表3.4.1可知，與非門G0的IOH（max）=-0.4mA、IOL(max)=8mA，G1Gn的IIH(max)=20uA、IIL(max)=-0.4mA 當(dāng)門P輸出為低電平時， 當(dāng)門P輸出為高電平時，N應(yīng)選取 NOL，NOHmin，即N10 G0的輸出端最多可以接10個同樣的門電路。精選21小 結(jié)掌握TTL邏輯門電路的邏輯功能分析及應(yīng)用。作 業(yè)P105 3.13