QuartusII原理圖輸入設(shè)計方法_第1頁
QuartusII原理圖輸入設(shè)計方法_第2頁
QuartusII原理圖輸入設(shè)計方法_第3頁
QuartusII原理圖輸入設(shè)計方法_第4頁
QuartusII原理圖輸入設(shè)計方法_第5頁
已閱讀5頁，還剩12頁未讀， 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進(jìn)行舉報或認(rèn)領(lǐng)

文檔簡介

1、QuartusII原理圖輸入設(shè)計方法EDA 技術(shù)實(shí)用教程 原理圖輸入設(shè)計方法 1.1 設(shè)計流程 1. 為本項工程設(shè)計建立文件夾 假設(shè)本項設(shè)計的文件夾取名為adder，路徑為：d:adder。 圖5-42 元件輸入對話框 原理圖輸入設(shè)計方法 2. 輸入設(shè)計項目和存盤 圖5-43 將所需元件全部調(diào)入原理圖編輯窗并連接好 原理圖輸入設(shè)計方法 3. 將設(shè)計項目設(shè)置成可調(diào)用的元件 圖5-44 連接好的全加器原理圖f_adder.bdf 原理圖輸入設(shè)計方法 4. 設(shè)計全加器頂層文件 圖5-45 f_adder.bdf工程設(shè)置窗 原理圖輸入設(shè)計方法 5. 將設(shè)計項目設(shè)置成工程和時序仿真 圖5-46 加入本工

2、程所有文件 原理圖輸入設(shè)計方法 5. 將設(shè)計項目設(shè)置成工程和時序仿真 圖5-47 全加器工程f_adder的仿真波形 原理圖輸入設(shè)計方法 5. 將設(shè)計項目設(shè)置成工程和時序仿真 原理圖輸入設(shè)計方法 1.2 應(yīng)用宏模塊的原理圖設(shè)計 1. 計數(shù)器設(shè)計 圖5-48 含有時鐘使能的兩位十進(jìn)制計數(shù)器 原理圖輸入設(shè)計方法 1.2 應(yīng)用宏模塊的原理圖設(shè)計 1. 計數(shù)器設(shè)計 圖5-49 兩位十進(jìn)制計數(shù)器工作波形 2. 頻率計主結(jié)構(gòu)電路設(shè)計 圖5-50 兩位十進(jìn)制頻率計頂層設(shè)計原理圖文件 原理圖輸入設(shè)計方法 1.2 應(yīng)用宏模塊的原理圖設(shè)計 2. 頻率計主結(jié)構(gòu)電路設(shè)計 圖5-51 兩位十進(jìn)制頻率計測頻仿真波形 3. 時序控制電路設(shè)計 圖5-52 測頻時序控制電路 原理圖輸入設(shè)計方法 原理圖輸入設(shè)計方法 1.2 應(yīng)用宏模塊的原理圖設(shè)計 3. 時序控制電路設(shè)計 圖5-53 測頻時序控制電路工作波形 4. 頂層電路設(shè)計 圖5-54 頻率計頂層電路原理圖 原理圖輸入設(shè)計方法 1.2 應(yīng)用宏模塊的原理圖設(shè)計 4

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論