最新-ARINC429總線收發(fā)器芯片DEI102019的原理及應(yīng)用

1、ARINC429總線收發(fā)器芯片DEI1016的原理及應(yīng)用摘要簡(jiǎn)要介紹了公司的1016芯片的功能，詳細(xì)說明了利用1016芯片實(shí)現(xiàn) 429協(xié)議數(shù)據(jù)通訊系統(tǒng)的設(shè)計(jì)方法，給出了比較具體的電路設(shè)計(jì)及軟件解決方法。關(guān)鍵詞429；差分輸出；可編程器件1概述目前，ARINC 4 2 9收發(fā)器主要以DeviceEngineer ing公司的DEI1016及BD429來配套使用。范文先生網(wǎng)收集整理其中DEI1016提供有標(biāo)準(zhǔn)航空串行數(shù)據(jù)和16 bit寬數(shù)據(jù)總線接口。該接口電路包括一個(gè)單通道發(fā)送器、兩個(gè)獨(dú)立的接收通道和可選擇操作方式 的可編程控制器。發(fā)送器電路包括一個(gè)發(fā)送緩存器和一個(gè)控制邏輯，發(fā)送緩存器是一個(gè)8X3

2、 2bit的FIFO,而控制邏輯則允許主機(jī)給發(fā)送器寫數(shù)據(jù)塊，并通過主機(jī)使 能發(fā)送器來使該數(shù)據(jù)塊自動(dòng)發(fā)送出去。數(shù)據(jù)在TTL電平格式下經(jīng)過BD429電平轉(zhuǎn)換器后發(fā)送出去。而每一個(gè)接收通道都可以直接連接到ARINC 4 2 9數(shù)據(jù)總線，而不需要 電平轉(zhuǎn)換。2引腳功能DEI1016芯片的引腳圖如圖1所示。下面是DEI1016的主要特點(diǎn)兩路接收和一路發(fā)送；環(huán)繞自測(cè)試模 式；數(shù)據(jù)字長(zhǎng)為2 5bits或32bits格式；接收數(shù)據(jù)時(shí)進(jìn)行校驗(yàn)， 發(fā)送數(shù)據(jù)時(shí)產(chǎn)生校驗(yàn)；具有8X32bit的發(fā)送緩存；采用低電源工作； 支持多路復(fù)用ARINC數(shù)據(jù)總線如429、571、575、706。3電路原理DEI1016的復(fù)位是低電

3、平有效，外部工作時(shí)鐘為1MHz。具有二路接收第一路接收和第二路接收和一路發(fā)送。要使電路正常工作，發(fā)送時(shí)需要和BD429配合。BD429是滿足ARINC429規(guī)范的、雙極數(shù)據(jù)輸入線驅(qū)動(dòng)器。DEI1016為前級(jí)輸出，BD 4 2 9為差分輸出。設(shè)計(jì)時(shí)，BD 4 2 9地周圍要接兩個(gè)68pF的電容才能正常工作，而且這 兩個(gè)電容至關(guān)重要。送通道，第三部分為主機(jī)接口。其電路結(jié)構(gòu)框圖見圖2所示。3.1接收通道接收通道包括線接收器、數(shù)據(jù)接收、數(shù)據(jù)時(shí)鐘、源/目標(biāo)碼 譯碼器、校驗(yàn)控制位、數(shù)據(jù)通道和數(shù)據(jù)錯(cuò)誤條件等電路。線接收器的前端是一個(gè)電平轉(zhuǎn)換器，最常用的就是BD429。它可以把土10V的數(shù)據(jù)信號(hào)轉(zhuǎn)換為5V內(nèi)部

4、邏輯電平。接收數(shù)據(jù)時(shí)，接收到的每一位數(shù)據(jù)的開始位首先被檢測(cè)，外部提供的工作時(shí) 鐘1MCK為1MHz,內(nèi)部接收和發(fā)送速率可以設(shè)置為十分之一或八十分之一 即10 0kbps 或1 2.5kbps。讀接收器的任一個(gè)字時(shí)，一般都需要檢測(cè)收到的信息數(shù)據(jù)的校驗(yàn)位。初始化時(shí)，可以設(shè)置字長(zhǎng)為32Bit或25Bit。其3 2Bit字長(zhǎng)格式如圖3所示。為了訪問接收器的數(shù)據(jù)，首先應(yīng)設(shè)置接收器數(shù)據(jù)選擇輸入端SEL為邏輯0, 并通過脈沖使輸出使能端 O E n 也置為0 ,以使得數(shù)據(jù)字1被送入到數(shù)據(jù)總 線上；同樣，數(shù)據(jù)字2也被放到數(shù)據(jù)總線上。當(dāng)字1、字2被讀走以后，數(shù)據(jù)準(zhǔn)備好信號(hào) DRn 被復(fù)位，復(fù)位后，該 信號(hào)處于三

5、態(tài)；如果新數(shù)據(jù)到了，而以前的數(shù)據(jù)又沒有被讀取，此時(shí)如果數(shù)據(jù)準(zhǔn) 備好信號(hào)沒有復(fù)位，則新數(shù)據(jù)不能覆蓋FIFO中的數(shù)據(jù)；如果一個(gè)完整的數(shù)據(jù) 沒有讀完就出現(xiàn)錯(cuò)誤，接收器將復(fù)位，同時(shí)忽略該數(shù)據(jù)或者該幀數(shù)據(jù)。如果希望測(cè)試該芯片是否正常工作，也可以通過設(shè)置為自測(cè)試模式，即將D EI1016的發(fā)送直接在內(nèi)部接到第一路接收，并將反相接到第二路，然后發(fā) 送數(shù)據(jù)，并比較發(fā)送和接收，以判斷DEI1016的工作狀況。3. 2發(fā)送通道發(fā)送通道包括8X32bitFIFO、校驗(yàn)產(chǎn)生器、發(fā)送 器定時(shí)器和一個(gè)TTL輸出電路。其中 8X32bitFIFO可由用戶進(jìn)行操作如裝載、使能、非使能等；通過裝載發(fā)送器數(shù)據(jù) 字LD1或者LD2

6、脈沖沿可以把第一個(gè)16位字字1或第二個(gè)16位字字2 放到數(shù)據(jù)線上；LD1總是先于LD2。如果緩存已滿且新數(shù)據(jù)已被LD1和LD2脈沖沿打入，緩存里的最后一個(gè)3 2位字將被覆蓋；而當(dāng)ENTX為邏輯1時(shí)，F(xiàn)IFO時(shí)鐘被激活，同時(shí)，數(shù) 據(jù)被串行移到發(fā)送器驅(qū)動(dòng)器上；然后在發(fā)送時(shí)鐘TXCLKIMHz下通過DOA 和DO B 差分輸出，DEI 10 16和BD 4 2 9連接見圖4所示。3. 3主機(jī)接口CPU外圍I/O設(shè)備的接口芯片一般都有片選、讀、寫信 號(hào)和選擇片內(nèi)寄存器的若干地址線。但DEI1016有點(diǎn)特殊，它的每一個(gè)寄存器操作信號(hào)都需要對(duì)CPU信 號(hào)進(jìn)行譯碼產(chǎn)生。因此，選擇CPU時(shí)，最好直接選擇外部數(shù)

7、據(jù)總線為16Bit以上的CP U，如TI公司的TMS320F2 40等。4DEI1016 的應(yīng)用4. 1DEI1016 與BD429 HW的連接DE I10 16的應(yīng)用主要是數(shù)據(jù)通訊。它一般和CPU、可編程器件一起形成智能通訊模塊，圖5是由DEI10 16構(gòu)成的數(shù)據(jù)通訊系統(tǒng)原理圖。該數(shù)據(jù)通訊模塊的控制邏輯以CPU提供的I/O操作信號(hào)IS和讀寫信 號(hào)RD、可日以及地址A2、A1為輸入來為DEI1016產(chǎn)生操作信號(hào)，如 讀第一路接收數(shù)據(jù)寄存器信號(hào)RD 4 2 9 A、第二路RD 4 2 9 B、發(fā)送低字選 通信號(hào)WR 4 2 9 LW、高字WR 4 2 9 HW、發(fā)送使能控制TX 4 2 9 EN

8、等?？刂七壿嫼虲PU同時(shí)監(jiān)視DEI1016的3個(gè)狀態(tài)信號(hào)，包括第一路接 收準(zhǔn)備好信號(hào)Rx1RDY、第二路Rx2RDY和發(fā)送準(zhǔn)備好Tx 4 2 9 RD Yo這些狀態(tài)信號(hào)一方面可供軟件查詢，另一方面可由控制邏輯產(chǎn)生INT中斷 請(qǐng)求。DEI1016和CPU接口比較簡(jiǎn)單，發(fā)送時(shí)經(jīng)常和BD 4 2 9配合使用。一般情況下，作為I/O外設(shè)的DEI1016的讀寫速度要比CPU慢， 因此，應(yīng)該用一個(gè)狀態(tài)機(jī)進(jìn)行速度匹配以便為CPU產(chǎn)生READY信號(hào)。在發(fā)送使能信號(hào)TX429EN的控制下可以簡(jiǎn)單地把發(fā)送準(zhǔn)備好信號(hào)TX429RDY反相后輸出。DEI1016的發(fā)送器包括一個(gè)FIFO，它可以存儲(chǔ)8個(gè)32Bit 的4

9、2 9數(shù)據(jù)字。當(dāng)CPU填充DEI1016的發(fā)送FIFO字?jǐn)?shù)達(dá)到自定數(shù)目 如8個(gè) 時(shí)，系統(tǒng)將使能發(fā)送以發(fā)出F I F0中的數(shù)據(jù)。其實(shí)現(xiàn)邏輯用Abe 1 言簡(jiǎn)寫如下 IS,RD,WRpin；/CP U方的I/O操作、讀寫信號(hào)，皆為低有效.IOAddr=A2,A1,X； /CPU方I/O地址ENTX 4 29A=!TX429ARDY； / /AR INC 4 2 9發(fā)送使能/讀第一路ARCIN 4 2 9接收寄存器高低字.！ RD 4 2 9 A=! IS&! RD&IOAddr=RX4 2 9ALW#IOA ddr=RX429 AHW； /讀第二路ARCIN 4 2 9接收寄存器高低 字！RD42

10、9B = !IS&!RD&IOAddr=RX429BLW#I 0 A d d r = R X 4 2 9 B HW； / / 寫第一路A R C I N 4 2 9 發(fā)送寄 存器高低字！WR429AL = !IS&!WR&IOAddr=TX429 A L W；!WR4 2 9AH=!IS&!WR&IOAddr=TX4 2 9AHW； /寫DEI1016控制寄存器.！WR429ACW=!IS&!WR&I OAddr=CR429A；!INT = !RX1RDY#!RX2RDY； / / 2路接收準(zhǔn)備好 共享中斷請(qǐng)求. 4 . 2兩路接收中斷共享算法該模塊 有一路發(fā)送和兩路接收。發(fā)送數(shù)據(jù)不需要用中斷

11、來解決。而當(dāng)2路接收共享一個(gè)中斷時(shí)，可能會(huì)出現(xiàn)覆蓋而丟掉某一路數(shù)據(jù)的情況， 也可能使邊沿觸發(fā)的中斷失效而不再接收任何數(shù)據(jù)。其波形示意圖如圖6所示。圖中，在A點(diǎn)，當(dāng)?shù)谝宦窚?zhǔn)備好RX1RDY為低時(shí)L，XINT有效以引 起中斷，CPU響應(yīng)中斷處理，同時(shí)在AB之間判定為第一路有效并開始處理。當(dāng)處理到B點(diǎn)時(shí)，第二路接收準(zhǔn)備好引起中斷。但此時(shí)XINT已經(jīng)有效，故不會(huì)引起電平變化，中斷響應(yīng)程序繼續(xù)進(jìn)行， 并在C點(diǎn)退出，此時(shí)并沒有處理第二路接收。如果中斷請(qǐng)求是電平 Level 敏感，中斷處理退出后還可以再次進(jìn)入， 但這會(huì)有相當(dāng)?shù)南到y(tǒng)開銷。若中斷請(qǐng)求是邊沿 edge 觸發(fā)，那么在C點(diǎn)退出之后，由于未處理第 二路接收，所以中斷請(qǐng)求INT一直保持電平有效，但不能產(chǎn)生邊沿跳變翻轉(zhuǎn)， 中斷