體系結(jié)構(gòu)中低功耗優(yōu)化策略

1、體系結(jié)構(gòu)中低功耗優(yōu)化策略Chen YikeGu XiashenLu Haoyuan School of software engineer, Tongji University, Shanghai, China 1摘要隨著嵌入式系統(tǒng)的廣泛應(yīng)用，低功耗問題擺在了設(shè)計(jì)人員面前低功耗設(shè)計(jì)包括系統(tǒng)設(shè)計(jì)、硬件設(shè)計(jì) 軟件設(shè)計(jì) 器件的工藝設(shè)計(jì)等諸多萬(wàn)面。其中器件的工藝設(shè)計(jì)主要由半導(dǎo)體器件的廠家來(lái)完成，嵌入式系統(tǒng)的應(yīng)用設(shè)計(jì)人員只需要關(guān)心器件的功耗指標(biāo)。更多的工作集中于系統(tǒng)的硬件、軟件以及它們之間的配合方面。關(guān)鍵字：嵌入式設(shè)備 低功耗 優(yōu)化2引言功耗問題是近幾年來(lái)人們?cè)谇度胧较到y(tǒng)的設(shè)計(jì)中普遍關(guān)注的難點(diǎn)與熱點(diǎn)，特

2、別是對(duì)于電池供電系統(tǒng)，而且大多數(shù)嵌入式設(shè)備都有體積和質(zhì)量的約束。34（1）對(duì)于電池供電系統(tǒng)，延長(zhǎng)電池的壽命，降低用戶更換電池的周期，提高系統(tǒng)性能與降低系統(tǒng)開銷，甚至能起到保護(hù)環(huán)境的作用；（2）安全的需要：例如工業(yè)現(xiàn)場(chǎng)總線設(shè)備的本安要求，實(shí)現(xiàn)本安要求的一個(gè)重要途徑是降低系統(tǒng)的功耗；（3）降低電磁干擾：系統(tǒng)的功耗越低，電磁輻射的能量越小，對(duì)其它設(shè)備造成的干擾越小，如果所有的電子產(chǎn)品都設(shè)計(jì)成低功耗的，那么電磁兼容性設(shè)計(jì)會(huì)變得容易；（4）節(jié)能：特別是對(duì)電池供電系統(tǒng)來(lái)說，節(jié)能更為重要。降低系統(tǒng)的功耗具有下面的優(yōu)點(diǎn)：5功耗產(chǎn)生的原因P=V2(?)f(?)C+Pstatic其中是靜態(tài)功耗，是V工作電壓，是f

3、工作頻率，是C負(fù)載電容。?表示式中V2與f功耗相關(guān)的因素越大，功耗越大,但不是線性的。由于目前大多數(shù)電路采用CMOS工藝，靜態(tài)功耗很小,可以忽略。起主要作用的是動(dòng)態(tài)功耗，因此降低功耗從降低動(dòng)態(tài)功耗入手。 6體系結(jié)構(gòu)層降低功耗技術(shù) 系統(tǒng)中的動(dòng)態(tài)能量消耗占主要部分,隨著工藝的縮放,泄漏電流的比例逐漸增大.如果不使用任何泄漏控制機(jī)制,未來(lái)的工藝中動(dòng)態(tài)能量消耗和靜態(tài)能量消耗比例基本相當(dāng).計(jì)算機(jī)系統(tǒng)是由軟件和硬件組成的系統(tǒng),低功耗問題必須從軟件和硬件兩方面綜合考慮. 計(jì)算機(jī)系統(tǒng)包括中心處理器、主存和I/O設(shè)備.一般來(lái)說,磁盤設(shè)備的能量消耗要比主存和處理器的功耗大幾個(gè)量級(jí),低功耗的系統(tǒng)往往不使用磁盤系統(tǒng).

4、內(nèi)存系統(tǒng)DRAM的能量消耗是處理器能量消耗的幾十倍到幾百倍.處理器內(nèi)部的動(dòng)態(tài)能量消耗又由時(shí)鐘系統(tǒng)、數(shù)據(jù)路徑、存儲(chǔ)系統(tǒng)和控制I/O等組成.7一些重要的體系結(jié)構(gòu)層降低功耗技術(shù) 動(dòng)態(tài)電壓縮放(dynamic voltage scaling,簡(jiǎn)稱DVS)降低電壓時(shí)鐘門(clock gating)減少切換電容存儲(chǔ)系統(tǒng)減少切換電容編碼和緩存減少切換因子泄漏能量減少技術(shù)8動(dòng)態(tài)電壓縮放(dynamic voltage scaling,簡(jiǎn)稱DVS)降低電壓系統(tǒng)的動(dòng)態(tài)功耗和電壓成二次方關(guān)系,降低供應(yīng)電壓可以降低系統(tǒng)的動(dòng)態(tài)功耗,動(dòng)態(tài)電壓縮放在系統(tǒng)運(yùn)行時(shí)動(dòng)態(tài)改變電壓.一般可以設(shè)置幾個(gè)離散電壓值,軟件可以根據(jù)需求在幾個(gè)

5、電壓值之間進(jìn)行動(dòng)態(tài)調(diào)整.實(shí)用的處理器包括Transmeta Crusoe,Intel Xscale和AMD K6 III+.電壓切換存在一定的能量開銷和時(shí)間開銷.9時(shí)鐘門(clock gating)減少切換電容時(shí)鐘系統(tǒng)的能量消耗占CPU總功耗的很大一部分,減少時(shí)鐘系統(tǒng)的切換電容對(duì)總功耗有很大的作用.一種實(shí)際有效的方法是劃分時(shí)鐘網(wǎng)絡(luò),在每個(gè)周期只允許必要的部分進(jìn)行切換.這通過時(shí)鐘門來(lái)實(shí)現(xiàn).使用時(shí)鐘門關(guān)閉的部件一般不能及時(shí)恢復(fù)正常狀態(tài),并且時(shí)鐘系統(tǒng)可能產(chǎn)生小故障,這是使用時(shí)鐘門存在的問題.如何有效地使用時(shí)鐘門關(guān)閉功能部件,如何及時(shí)地將關(guān)閉的功能部件恢復(fù)到正常狀態(tài)以降低性能損失是軟件需要解決的問題.

6、10存儲(chǔ)系統(tǒng)減少切換電容 CPU內(nèi)部的cache,TLB*,分支緩存占能量消耗的很大部分,DRAM的功耗又是CPU的幾十倍,磁盤設(shè)備更是重要的能量消耗源.低功耗的存儲(chǔ)系統(tǒng)對(duì)降低系統(tǒng)功耗有很大作用.除了傳統(tǒng)的多運(yùn)行模式磁盤、內(nèi)存系統(tǒng)以外,很多新的硬件技術(shù)用來(lái)解決存儲(chǔ)系統(tǒng)的運(yùn)行時(shí)功耗:新的cache技術(shù).處理器的發(fā)展集成了越來(lái)越大的芯片內(nèi)cache,大的cache造成了大量的能量消耗.在保持程序性能的前提下,功耗最優(yōu)的cache大小和結(jié)構(gòu)隨著負(fù)載的變化而變化.于是產(chǎn)生了可重配置的cache1和動(dòng)態(tài)關(guān)閉cache行的cache,這些cache設(shè)計(jì)的主要目的是減少動(dòng)態(tài)切換的電容量,降低功耗.多bank

7、的內(nèi)存結(jié)構(gòu).為了降低訪存的切換電容量,將存儲(chǔ)結(jié)構(gòu)劃分為多個(gè)bank,每次只訪問部分部件,不使用的內(nèi)存bank可以關(guān)閉.這些動(dòng)態(tài)的存儲(chǔ)系統(tǒng)部件為存儲(chǔ)系統(tǒng)的能量?jī)?yōu)化提出了新問題,如動(dòng)態(tài)cache結(jié)構(gòu)下,如何有效利用cache,保證性能并提高能量效率?采用什么樣的方法進(jìn)行cache數(shù)據(jù)的映射?基于分頁(yè)的操作系統(tǒng)如何有效利用多bank的內(nèi)存系統(tǒng)?程序如何有效地局部化,利用多個(gè)內(nèi)存bank降低功耗?11編碼和緩存減少切換因子應(yīng)用中很多計(jì)算存在重復(fù)部分,可以在功能部件中增加cache,將計(jì)算的結(jié)果保存.如果又有同樣操作數(shù)的計(jì)算,則直接使用原來(lái)的值.這種方法減少了切換活動(dòng),降低了功耗.有些計(jì)算使用的操作數(shù)不

8、需要很高的精度,低位部分就足夠了,這樣可以通過一些技術(shù)監(jiān)測(cè)冗余的高位部分,避免高位部分的計(jì)算以降低功耗12泄漏能量減少技術(shù) 泄漏能量消耗是今后工藝發(fā)展面臨的重要問題之一,泄漏控制的主要方式有: A. 輸入向量控制(IVC) B. 增加閾值電壓(MTCMOS,BBC) C. 關(guān)閉供應(yīng)電壓(power supply gating,簡(jiǎn)稱PSG) D. 動(dòng)態(tài)電壓縮放 13開發(fā)部件使用的局部性 系統(tǒng)中的指令類型是多種多樣的,每種指令使用的功能部件或設(shè)備都是不同的,以往的任務(wù)調(diào)度和指令調(diào)度策略很少考慮到設(shè)備類型的因素.在新的低功耗技術(shù)支持下的系統(tǒng),這些可能是關(guān)鍵的因素.程序執(zhí)行期間對(duì)設(shè)備的使用是很復(fù)雜的,

9、它可能隨時(shí)都有啟動(dòng)設(shè)備的需求,如果這些設(shè)備被過于頻繁地訪問,考慮到節(jié)能策略的時(shí)間開銷和能量損失,不是任何情況下使用節(jié)能方法都會(huì)得到收益,盡量集中一類部件或者一個(gè)部件的使用,最大化部件使用的間隔具有重要意義,這就是部件使用的局部化。1415(1) 處理器部件類型局部化和設(shè)置恰當(dāng)?shù)牟考?shù)量(2) Cache使用的局部化和設(shè)置適當(dāng)?shù)腸ache行數(shù)目(3) 內(nèi)存使用的局部化(4) I/O使用的局部化(5) 多任務(wù)多設(shè)備的調(diào)度根據(jù)這一概念,我們總結(jié)出一些方法用于低功耗編譯優(yōu)化 16編譯低功耗技術(shù)研究的基本方法 結(jié)合目前的發(fā)展趨勢(shì)，在開展體系結(jié)構(gòu)以及相應(yīng)的低功耗和編譯優(yōu)化技術(shù)的研究工作中。首先要考慮幾個(gè)問題：（1）我們?cè)谠O(shè)計(jì)一種新的體系結(jié)構(gòu)時(shí)能否提出一種這樣的結(jié)構(gòu)模型，在提高性能的同時(shí)，應(yīng)考慮如何有效支持編譯時(shí)的功耗優(yōu),在設(shè)計(jì)技術(shù)上要做出那些擴(kuò)展和權(quán)衡？（2）如何在這種新的體系結(jié)構(gòu)模型上研究和實(shí)現(xiàn)充分綜合開發(fā)體系結(jié)構(gòu)并行性以及降低功耗的模型和算法？（3）這種模型對(duì)于實(shí)際應(yīng)用程序的性能提高與降低功耗權(quán)衡的關(guān)鍵是什么？（4）提出充分發(fā)揮體系結(jié)構(gòu)特征的并能達(dá)到降低功耗目的的相關(guān)編譯優(yōu)化的方法和技術(shù)；（5）通過對(duì)特選應(yīng)用實(shí)例的模擬和分析，評(píng)價(jià)所提出的結(jié)構(gòu)特征和相應(yīng)的編譯技術(shù)；（6）研究和形式化對(duì)以上問題的求解策略，