邏輯電平轉(zhuǎn)換器

1、邏輯電平轉(zhuǎn)換器DDDDD在新一代電子產(chǎn)品設(shè)計中，TTL或5叩CMOS電平已不再占據(jù)邏輯電路統(tǒng)治地位。隨著低電壓邏輯的引入，系統(tǒng)內(nèi)部常常出現(xiàn)輸入/輸出邏輯不協(xié)調(diào)的問題，從而提高了系統(tǒng)設(shè)計的復(fù)雜性。例如，當(dāng)1.8V的數(shù)字電路與工作在3.3V的模擬電路進(jìn)行通信時，需要首先解決兩種電平轉(zhuǎn)換問題，本文介紹了不同邏輯電平之間的轉(zhuǎn)換方法。叩邏輯電平轉(zhuǎn)換的必要性口型叩號口I/O通道數(shù)口單向/雙向RX/TXDVL范圍DVCC范圍D獨立使能D速DD率DMAX300叩叩雙向，8/8D1.2V5.5VD1.65V5.5VDYeSD4MbPSDMAX3370D叩雙向，1/1D1.65V5.5VD2.5V5.5VDNOD

2、2MbPSDMAX337叩叩雙向，1/1D1.65V5.5VD2.5V5.5VDYeSD2MbPSDMAX3372/3D2D雙向，2/2D1.2-505VD1.65V5.5VDYeSD230kbPSDMAX3374D單向，2/0DMAX3375D2D單向，1/1D1.2-505VD1.65V5.5VDYeSD16MbPSDMAX3376D單向，0/2DMAX3377DMAX3378D4D雙向，4/4D1.2-505VD1.65V5.5VDYeSD230kbPSDMAX3379D叩單向，4/0D1.2-505VD1.65V5.5VDYeSD16MbPSDMAX3390D叩單向，3/1D1.2-5

3、05VD1.65V5.5VDYeSD16MbPSDMAX339叩叩單向，2/2D1.2-505VD1.65V5.5VDYeSD16MbPSDMAX3392D叩單向，1/3D1.2-505VD1.65V5.5VDYeSD16MbPSDMAX3393D叩單向，0/4D1.2-505VD1.65V5.5VDYeSD16MbPSD隨著不同工作電壓的數(shù)字IC的不斷涌現(xiàn)，邏輯電平轉(zhuǎn)換的必要性更加突出，電平轉(zhuǎn)換方式也將隨邏輯電壓、數(shù)據(jù)總線的形式（例如4線SPI、32位并行數(shù)據(jù)總線等）以及數(shù)據(jù)傳輸速率的不同而改變?，F(xiàn)在雖然許多邏輯芯片都能實現(xiàn)較高的邏輯電平至較低邏輯電平的轉(zhuǎn)換（如將5V電平轉(zhuǎn)換至3V電平），但

4、極少有邏輯電路芯片能夠較低的邏輯電平轉(zhuǎn)換成較高的邏輯電平（如將3V邏輯轉(zhuǎn)換至5V邏輯）。另外，電平轉(zhuǎn)換器雖然也可以用晶體管甚至電阻二極管的組合來實現(xiàn)，但因受寄生電容的影響，這些方法大大限制了數(shù)據(jù)的傳輸速率。Ilbh-rkF11III（a）旦阻-二極管電乎轉(zhuǎn)換也路忡盡管寬字節(jié)的電平轉(zhuǎn)換器已經(jīng)商用化，但這些產(chǎn)品不是針對數(shù)據(jù)速率低于20Mbps的串行總線（SPITM、I2CTM、US等）優(yōu)化的，這些器件具有較大的封裝尺寸、較多的引腳數(shù)和I/O方向控制引腳，因而不適合小型串行或外設(shè)接口和更高速率的總線（如以太網(wǎng)、LVSSCSI等）。SPITM（串行外設(shè)接口）一般由單向控制線、數(shù)據(jù)輸入、數(shù)據(jù)輸出、時鐘和

5、片選組成，數(shù)據(jù)輸入/輸出還可以是MISO（主機(jī)輸入、從機(jī)輸出）和MOSI（主機(jī)輸出、從機(jī)輸入）。SPI的時鐘速率可超過20Mbps，并由CMOS推挽式邏輯輸出級驅(qū)動。數(shù)據(jù)傳輸?shù)膯蜗蛐院喕宿D(zhuǎn)換器的設(shè)計。由于不必考慮數(shù)據(jù)在單條信號線上的雙向傳輸問題，因此，可以利用圖1所示的簡單電阻二極管方案或晶體管方案。雙向總線電平轉(zhuǎn)換需要考慮在單條信號線上實現(xiàn)數(shù)據(jù)的雙向傳輸，這在具體實施時比較困難，電阻一一二極管結(jié)構(gòu)或單晶體管由于受其固的單向傳輸特性的制約而無法勝任這項工作。I2C、SMusalias半導(dǎo)體公司的1-w幸免為雙向傳輸總線，同時都是漏極開路I/O拓?fù)?。其中I2C具有三種速率范圍，分別為低于100

6、kbps的標(biāo)準(zhǔn)模式、低于400kbps的快速模式和低于3.4Mbps的高速模式。DOUTOPTIONALOPTIOAMAX8&住了MAXsaeoSYSTEMCONTROLLERCWRMAX1840|MAX1841|DcVcc.泉INFLSTC!NCLKDATA10SHUK*IDDRV*1SHDN卩GKDSPT/QPl/MICROSERiiSYSTBMSULKSHDNFORMAX：!S40QWLY;SSRVFO881DNLY.點擊放大2單向電平轉(zhuǎn)換在單向電平轉(zhuǎn)換器件中，對于那些能夠?qū)⑤^高邏輯電平轉(zhuǎn)換成較低邏輯電平的器件，IC制造商規(guī)定了器件所允許的輸入范圍，在規(guī)定的輸入范圍內(nèi)，器件能夠?qū)⑵漭斎肭?/p>

7、位在過壓容限內(nèi)。由于具有輸入過壓保護(hù)的邏輯器件能夠承受的輸入電壓高于其供電電壓，因此，這些器件簡化了高邏輯電平至較低邏輯電平（Vcc邏輯電平）的轉(zhuǎn)換方案。而在高扇出或高容性負(fù)載連接器的設(shè)計中，任何邏輯器件在降低電源電壓的同時，其輸出驅(qū)動能力也隨之降低，只有3.3VCMOS/TT與5V標(biāo)準(zhǔn)TTL之間的轉(zhuǎn)換是一個特例。因為3.3V邏輯與5V邏輯的閡限是相同的。SPI總線既需要較高邏輯電平至較低邏輯電平的轉(zhuǎn)換，也需要將較低邏輯電平轉(zhuǎn)換到較高的邏輯電平。例如在處理器采用1.8V邏輯而外設(shè)邏輯為3.3V時。當(dāng)然，利用上述分立方案也可以實現(xiàn)這種轉(zhuǎn)換，但MAX1840/MAX1841或MAX3390等單片方

8、案則可大大簡化設(shè)備過程，如圖2所示。3雙向電平轉(zhuǎn)換在通過并行總線進(jìn)行電平轉(zhuǎn)換時，由于通常已存在WR和RD信號，因而可以采用總線開關(guān)（如74CT3384來實現(xiàn)不同邏輯電平之間的數(shù)據(jù)連接。對于單總線或2線接口，一般需要考慮兩個問題：一是有單獨的使能控制引腳來控制數(shù)據(jù)流向（占用有效的控制端口），二是芯片尺寸較大（占據(jù)較大的線路板尺寸）。任何設(shè)計都存在正、反兩個方向的影響，但設(shè)計人員通常希望其能夠工作在任何邏輯電平，也就是希望其是一個既可實現(xiàn)由高電壓邏輯至低電壓邏輯轉(zhuǎn)換，也可實現(xiàn)低電壓邏輯至高電壓邏輯的轉(zhuǎn)換，既可完成單向電平轉(zhuǎn)換，也能完成雙向電平轉(zhuǎn)換的通用器件。新一代雙向電平轉(zhuǎn)換器MAX3370即可勝

9、任上述工作，無論它工作在低電壓邏輯，還是工作在高電壓邏輯，均可依靠外部輸出驅(qū)動吸入電流來實現(xiàn)電平轉(zhuǎn)換的柵極傳輸（圖3）。這些結(jié)構(gòu)使該器件既可工作于漏極開路輸出級，也可工區(qū)作于推挽工區(qū)輸出級。而且，MAX3370具胨相當(dāng)?shù)偷膶?dǎo)通電阻（低于135）,對數(shù)據(jù)傳輸速率的影響很小。XIGND圖3MAX3370內(nèi)部結(jié)構(gòu)WAX3370j圖3所示是MAX3770的內(nèi)部結(jié)構(gòu)，該器件具有兩個優(yōu)點：首先對于漏級開路拓?fù)?，MAX3370內(nèi)部的10k上拉電阻與加速開關(guān)的并聯(lián)電路既省去了外部上拉元件,也減小了由于RC時間常數(shù)造成的紋波。在多數(shù)漏極開路輸出電路中，數(shù)據(jù)速率受RC時間常數(shù)的影響較大。而采用獨特加速結(jié)構(gòu)的MAX

10、3770則大大提高了數(shù)據(jù)上升沿的上拉速度，減小了容性負(fù)載的影響，其允許數(shù)據(jù)速率高達(dá)2Mbps,因而大大改善了傳統(tǒng)設(shè)計的性能其次,由于MAX3370器件采用的是微型SC70封裝，因此可有效節(jié)省線路板的空間。MAX3370可以實現(xiàn)最低1.2V、最高5.5V邏輯電平的轉(zhuǎn)換，能夠滿足絕大多數(shù)設(shè)備對電平轉(zhuǎn)換的要求。需要說明的是：MAX3370僅提供單線通用邏輯電平轉(zhuǎn)換。如果設(shè)計中存在多個I/O口線，則應(yīng)參數(shù)表1選擇其它芯片。表1邏輯電平轉(zhuǎn)換器隨著系統(tǒng)I/O電壓數(shù)量的增多，電平轉(zhuǎn)換的設(shè)計也更加復(fù)雜。設(shè)計時需要綜合考慮容性負(fù)載、Vcc壓差的幅度和數(shù)據(jù)速率等問題。對于從較高邏輯電平至較低邏輯電平的轉(zhuǎn)換，只要保證電平轉(zhuǎn)換中的Vcc壓差符合器件所允許的容限即可。而在處理低電壓邏輯至高電壓邏輯的轉(zhuǎn)換，