常用組合邏輯電路及其芯片課件

1、29 七月 2022熟悉常用組合邏輯電路重點掌握常用組合邏輯電路的芯片主要要求：10.2 常用組合邏輯電路及其芯片第1頁，共32頁。29 七月 202210.1.2 加法器與比較器 (Adder & comparer)1. 加法器FAn An Bn Ci+1 SnFAn-1 An-1 Bn-1 Cn Sn-1FA0 A0 B0 C1 S0. . . C0n+1個全加器串接起來，構成n+1位串行加法器，實現(xiàn)兩個n+1位的二進制數(shù)AnAn-1A1A0和BnBn-1B1B0的加法運算。第2頁，共32頁。29 七月 20222. 比較器1）一位比較器設A，B是兩個一位二進制數(shù)，比較結果為E（A=B），

2、H（AB），L（AB)。輸 入 輸 出AB00011011E1001H0010L0100E=AB+ABH=ABL=AB真值表表達式電路第3頁，共32頁。29 七月 202211&=1ABHLE 2）多位比較器若最高位AnBn，則A B，H=1若AnBn，則A B，L=1若An=Bn，則逐位比較下一位，. . . . . .注：多位比較器的比較規(guī)則是從高位到低位逐位比較邏輯電路第4頁，共32頁。29 七月 202210.2.2 編碼器 (coder)所謂的編碼器，就是在數(shù)字系統(tǒng)中，能把具有特定意義的信息（數(shù)字和字符）變成若干位代碼的電路。1. 二進制編碼器定義：將信號變?yōu)槎M制代碼的電路（以3線

3、8線編碼器為例） ：分類： 普通編碼： 優(yōu)先編碼：集成T341 二進制編碼器二十進制編碼器任何時刻只能允許一個信號輸入。允許多個信號同時輸入，但輸出信號則按優(yōu)先等級次序進行編碼輸出。第5頁，共32頁。29 七月 2022Y2=A4A5A6A7Y1=A2A3A6A7Y0=A1A3A5A7以8線3線編碼器（即8個輸入，3個輸出）：由電路得：第6頁，共32頁。29 七月 2022A0 A 1 A2 A3 A4 A5 A6 A7 Y2 Y1 Y0 1 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 1 0 0 0 0 0 0 1 0 0 0 0 1 0 0

4、0 0 0 1 1 0 0 0 0 1 0 0 0 1 0 0 0 0 0 0 0 1 0 0 1 0 1 0 0 0 0 0 0 1 0 1 1 0 0 0 0 0 0 0 0 1 1 1 1根據(jù)邏輯關系式列出編碼器的真值表，（高電平表示有信號輸入）注：8個待編碼的輸入信號任何時刻只有一個為高電平，輸出三位可反映不同輸入信號狀態(tài)。第7頁，共32頁。29 七月 20222. 二十進制編碼器下圖為8421BCD碼編碼器電路：A1A9為輸入.Y0Y3位輸出第8頁，共32頁。29 七月 2022電路的邏輯表達式：第9頁，共32頁。29 七月 2022邏輯表達式列出真值表： 輸入信號 對應 輸出A9A

5、8A7A6A5A4A3A2A1 十進制數(shù) Y3Y2Y1Y0 000000000 0 0000 000000001 1 0001 000000010 2 0010 000000100 3 0011 000001000 4 0100 000010000 5 0101 000100000 6 0110 001000000 7 0111 010000000 8 1000 100000000 9 1001第10頁，共32頁。29 七月 20223. 集成編碼器（a）內部邏輯圖（b）外部引腳圖 8線3線編碼器第11頁，共32頁。29 七月 2022 IE I0 I1 I2 I3 I4 I5 I6 I7 Y

6、2 Y1 Y0 YE YEX 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 0 1 0 0 0 0 0 1 0 0 0 1 0 0 1 1 0 0 0 1 1 0 1 0 1 0 0 0 1 1 1 0 1 1 1 0 0 0 1 1 1 1 1 0 0 1 0 0 0 1 1 1 1 1 1 0 1 1 0 0 0 1 1 1 1 1 1 1 1 0 1 0 0 0 1 1 1 1 1 1 1 1 1 1 1 0 表10.2.5 T341編碼器真值表當IE=0，正常編碼；當IE=1，或所有輸入無低電平送入時，編碼器不工作。輸入，低電平有效反碼輸出端選通輸入端選通輸出

7、端擴展端第12頁，共32頁。29 七月 2022電路輸出端的邏輯表達式為：集成編碼器T341的幾點說明：1）實際使用，可把最重要的輸入信號接I7，次要的接I6，最不重要的接I0。2）編碼時，必保證優(yōu)先等級比此輸入信號高的信號無效。3）T341可以多極連接，以擴展輸入端和輸出端。第13頁，共32頁。29 七月 2022IE I7 I6 I5 I4 I3 I2 I1 I0IE I7 I6 I5 I4 I3 I2 I1 I0I15 I14 I13 I12 I11 I10 I9 I8I7 I6 I5 I4 I3 I2 I1 I0允許& YEX Y2 Y1 Y0 YE YEX Y2 Y1 Y0 YEQ0

8、Q1Q2Q3高位T341低位T341優(yōu)先標志兩塊T341的串接方式如用兩塊T341構成的16-4線優(yōu)先編碼器如下圖所示：第14頁，共32頁。29 七月 2022譯碼器A0 A1An-1Y0Y1Ym-110.2.3 譯碼器 (decoder)二進制譯碼器特點：n線-2n線譯碼器。（注：n個輸入，2n個輸出）以74LS138（3線-8線）譯碼器為例：二進制譯碼器的一般電路輸出輸入二進制代碼第15頁，共32頁。29 七月 2022允許端 輸入端 輸出端G1 G2A G2B C B A Y0Y7 1 0 0 0 1 1 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0

9、 1 1 1 Y0=0 其余為1 Y1=0 其余為1 Y2=0 其余為1 Y3=0 其余為1 Y4=0 其余為1 Y5=0 其余為1 Y6=0 其余為1 Y7=0 其余為1Y0Y7全174LS138譯碼器真值表第16頁，共32頁。29 七月 2022 74LS138譯碼器原理圖允許端輸入輸出第17頁，共32頁。29 七月 2022 74LS138譯碼器引腳圖直流電源端接地端允許端輸入端輸出端第18頁，共32頁。29 七月 2022譯碼器的應用（用二進制譯碼器74138實現(xiàn)邏輯函數(shù)）第19頁，共32頁。29 七月 20222.七段顯示譯碼器LED發(fā)光二極管顯示器LCD液晶顯示器CRT陰極射線顯示

10、器共陰型共陽型bafgcdeabcdefg 七段數(shù)字顯示器（a）七段顯示器筆畫結構（b）共陰極（c）共陽極第20頁，共32頁。29 七月 2022顯示數(shù)字 段碼a b c d e f g 0123456789 1 1 1 1 1 1 0 0 1 1 0 0 0 0 1 1 0 1 1 0 1 1 1 1 1 0 0 1 0 1 1 0 0 1 1 1 0 1 1 0 1 1 0 0 1 1 1 1 1 1 1 1 0 0 0 0 1 1 1 1 1 1 1 1 1 1 0 0 1 1 共陰極七段LED顯示字型段碼表第21頁，共32頁。29 七月 2022一般數(shù)字系統(tǒng)中處理和運算結果都是用二進制

11、編碼、BCD碼或其他編碼表示，將最終結果通過LED顯示器用十進制數(shù)表示出來。如圖所示。 bafgcdeabcdefg七段顯示譯碼驅動器BCD碼 七段顯示譯碼器第22頁，共32頁。29 七月 2022b=c=f=g=0，a=d=e=1c=d=e=f=g=0，a=b=1共陽極第23頁，共32頁。29 七月 2022常見的譯碼驅動器，如共陽極74LS47，共陰極74LS48等。74LS47、74LS48輸入是BCD碼，輸出是七段顯示器的段碼。使用74LS47的譯碼驅動電路如圖所示。 LED七段顯示譯碼器電路邏輯圖第24頁，共32頁。29 七月 202210.2.4 多路開關 (Malti-switc

12、hing )輸出輸入 多路選擇器 多路分配器1. 多路數(shù)據(jù)開關（1）多路數(shù)據(jù)選擇器功能：從多路輸入數(shù)字信號中選出一個，并將它傳輸?shù)捷敵龆恕?2n個輸入2n個輸出一入多出多入一出n個選擇控制端第25頁，共32頁。29 七月 2022多路數(shù)據(jù)選擇器的一般結構如下圖所示： 選擇控制端數(shù)據(jù)輸入信號輸出控制信號4選1選擇器第26頁，共32頁。29 七月 2022 常用的多路數(shù)據(jù)開關有74LS151（8選1）、74LS153（雙4選1）數(shù)據(jù)選擇器等。 數(shù)據(jù)選擇器74LS151原理圖當ST=0時，通過CBA的不同組合，選擇不同的通道。第27頁，共32頁。29 七月 2022 數(shù)據(jù)選擇器74LS151引腳圖第

13、28頁，共32頁。29 七月 2022輸 入輸 出選 擇 控 制選通 SYWC B A 1 0 1 0 0 0 0 D0 D0 0 0 1 0 D1 D1 0 1 0 0 D2 D2 0 1 1 0 D3 D3 1 0 0 0 D4 D4 1 0 1 0 D5 D5 1 1 0 0 D6 D6 1 1 1 0 D7 D7 74LS151邏輯功能表第29頁，共32頁。29 七月 2022（2）多路數(shù)據(jù)分配器功能：把1個輸入信號分配到多路輸出的其中之一去，故又稱“逆 多路選擇器”或“逆多路開關”。74LS138（3線8線譯碼器）可以作為18數(shù)據(jù)分配器。當允許輸入端GAB輸入數(shù)據(jù)D=1時，所有輸出端