OC門及三態(tài)門解析課件

1、CT74LS00管腳圖和實(shí)物圖該集成塊中有四個(gè)獨(dú)立的與非門，每個(gè)門的輸入端為2個(gè)，所以稱為四-二輸入注意！在實(shí)際使用中，必須注意管腳的排列！第1頁(yè)，共31頁(yè)。 使用時(shí)需外接上拉電阻 RL 即 Open collector gate，簡(jiǎn)稱 OC 門。 常用的有集電極開(kāi)路與非門、三態(tài)門、或非門、與或非門和異或門等。它們都是在與非門基礎(chǔ)上發(fā)展出來(lái)的，TTL 與非門的上述特性對(duì)這些門電路大多適用。 VC 可以等于 VCC也可不等于 VCC 二、其他功能的 TTL 門電路 (一)集電極開(kāi)路與非門 1. 電路、邏輯符號(hào)和工作原理 功 能 OC門 OC門具有與非邏輯功能，其邏輯表達(dá)式為 。 第2頁(yè)，共31頁(yè)

2、。輸入端有一個(gè)或數(shù)個(gè)為低電平時(shí)，輸出高電平。輸入均為高電平時(shí)，輸出低電平 即有0出1 ，全1出0(二)TTL 與非門的工作原理 TTL 電路輸入端懸空時(shí)相當(dāng)于輸入高電平。注意第3頁(yè)，共31頁(yè)。 相當(dāng)于與門作用。 因?yàn)?Y1、Y2 中有低電平時(shí)，Y 為低電平；只有 Y1、Y2 均為高電平時(shí)，Y才為高電平，故 Y = Y1 Y2。2. 應(yīng)用 (1) 實(shí)現(xiàn)線與兩個(gè)或多個(gè) OC 門的輸出端直接相連，相當(dāng)于將這些輸出信號(hào)相與，稱為線與。 Y只有 OC 門才能實(shí)現(xiàn)線與。普通 TTL 門輸出端不能并聯(lián)，否則可能損壞器件。注意第4頁(yè)，共31頁(yè)。TTLCMOSRLVDD+5 V(3)實(shí)現(xiàn)電平轉(zhuǎn)換 TTL 與非門

3、有時(shí)需要驅(qū)動(dòng)其他種類門電路，而不同種類門電路的高低電平標(biāo)準(zhǔn)不一樣。應(yīng)用 OC 門就可以適應(yīng)負(fù)載門對(duì)電平的要求。OC 門的 UOL 0.3V，UOH VDD，正好符合 CMOS 電路 UIH VDD，UIL 0的要求。 VDDRL OC門可以直接接較大電流的負(fù)載，如繼電器、指示燈、發(fā)光二極管等。普通TTL 與非門不允許直接驅(qū)動(dòng)電壓高于5V的負(fù)載，否則將被損壞。第5頁(yè)，共31頁(yè)。(二)三態(tài)輸出門 1. 電路、邏輯符號(hào)和工作原理只有當(dāng)使能信號(hào) EN = 0 時(shí)才允許三態(tài)門工作，故稱 EN 低電平有效。EN 稱使能信號(hào)或控制信號(hào)，A、B 稱數(shù)據(jù)信號(hào)。當(dāng) EN = 0 時(shí)，Y = AB，三態(tài)門處于工作態(tài)

4、；當(dāng) EN = 1 時(shí)，三態(tài)門輸出呈現(xiàn)高阻態(tài)，又稱禁止態(tài)。 三態(tài)門的輸出有0、1、高阻三種狀態(tài)，故稱三態(tài)門。當(dāng)出現(xiàn)高阻狀態(tài)時(shí)，門電路的輸出阻抗很大，使得輸入和輸出之間呈現(xiàn)開(kāi)路狀態(tài)。第6頁(yè)，共31頁(yè)。EN 即 Enable功能表Z0AB1YEN使能端的兩種控制方式使能端低電平有效使能端高電平有效功能表Z1AB0YENEN第7頁(yè)，共31頁(yè)。邏輯符號(hào)名 稱輸出表達(dá)式3、常用三態(tài)門的圖形符號(hào)和輸出邏輯表達(dá)式Y(jié) =高阻 （EN=0 時(shí)）A （EN=1 時(shí)）Y =A （EN= 0 時(shí)）高阻 （EN= 1 時(shí)）Y =高阻 （EN= 0 時(shí)）AB （EN=1 時(shí)）Y =高阻 （EN= 1 時(shí)）AB （EN=0

5、 時(shí)）三態(tài)非門（1 控制有效）1ENENAY1ENENAY&ENENAYB&ENENAYB三態(tài)非門（0 控制有效）三態(tài)與非門（1 控制有效）三態(tài)與非門（0 控制有效）第8頁(yè)，共31頁(yè)。2. 三態(tài)門的應(yīng)用 說(shuō)明：任何時(shí)刻 EN1、EN2、EN3 中只能有一個(gè)為有效電平，使相應(yīng)三態(tài)門工作，而其他三態(tài)輸出門處于高阻狀態(tài)，從而實(shí)現(xiàn)了總線的復(fù)用。（a）組成單向總線實(shí)現(xiàn)信號(hào)的分時(shí)單向傳送。三態(tài)門在計(jì)算機(jī)總線結(jié)構(gòu)中有著廣泛的應(yīng)用。同一條線上分時(shí)傳送數(shù)據(jù)，其連線方式稱為“總線結(jié)構(gòu)”。EN1EN2 EN3總線傳遞100G1路數(shù)據(jù)010G2路數(shù)據(jù)001G4路數(shù)據(jù)第9頁(yè)，共31頁(yè)。（b）組成雙向總線，實(shí)現(xiàn)信號(hào)的分時(shí)

6、雙向傳送。請(qǐng)你分析該電路如何實(shí)現(xiàn)雙向總線傳輸？第10頁(yè)，共31頁(yè)。3. TTL 集成邏輯門的使用要點(diǎn) (1)電源電壓用 + 5 V， 74 系列應(yīng)滿足 5 V 5% 。(2)輸出端的連接 普通 TTL 門輸出端不允許直接并聯(lián)使用。 三態(tài)輸出門的輸出端可并聯(lián)使用，但同一時(shí)刻只能有一個(gè)門工作，其他門輸出處于高阻狀態(tài)。 集電極開(kāi)路門輸出端可并聯(lián)使用，但公共輸出端和電源 VCC 之間應(yīng)接負(fù)載電阻 RL。 輸出端不允許直接接電源 VCC 或直接接地。輸出電流應(yīng)小于產(chǎn)品手冊(cè)上規(guī)定的最大值。 第11頁(yè)，共31頁(yè)。4. 多余輸入端的處理 與門和與非門的多余輸入端接邏輯 1 或者與有用輸入端并接。接 VCC通過(guò)

7、 1 10 k 電阻接 VCC與有用輸入端并接TTL 電路輸入端懸空時(shí)相當(dāng)于輸入高電平，做實(shí)驗(yàn)時(shí)與門和與非門等的多余輸入端可懸空，但使用中多余輸入端一般不懸空，以防止干擾。第12頁(yè)，共31頁(yè)?；蜷T和或非門的多余輸入端接邏輯 0或者與有用輸入端并接第13頁(yè)，共31頁(yè)。例 欲用下列電路實(shí)現(xiàn)非運(yùn)算，試改錯(cuò)。(ROFF 700 ，RON 2.1 k)第14頁(yè)，共31頁(yè)。解：OC 門輸出端需外接上拉電阻RC5.1kY = 1Y = 0 RI RON ，相應(yīng)輸入端為高電平。510 RI ROFF ，相應(yīng)輸入端為低電平。第15頁(yè)，共31頁(yè)。小 結(jié)TTL門電路（與非門）其他功能的TTL門電路TTL門電路的使用

8、注意事項(xiàng)注意：三態(tài)門輸出端可并聯(lián)使用，但同一時(shí)刻只能有一個(gè)門工作，其他門輸出處于高阻狀態(tài)。O C門：集電極開(kāi)路門三態(tài)門：輸出0，輸出1，輸出高阻注意：使用時(shí)， OC門公共輸出端和電源 VCC 間接上拉電阻第16頁(yè)，共31頁(yè)。三、CMOS 數(shù)字集成電路應(yīng)用要點(diǎn) (一)CMOS 數(shù)字集成電路系列 CMOS4000 系列 功耗極低、抗干擾能力強(qiáng)；電源電壓范圍寬 VDD = 3 15 V；工作頻率低，fmax = 5 MHz；驅(qū)動(dòng)能力差。高速CMOS 系列(又稱 HCMOS 系列) 功耗極低、抗干擾能力強(qiáng)；電源電壓范圍 VDD = 2 6 V；工作頻率高，fmax = 50 MHz；驅(qū)動(dòng)能力強(qiáng)。 第1

9、7頁(yè)，共31頁(yè)。民品 軍品 VDD = 2 6 V T 表示與 TTL 兼容VDD = 4.5 5.5 V CC54HC / 74HC 系列CC54HC / 74HC 系列 TT按電源電壓不同分為 按工作溫度不同分為 CC74 系列 CC54 系列 高速 CMOS 系列第18頁(yè)，共31頁(yè)。1. 注意不同系列 CMOS 電路允許的電源電壓范圍不同， 一般多用 + 5 V。電源電壓越高，抗干擾能力也越強(qiáng)。 (二)CMOS 集成邏輯門使用要點(diǎn) 2. 閑置輸入端的處理 不允許懸空。 可與使用輸入端并聯(lián)使用。但這樣會(huì)增大輸入電容，使速度下降，因此工作頻率高時(shí)不宜這樣用。 與門和與非門的閑置輸入端可接正電

10、源或高電平；或門和或非門的閑置輸入端可接地或低電平。 第19頁(yè)，共31頁(yè)。學(xué)習(xí)要求： 了解 TTL 和 CMOS 電路的主要差異。 了解集成門電路的選用和應(yīng)用。 3.5 集成邏輯門電路的應(yīng)用 第20頁(yè)，共31頁(yè)。TTL和COMS電路比較：1）TTL電路是電流控制器件，而COMS電路是電壓控 制器件。 2）TTL電路的速度快，傳輸延遲時(shí)間短(5-10ns)， 但是功耗大。 COMS電路的速度慢，傳輸延遲時(shí)間長(zhǎng)(25-50ns), 但功耗低。 COMS電路本身的功耗與輸入信號(hào)的脈沖頻率有關(guān)，頻率越高，芯片集越熱，這是正?，F(xiàn)象。 第21頁(yè)，共31頁(yè)。一、CMOS 門電路比之 TTL 的主要特點(diǎn) 注意

11、：CMOS 電路的扇出系數(shù)大是由于其負(fù)載門的輸入阻抗很高，所需驅(qū)動(dòng)功率極小，并非 CMOS 電路的驅(qū)動(dòng)能力比 TTL 強(qiáng)。實(shí)際上 CMOS4000 系列驅(qū)動(dòng)能力遠(yuǎn)小于 TTL，HCMOS 驅(qū)動(dòng)能力與 TTL 相近。 功耗極低 抗干擾能力強(qiáng) 電源電壓范圍寬 輸出信號(hào)擺幅大(UOH VDD，UOL 0 V) 輸入阻抗高 扇出系數(shù)大 第22頁(yè)，共31頁(yè)。二、集成邏輯門電路的選用 根據(jù)電路工作要求和市場(chǎng)因素等綜合決定 若對(duì)功耗和抗干擾能力要求一般，可選用 TTL 電路。目前多用 74LS 系列，它的功耗較小，工作頻率一般可用至 20 MHz；如工作頻率較高，可選用 CT74ALS 系列，其工作頻率一般

12、可至 50 MHz。 若要求功耗低、抗干擾能力強(qiáng)，則應(yīng)選用 CMOS 電路。其中 CMOS4000 系列一般用于工作頻率 1 MHz 以下、驅(qū)動(dòng)能力要求不高的場(chǎng)合；HCMOS 常用于工作頻率 20 MHz 以下、要求較強(qiáng)驅(qū)動(dòng)能力的場(chǎng)合。 第23頁(yè)，共31頁(yè)。解：三、集成邏輯門電路應(yīng)用舉例 例 試改正下圖電路的錯(cuò)誤，使其正常工作。CMOS 門TTL 門OD 門(a)(b)(c)(d)VDDCMOS 門Ya = ABVDDYb = A + BTTL 門OD 門Yc = AVDDENYd=ABEN = 1 時(shí)EN = 0 時(shí)OD 門&TTL 門懸空CMOS 門懸空第24頁(yè)，共31頁(yè)。門電路是組成數(shù)字

13、電路的基本單元之一，最基本的邏輯門電路有與門、或門和非門。實(shí)用中通常采用集成門電路，常用的有與非門、或非門、與或非門、異或門、輸出開(kāi)路門、三態(tài)門和 CMOS 傳輸門等。門電路的學(xué)習(xí)重點(diǎn)是常用集成門的邏輯功能、外特性和應(yīng)用方法。 本章小結(jié)第25頁(yè)，共31頁(yè)。TTL 數(shù)字集成電路主要有 CT74 標(biāo)準(zhǔn)系列、CT74L 低功耗系列、CT74H 高速系列、CT74S 肖特基系列、CT74LS 低功耗肖特基系列、CT74AS 先進(jìn)肖特基系列和 CT74ALS先進(jìn)低功耗肖特基系列。其中，CT74L 系列功耗最小，CT74AS 系列工作頻率最高。 通常用功耗 - 延遲積來(lái)綜合評(píng)價(jià)門電路性能。 CT74LS

14、系列功耗-延遲積很小、性能優(yōu)越、品種多、價(jià)格便宜，實(shí)用中多選用之。ALSTTL 系列性能更優(yōu)于 LSTTL，但品種少、價(jià)格較高。第26頁(yè)，共31頁(yè)。CMOS 數(shù)字集成電路主要有 CMOS4000 系列和HCMOS 系列。CMOS4000 系列工作速度低，負(fù)載能力差，但功耗極低、抗干擾能力強(qiáng)，電源電壓范圍寬，因此，在工作頻率不高的情況下應(yīng)用很多。CC74HC 和 CC74HCT 兩個(gè)系列的工作頻率和負(fù)載能力都已達(dá)到 TTL 集成電路 CT74LS的水平，但功耗、抗干擾能力和對(duì)電源電壓變化的適應(yīng)性等比 CT74LS 更優(yōu)越。因此，CMOS 電路在數(shù)字集成電路中，特別是大規(guī)模集成電路應(yīng)用更廣泛，已成

15、為數(shù)字集成電路的發(fā)展方向。 第27頁(yè)，共31頁(yè)。應(yīng)用集成門電路時(shí)，應(yīng)注意： TTL電路只能用5 V(74系列允許誤差5%)；CMOS4000 系列可用 3 15 V；HCMOS系列可用 2 6 V；CTMOS 系列用 4.5 5.5 V。一般情況下，CMOS 門多用 5 V，以便與 TTL 電路兼容。 (1)電源電壓的正確使用 (2)輸出端的連接 開(kāi)路門的輸出端可并聯(lián)使用實(shí)現(xiàn)線與，還可用來(lái)驅(qū)動(dòng)需要一定功率的負(fù)載。 三態(tài)輸出門的輸出端也可并聯(lián)，用來(lái)實(shí)現(xiàn)總線結(jié)構(gòu)，但三態(tài)輸出門必須分時(shí)使能。使用三態(tài)門時(shí)，需注意使能端的有效電平。 普通門(具有推拉式輸出結(jié)構(gòu))的輸出端不允許直接并聯(lián)實(shí)現(xiàn)線與。第28頁(yè)，共31頁(yè)。(3) 閑置輸入端的處理 (4)信號(hào)的正確使用 TTL 電路輸入端懸空時(shí)相當(dāng)于輸入高電平，CMOS 電路多余輸入端不允許懸空。 CMOS電路多余輸入端與有用輸入端的并接僅適用于工作頻率很低的場(chǎng)合。數(shù)字電路中的信號(hào)有高電平和低電平兩種取值，高電平和低電平為某規(guī)定范圍的電位值，而非一固定值。門電路種類不同，高電平和低電平的允許范圍也不同。 或門和或非門與門和與非門多余輸入端接地或與有用輸入端并接多余輸入端接正電源或與有用輸入端并接第29頁(yè)，共31