數(shù)字電子技術(shù)基礎(chǔ)5(第二版)

1、第5章 觸發(fā)器 5.1 基本RS觸發(fā)器 5.2 時(shí)鐘控制的觸發(fā)器 5.3 集成觸發(fā)器 5.4 觸發(fā)器的邏輯符號(hào)及時(shí)序圖 5.1 基本RS觸發(fā)器 5.1.1 電路結(jié)構(gòu)和工作原理 基本RS觸發(fā)器是構(gòu)成各種功能觸發(fā)器的基本單元，所以稱為基本觸發(fā)器。它可以用兩個(gè)與非門或兩個(gè)或非門交錯(cuò)耦合構(gòu)成。圖5.1.1（a）是用兩個(gè)與非門構(gòu)成的基本RS觸發(fā)器的邏輯電路，它具有兩個(gè)互補(bǔ)的輸出端Q和Q，一般用Q端的邏輯值來表示觸發(fā)器的狀態(tài)。當(dāng)Q=1，Q=0時(shí)，稱觸發(fā)器處于1狀態(tài)；當(dāng)Q=0，Q=1時(shí)，稱觸發(fā)器處于0狀態(tài)。RD、SD為觸發(fā)器的兩個(gè)輸入端（或稱激勵(lì)端）,當(dāng)輸入信號(hào)RD=1,SD=1（即RDSD為11)時(shí)，該觸

2、發(fā)器必定處于Q=1或Q=0的某一狀態(tài)保持不變，所以它是具有兩個(gè)穩(wěn)定狀態(tài)的雙穩(wěn)態(tài)電路。 圖5.1.1與非門構(gòu)成的基本RS觸發(fā)器 當(dāng)輸入信號(hào)變化時(shí)，觸發(fā)器可以從一個(gè)穩(wěn)定狀態(tài)轉(zhuǎn)換到另一個(gè)穩(wěn)定狀態(tài)。我們把輸入信號(hào)作用前的觸發(fā)器狀態(tài)稱為現(xiàn)在狀態(tài)（簡(jiǎn)稱現(xiàn)態(tài)），用Qn和Qn表示（為了書寫方便，現(xiàn)態(tài)Qn右上角的n可以略去， Qn可寫成Q，下同），把在輸入信號(hào)作用后觸發(fā)器所進(jìn)入的新狀態(tài)稱為觸發(fā)器的下一狀態(tài)（或簡(jiǎn)稱次態(tài)），用Qn+1和Qn+1表示。因此，根據(jù)圖5.1.1（a）所示電路中的與非邏輯關(guān)系可以得出以下結(jié)果： (1) 當(dāng)RD=0，SD=1時(shí)，無論觸發(fā)器原來處于什么狀態(tài)， 其次態(tài)一定為0，即Qn+1=0，Q

3、n+1=1，稱觸發(fā)器處于置0(復(fù)位)狀態(tài)。 (2) 當(dāng)RD=1，SD=0時(shí)，無論觸發(fā)器原來處于什么狀態(tài)，其次態(tài)一定為1，即Qn+1=1，Qn+1=0，稱觸發(fā)器處于置1(置位)狀態(tài)。 當(dāng)RD=1，SD=1時(shí)，觸發(fā)器狀態(tài)不變，即Qn+1=Qn，Qn+1=Qn，稱觸發(fā)器處于保持(記憶)狀態(tài)。 當(dāng)RD=0，SD=0時(shí)，兩個(gè)與非門輸出均為1(高電平)，此時(shí)破壞了觸發(fā)器的互補(bǔ)輸出關(guān)系，而且當(dāng)RD、SD同時(shí)從0變化為1時(shí)，由于門的延遲時(shí)間不一致，使觸發(fā)器的次態(tài)不確定，即Qn+1=，這種情況是不允許的。因此規(guī)定輸入信號(hào)RD、SD不能同時(shí)為0，它們應(yīng)遵循RD+SD=1的約束條件。 從以上分析可見，基本RS觸發(fā)器

4、具有置0、置1和保持的邏輯功能，通常SD稱為置1端或置位(SET)端，RD稱為置0或復(fù)位(Set)端，因此該觸發(fā)器又稱為置位復(fù)位(Reset)觸發(fā)器或RDSD觸發(fā)器，其邏輯符號(hào)如圖5.1.1(b)所示。 因?yàn)樗且訰D和SD為低電平時(shí)被清0和置1的，所以稱RD、 SD低電平有效，且在圖5-1(b)中RD、SD的輸入端加有小圓圈。 5.1.2基本RS觸發(fā)器的功能描述1狀態(tài)轉(zhuǎn)移真值表（狀態(tài)表）將觸發(fā)器的次態(tài)Qn+1與現(xiàn)態(tài)Q及輸入信號(hào)之間的邏輯關(guān)系用表格的形式表示出來，這種表格就稱為狀態(tài)轉(zhuǎn)移真值表(或稱狀態(tài)表、特性表)。根據(jù)以上分析，圖5.1.1（a）所示的基本RS觸發(fā)器的狀態(tài)轉(zhuǎn)移真值表如表5.1.

5、1（a）所示，表5.1.1（b）是其簡(jiǎn)化表。它們與組合電路的真值表相似，不同的是觸發(fā)器的次態(tài)Qn+1不僅與輸入信號(hào)有關(guān)，還與它的現(xiàn)態(tài)Q有關(guān)，這正體現(xiàn)了時(shí)序電路的特點(diǎn)。表5.1.1也可以用圖5.1.2所示的卡諾圖來表示，并將這種表示觸發(fā)器狀態(tài)的卡諾圖稱為次態(tài)卡諾圖。 表5.1.1基本RS觸發(fā)器的狀態(tài)表圖5.1.2次態(tài)卡諾圖 2. 特征方程(狀態(tài)方程) 描述觸發(fā)器邏輯功能的函數(shù)表達(dá)式稱為特征方程或狀態(tài)方程。對(duì)圖5.1.2次態(tài)卡諾圖化簡(jiǎn)，可以求得基本RS觸發(fā)器的特征方程為 (約束條件) 特征方程中的約束條件表示RD和SD不允許同時(shí)為0，即RD和SD總有一個(gè)為1。 3. 狀態(tài)轉(zhuǎn)移圖(狀態(tài)圖)與激勵(lì)表

6、狀態(tài)轉(zhuǎn)移圖是用圖形方式來描述觸發(fā)器的狀態(tài)轉(zhuǎn)移規(guī)律。 圖5.1.3為基本RS觸發(fā)器的狀態(tài)轉(zhuǎn)移圖。圖中兩個(gè)圓圈分別表示觸發(fā)器的兩個(gè)穩(wěn)定狀態(tài)，箭頭表示在輸入信號(hào)作用下狀態(tài)轉(zhuǎn)移的方向，箭頭旁的標(biāo)注表示轉(zhuǎn)移條件。 激勵(lì)表(也稱驅(qū)動(dòng)表)是表示觸發(fā)器由當(dāng)前狀態(tài)Qn轉(zhuǎn)至確定的下一狀態(tài)Qn+1時(shí)，對(duì)輸入信號(hào)的要求?；綬S觸發(fā)器的激勵(lì)表如表5.1.2所示。 表5.1.2基本RS觸發(fā)器的激勵(lì)表 Qn Q n+1RD SD0 00 11 01 1 11 00 11 圖5.1.3基本RS觸發(fā)器的狀態(tài)轉(zhuǎn)移圖 4波形圖工作波形圖又稱時(shí)序圖，它反映了觸發(fā)器的輸出狀態(tài)在輸入信號(hào)作用下隨時(shí)間變化的規(guī)律，是實(shí)驗(yàn)中可觀察到的波形。

7、圖5.1.4為基本RS觸發(fā)器的工作波形，圖中虛線部分表示狀態(tài)不確定。基本RS觸發(fā)器也可以用或非門組成,其電路及邏輯符號(hào)如圖5.1.5所示,輸入信號(hào)SD、RD是高電平有效，因此輸入端沒有小圓圈。電路的工作原理讀者可自行分析。圖5.1.4基本RS觸發(fā)器的工作波形 圖5.1.5或非門構(gòu)成的RS觸發(fā)器 5.2 時(shí)鐘控制的觸發(fā)器 5.2.1 鐘控RS觸發(fā)器 鐘控RS觸發(fā)器是在基本RS觸發(fā)器基礎(chǔ)上加兩個(gè)與非門構(gòu)成的，其邏輯電路及邏輯符號(hào)分別如圖5-5(a)、(b)所示。圖中C、D門構(gòu)成觸發(fā)引導(dǎo)電路，R為置0端，S為置1端，CP為時(shí)鐘輸入端。 從圖5.2.1（a）可以看出，基本RS觸發(fā)器的輸入函數(shù)為 圖5.

8、2.1鐘控RS觸發(fā)器 當(dāng)CP=0時(shí)，C、D門被封鎖，RD=1，SD=1，由基本RS觸發(fā)器功能可知，觸發(fā)器狀態(tài)維持不變。 當(dāng)CP=1時(shí)，RD=R, SD=S，觸發(fā)器狀態(tài)將發(fā)生轉(zhuǎn)移。將RD、SD代入基本RS觸發(fā)器的特征方程式(5 - 1)中，可得出鐘控RS觸發(fā)器的特征方程為 (約束條件) 其中RS=0表示R與S不能同時(shí)為1。該方程表明當(dāng)CP=1時(shí)， 鐘控RS觸發(fā)器的狀態(tài)按上式轉(zhuǎn)移，即時(shí)鐘信號(hào)為1時(shí)才允許外輸入信號(hào)起作用。 同理還可得出CP=1時(shí)，鐘控RS觸發(fā)器的狀態(tài)轉(zhuǎn)移真值表、 激勵(lì)表分別如表5.2.1和表5.2.2所示，狀態(tài)轉(zhuǎn)移圖和波形圖分如圖52.2(a)、 (b)所示。 鐘控RS觸發(fā)器是在R

9、和S分別為1時(shí)清“0”和置“1”，稱為R、S高電平有效，所以邏輯符號(hào)的R、S輸入端不加小圓圈。 表 5.2.1 鐘控RS觸發(fā)器狀態(tài)轉(zhuǎn)移真值表 R SQn+10 00 11 01 1Qn10表 5.2.2 鐘控RS觸發(fā)器激勵(lì)表 Qn Qn+1RD SD0 00 11 01 1 10 11 00 圖5.2.2鐘控RS觸發(fā)器的狀態(tài)圖和波形圖 5.2.2鐘控D觸發(fā)器（數(shù)據(jù)鎖存器）將圖5.2.1（a）所示的鐘控RS觸發(fā)器的R端接至D門的輸出端，并將輸入端S改為D，便構(gòu)成了圖5.2.3（a）所示的鐘控D觸發(fā)器，該觸發(fā)器也稱為數(shù)據(jù)鎖存器，其邏輯符號(hào)如圖5.2.3（b）所示。 在圖5.2.3（a）中，門A和B

10、構(gòu)成了基本RS觸發(fā)器，門C和D構(gòu)成了觸發(fā)引導(dǎo)電路?；居|發(fā)器的輸入為 當(dāng)CP=1時(shí)，SD= D ，RD=D，代入基本RS觸發(fā)器的特征方程得出鐘控D觸發(fā)器的特征方程為 同理，可以得到鐘控D觸發(fā)器在CP=1時(shí)的狀態(tài)轉(zhuǎn)移真值表如表5.2.3所示，激勵(lì)表如表5.2.4所示，狀態(tài)圖如圖5.2.4所示，波形圖如圖5.2.5所示。 當(dāng)CP=0時(shí)，RD=1，SD=1，觸發(fā)器狀態(tài)維持不變。 鐘控D觸發(fā)器在時(shí)鐘作用下，其次態(tài)Qn+1始終和D輸入一致，因此常把它稱為數(shù)據(jù)鎖存器或延遲(Delay)觸發(fā)器。由于D觸發(fā)器的功能和結(jié)構(gòu)都很簡(jiǎn)單，因此目前得到普遍應(yīng)用。 圖5.2.3 鐘控D觸發(fā)器表5.2.3鐘控D觸發(fā)器的狀態(tài)

11、表 DQn+10101表5.2.4鐘控RS觸發(fā)器的激勵(lì)表 Qn Qn+1D0 00 11 01 10101圖5.2.4鐘控D觸發(fā)器的狀態(tài)圖 圖5.2.5鐘控D觸發(fā)器的波形圖 表 5 5 D觸發(fā)器狀態(tài)轉(zhuǎn)移真值表 DQn+10101 Qn Qn+1D0 00 11 01 10101表 5 6 觸發(fā)器激勵(lì)表 由于Q和Q互補(bǔ)，無論J、K輸入取值如何，它不可能出現(xiàn)SR=11的情況，因此這種結(jié)構(gòu)也解決了R、 S之間的約束問題。由圖5.2.6（a）可見： 5.2.3鐘控JK觸發(fā)器鐘控JK觸發(fā)器的邏輯電路和邏輯符號(hào)如圖5.2.6（a）、（b）所示。 當(dāng)CP=0時(shí)，RD=1，SD=1，觸發(fā)器維持原狀態(tài)不變。當(dāng)C

12、P=1時(shí)， ，代入基本RS觸發(fā)器的特征方程可得鐘控JK觸發(fā)器的特征方程為可簡(jiǎn)寫為 同理，可得出鐘控JK觸發(fā)器在CP=1時(shí)的狀態(tài)轉(zhuǎn)移真值表如表5.2.5所示，激勵(lì)表如表5.2.6所示，狀態(tài)圖如圖5.2.7所示。 圖5.2.6 鐘控JK觸發(fā)器表5.2.5鐘控JK觸發(fā)器的狀態(tài)表 J KQn+10 00 11 01 1Qn01Q表5.2.6鐘控JK觸發(fā)器的激勵(lì)表 Qn Qn+1J K0 00 11 01 10 1 1 0圖5.2.7JK觸發(fā)器的狀態(tài)圖 5.2.4鐘控T觸發(fā)器和T觸發(fā)器鐘控T觸發(fā)器由鐘控JK觸發(fā)器簡(jiǎn)單演變而成，其邏輯電路及邏輯符號(hào)分別如圖5.2.8（a）、（b）所示 圖5.2.8鐘控T觸

13、發(fā)器 當(dāng)CP=0時(shí)，RD=1,SD=1，觸發(fā)器維持原狀態(tài)不變。當(dāng)CP=1時(shí)，將J=T、K=T代入鐘控JK觸發(fā)器的特征方程可得鐘控T觸發(fā)器的特征方程如下： 同理，可得出鐘控T觸發(fā)器在CP=1時(shí)的狀態(tài)表（見表5.2.7）、激勵(lì)表（見表5.2.8）和狀態(tài)圖（見圖5.2.9）。 表5.2.7鐘控T觸發(fā)器的狀態(tài)表 表5.2.8鐘控T觸發(fā)器的激勵(lì)表 圖5.2.9T觸發(fā)器的狀態(tài)圖 由表5.2.7可見，鐘控T觸發(fā)器在T=0時(shí)具有保持功能，在T=1時(shí)具有翻轉(zhuǎn)功能。若將圖5.2.8（a）所示T觸發(fā)器電路中的T端固定接至高電平（邏輯1），便得到鐘控T觸發(fā)器，其特征方程為 可見，T觸發(fā)器具有翻轉(zhuǎn)功能，CP每作用一次，

14、T觸發(fā)器就翻轉(zhuǎn)一次，因此T觸發(fā)器也稱為計(jì)數(shù)觸發(fā)器。 5.2.5 電位觸發(fā)方式的工作特點(diǎn) 電位觸發(fā)方式的特點(diǎn)是，在約定鐘控信號(hào)電平(CP=1或0)期間，觸發(fā)器的狀態(tài)對(duì)輸入信號(hào)敏感，輸入信號(hào)的變化都會(huì)引起觸發(fā)器的狀態(tài)變化。而在非約定鐘控信號(hào)電平(CP=0)期間， 不論輸入信號(hào)如何變化，都不會(huì)影響輸出，觸發(fā)器的狀態(tài)維持不變。但是必須指出，這種電位觸發(fā)方式，對(duì)于T觸發(fā)器，其狀態(tài)轉(zhuǎn)移為 ，當(dāng)在CP=1且脈沖寬度較寬時(shí)，T觸發(fā)器將在CP=1的期間一直發(fā)生翻轉(zhuǎn)，直至CP=0為止，這種現(xiàn)象稱為空翻。 如果要求每來一個(gè)CP觸發(fā)器僅發(fā)生一次翻轉(zhuǎn)，則對(duì)鐘控信號(hào)約定電平(通常CP=1)的寬度要求是極為苛刻的。例如，對(duì)

15、T觸發(fā)器必須要求觸發(fā)器輸出端的新狀態(tài)返回到輸入端之前，CP應(yīng)回到低電平，就是CP的寬度tCP不能大于3tpd，而為了保證觸發(fā)器能可靠翻轉(zhuǎn)，至少在第一次翻轉(zhuǎn)過程中，CP應(yīng)保持在高電平， 亦即寬度不應(yīng)小于2tpd，因此CP的寬度應(yīng)限制在2tpdtCP3tpd范圍內(nèi)。但TTL門電路的傳輸時(shí)間tpd通常在50ns以內(nèi)，產(chǎn)生或傳送這樣的脈沖很困難，尤其是每個(gè)門的延遲時(shí)間tpd各不相同。因此在一個(gè)包括許多觸發(fā)器的數(shù)字系統(tǒng)中，實(shí)際上無法確定時(shí)鐘脈沖應(yīng)有的寬度。所以，為了避免空翻現(xiàn)象，必須對(duì)以上的鐘控觸發(fā)器在電路結(jié)構(gòu)上加以改進(jìn)。 5.3 集 成 觸 發(fā) 器 5.3.1 主從觸發(fā)器 1.主從JK觸發(fā)器的電路結(jié)構(gòu)

16、和工作原理主從JK觸發(fā)器的電路結(jié)構(gòu)如圖5.3.1所示，它由兩個(gè)鐘控RS觸發(fā)器構(gòu)成，其中門1門4構(gòu)成從觸發(fā)器，門5門8構(gòu)成主觸發(fā)器。 圖5.3.1主從JK觸發(fā)器的結(jié)構(gòu)框圖 (1)當(dāng)CP=0時(shí)，主觸發(fā)器輸入控制門（門7和門8）被封鎖，輸入控制信號(hào)的變化不會(huì)引起主觸發(fā)器的狀態(tài)變化，其狀態(tài)（Q主）保持不變。此時(shí)CP=1，從觸發(fā)器輸入控制門（門3和門4）被打開。將RD從=Q主,SD從=Q主 代入鐘控RS觸發(fā)器的特征方程得：Qn+1=SD從+RD從Q=Q主Q主Q= Q主（2）當(dāng)CP=1時(shí)（CP由0變?yōu)?及其后），CP=0，從觸發(fā)器輸入控制門被封鎖，其保持原狀態(tài)（Q）不變，主觸發(fā)器輸入控制門開，接收J(rèn)、K輸

17、入控制信號(hào)： 主主主主(3) 當(dāng)CP=0時(shí)，主觸發(fā)器的狀態(tài)轉(zhuǎn)移到從觸發(fā)器，即圖5.3.2 主從JK觸發(fā)器的邏輯符號(hào)2主從JK觸發(fā)器的一次翻轉(zhuǎn)特性由于主從JK觸發(fā)器采用了具有存儲(chǔ)功能的觸發(fā)引導(dǎo)電路，因而有效避免了空翻現(xiàn)象。所謂一次翻轉(zhuǎn)特性,是指在CP=1期間主觸發(fā)器接受輸入控制信號(hào)J、K作用而發(fā)生了一次狀態(tài)翻轉(zhuǎn)后，主觸發(fā)器的狀態(tài)就將一直保持不變，不再受輸入控制信號(hào)J、K的影響,直到下一個(gè)CP作用周期到來，即CP變?yōu)?后再變?yōu)?。 例如，在圖5.3.3中，設(shè)Q=Q主=0，J=0，K=1，如果在CP=1期間J、K發(fā)生了多次變化,其中第一次變化發(fā)生在t1，則此時(shí)J=K=1，從觸發(fā)器輸出Q=0，因而RD

18、主=KQ=1，SD主=JQ=0，從而主觸發(fā)器發(fā)生狀態(tài)轉(zhuǎn)換，即Qn+1主 =1, Qn+1主 =0。第二次變化發(fā)生在t2，此時(shí)J=0，K=1，由于從觸發(fā)器輸出Q=0,RD主=KQ=1，SD主=JQ=1，因此主觸發(fā)器狀態(tài)不變。 如果CP=1期間Q=0,則圖5.3.1中門7始終被封鎖（RD主=1），主觸發(fā)器只能接收置1輸入信號(hào)；如果CP=1期間Q=1,則門8始終被封鎖（SD主=1),主觸發(fā)器只能接收置0輸入信號(hào)。所以，在CP=1期間主從觸發(fā)器只可能翻轉(zhuǎn)一次。例如，輸入控制信號(hào)在CP=1期間滿足條件，如圖5.3.3中t1后，主觸發(fā)器被置1，主觸發(fā)器翻轉(zhuǎn)了一次，就不能再翻轉(zhuǎn)為0（翻轉(zhuǎn)第二次），如圖5.3

19、.3中t2后，J、K發(fā)生了多次變化，但主觸發(fā)器始終保持在第一次翻轉(zhuǎn)后的1狀態(tài)，此即為主從JK觸發(fā)器的一次翻轉(zhuǎn)特性。 圖5.3.3 主從觸發(fā)器的一次翻轉(zhuǎn) 圖5.3.4為考慮了一次翻轉(zhuǎn)特性后主從JK觸發(fā)器的工作波形。因此在使用主從觸發(fā)器時(shí)應(yīng)注意，在CP=1期間輸入狀態(tài)沒有變化的條件下,用CP時(shí)的輸入狀態(tài)即可決定主從觸發(fā)器的次態(tài),否則,應(yīng)考慮CP=1期間的一次翻轉(zhuǎn)特性才能確定CP到達(dá)時(shí)觸發(fā)器的次態(tài)。 圖5.3.4主從JK觸發(fā)器的工作波形圖 3.主從JK觸發(fā)器的脈沖工作特性為了正確使用主從JK觸發(fā)器，必須了解其脈沖工作特性，即對(duì)時(shí)鐘脈沖CP和激勵(lì)信號(hào)J、K的要求。從圖5.3.1所示的主從JK觸發(fā)器可以

20、看出：(1)在時(shí)鐘脈沖CP由0上跳到1及CP=1的準(zhǔn)備階段要完成主觸發(fā)器的正確轉(zhuǎn)移，則需：第一，CP上升沿到達(dá)時(shí)，J、K信號(hào)已處于穩(wěn)定狀態(tài)，且在CP=1期間J、K信號(hào)不發(fā)生變化；第二，從CP上升沿到達(dá)至主觸發(fā)器狀態(tài)變化穩(wěn)定，需要經(jīng)歷三級(jí)與非門的延遲時(shí)間，即3tpd，因此，要求CP=1的持續(xù)期tCPH3tpd。 CP由1下跳至0時(shí)，主觸發(fā)器的狀態(tài)轉(zhuǎn)移至從觸發(fā)器。從CP下跳沿開始，到從觸發(fā)器狀態(tài)轉(zhuǎn)變完成，也需經(jīng)歷三級(jí)與非門的延遲時(shí)間，即3tpd，因此要求CP=0的持續(xù)期tCPL3tpd。此間主觸發(fā)器已被封鎖，因而J、K信號(hào)可以變化。 為了保證觸發(fā)器能可靠地進(jìn)行狀態(tài)變化，允許時(shí)鐘信號(hào)的最高工作頻率為

21、 主從觸發(fā)器在CP=1時(shí)為準(zhǔn)備階段。CP由1下跳變至0時(shí)觸發(fā)器狀態(tài)發(fā)生轉(zhuǎn)移，因此它是一種脈沖觸發(fā)方式。而狀態(tài)轉(zhuǎn)移發(fā)生在CP下降沿時(shí)刻。 5.3.2邊沿觸發(fā)器 1維持-阻塞D觸發(fā)器的電路結(jié)構(gòu)和工作原理 維持-阻塞D觸發(fā)器由鐘控RS觸發(fā)器、引導(dǎo)門和4條反饋線組成，其電路結(jié)構(gòu)及國(guó)標(biāo)符號(hào)如圖5.3.5所示。其中，虛線所示的RD、SD輸入為直接置0、置1端。 圖5.3.5維持-阻塞D觸發(fā)器的電路結(jié)構(gòu)和邏輯符號(hào) 設(shè)CP上升沿到達(dá)前D=0，則由于CP=0， 觸發(fā)器保持原狀態(tài)不變，門5、門6開啟（對(duì)D信號(hào)）。由于D=0，因此門6、門5輸出RS=10，門4開，門3關(guān)。當(dāng)CP上升沿到達(dá)后，使RDSD=01，反饋線

22、將維持門6輸出R=1，再經(jīng)連線保持門5輸出S=0，即使此時(shí)D信號(hào)發(fā)生變化也不會(huì)改變門6、門5的輸出（RS=10），因此，反饋線稱為置0維持線，使觸發(fā)器Qn+1=1,Qn+1=0，即Qn+1=D。 同理，若CP上升沿到達(dá)前D=1，則RS=01，CP上升沿到達(dá)后 ，使Q n+1=1。 如果此時(shí)D由10，反饋線將 的信號(hào)反饋到5門，使S=1， ，即維持原來的Qn+1=1狀態(tài)，因此反饋線稱置1維持線。同時(shí) 經(jīng)反饋線送至4門，將4門封鎖，使 保持1，這樣觸發(fā)器不會(huì)再翻向0狀態(tài)，故線稱阻塞置0線。 綜上所述，維持阻塞式D觸發(fā)器是在CP上升沿到達(dá)前接收輸入信號(hào)；上升沿到達(dá)時(shí)刻觸發(fā)器翻轉(zhuǎn)；上升沿以后輸入被封鎖

23、。因此，維持阻塞式D觸發(fā)器具有邊沿觸發(fā)的功能， 并有效地防止了空翻。 2維持-阻塞D觸發(fā)器的脈沖工作特性 由圖5.3.5可知，維持-阻塞D觸發(fā)器的工作分為兩個(gè)階段：CP=0期間為準(zhǔn)備階段，CP由0變至1為觸發(fā)器的狀態(tài)變化階段。為了使觸發(fā)器可靠工作，必須要求： (1) CP=0期間，必須把輸入信號(hào)送至5、6門的輸出，在CP上升沿到達(dá)之前建立穩(wěn)定狀態(tài)，它需要經(jīng)歷兩個(gè)與非門的延遲時(shí)間，稱為建立時(shí)間tset，tset=2tpd。在tset內(nèi)要求D信號(hào)保持不變，且CP=0的持續(xù)時(shí)間tCPL2tpd。 (2)在CP上升沿到達(dá)后，要達(dá)到維持-阻塞作用，必須使RD或SD由1變?yōu)?，需要經(jīng)歷1個(gè)與非門的延遲時(shí)間

24、，在這段時(shí)間內(nèi)D信號(hào)不應(yīng)變化，這段時(shí)間稱為保持時(shí)間th，th=tpd。?(3)在CP上升沿到達(dá)后直至觸發(fā)器狀態(tài)穩(wěn)定建立，需要經(jīng)歷3個(gè)與非門的延遲時(shí)間，因此要求CP=1的持續(xù)時(shí)間tCPH3tpd。 (4) 為使維持阻塞式D觸發(fā)器可靠工作，CP的最高工作頻率為 由于維持阻塞式D觸發(fā)器只要求輸入信號(hào)D在CP上升沿前后很短時(shí)間(tset+th=3tpd)內(nèi)保持不變，而在CP=0及CP=1的其余時(shí)間內(nèi)，無論輸入信號(hào)如何變化，都不會(huì)影響輸出狀態(tài)，因此，它的數(shù)據(jù)輸入端具有較強(qiáng)的抗干擾能力， 且工作速度快， 故應(yīng)用較廣泛。 3.維持-阻塞D觸發(fā)器的直接置0、置1端（RD、SD）在圖5.3.5中，RD、SD為直

25、接置0、置1端，其操作不受CP控制，因此也稱異步置0、置1端。當(dāng)RD有效（RDSD=01）時(shí)，門3、門6被封鎖，經(jīng)門2觸發(fā)器輸出端Q被強(qiáng)迫置0。如果此時(shí)CP=1，則僅在門4輸出RD=0，可獲得觸發(fā)器置0操作信號(hào)，直到CP=1結(jié)束。當(dāng)SD有效（RDSD=10）時(shí)，門4、門5被封鎖（S=1），經(jīng)門1觸發(fā)器被強(qiáng)迫置1。如果此時(shí)CP=1，則僅在門3輸出SD=0，可獲得觸發(fā)器置1操作信號(hào)，直到CP=1結(jié)束。 因此，無論觸發(fā)器處于何種狀態(tài)，只要RD或SD有效（不能同時(shí)有效），觸發(fā)器都被可靠地置0或置1。圖5.3.6為維持-阻塞D觸發(fā)器的工作波形圖。 圖5.3.6 維持-阻塞D觸發(fā)器的工作波形圖5.4 觸發(fā)

26、器的邏輯符號(hào)及時(shí)序圖5.4.1觸發(fā)器的邏輯符號(hào)前面介紹過的各種觸發(fā)器由于電路結(jié)構(gòu)、邏輯功能及觸發(fā)方式都不相同，因此，邏輯符號(hào)的表示方式也有所不同。下面分類加以說明。圖5.4.1為電平觸發(fā)方式觸發(fā)器的邏輯符號(hào)。其中，圖（a）為基本RS觸發(fā)器的邏輯符號(hào)，它沒有時(shí)鐘輸入端，RD、SD為非同步（或稱異步）輸入，觸發(fā)器的狀態(tài)直接受RD、SD電平控制；圖（b）、圖（c）分別為鐘控RS觸發(fā)器和鐘控D觸發(fā)器的邏輯符號(hào)，觸發(fā)器的輸出狀態(tài)受時(shí)鐘CP的電平控制。當(dāng)CP=1時(shí)，觸發(fā)器接受輸入信號(hào)作用，輸出狀態(tài)Q、Q按其功能發(fā)生變化；當(dāng)CP=0時(shí)，觸發(fā)器不接受輸入信號(hào)作用，輸出狀態(tài)Q、Q保持不變。 圖5.4.1電平觸發(fā)

27、方式觸發(fā)器的邏輯符號(hào) 集成觸發(fā)器的邏輯符號(hào)有以下兩種：(1)傳統(tǒng)的邏輯符號(hào)常在計(jì)算機(jī)應(yīng)用軟件中出現(xiàn)，因此本書以下均采用這種符號(hào)，如圖5.4.2所示。主從觸發(fā)器的時(shí)鐘輸入端沒有動(dòng)態(tài)符號(hào)“”，而邊沿觸發(fā)器的時(shí)鐘輸入端均有動(dòng)態(tài)符號(hào)“”。當(dāng)CP輸入端加有小圈時(shí)，如圖5.4.2（b）、（d）所示，表示當(dāng)CP下降沿到來時(shí)觸發(fā)器狀態(tài)發(fā)生變化；當(dāng)CP輸入端沒有小圈時(shí)，如圖5.4.2（a）、（c）所示，表示當(dāng)CP上升沿到來時(shí)觸發(fā)器狀態(tài)發(fā)生變化。各符號(hào)中的RD、SD均為異步直接置0、置1輸入端，RD或SD加低電平有效時(shí)即可將觸發(fā)器置0或置1，而不受時(shí)鐘信號(hào)控制。觸發(fā)器在時(shí)鐘信號(hào)的控制下正常工作時(shí)，應(yīng)使RD、SD均

28、為高（無效）。輸入控制端可由多個(gè)輸入信號(hào)相與而成,如圖5.4.2（a）中J=J1J2J2，K=K1K2K3，圖5.4.2（b）中D=D1D2D3。 圖5.4.2集成觸發(fā)器的常用邏輯符號(hào) (2)國(guó)際標(biāo)準(zhǔn)IEEE/ANSI規(guī)定的邏輯符號(hào)如圖5.4.3所示。圖中，C1為時(shí)鐘CP輸入端，C1中的C是控制關(guān)聯(lián)標(biāo)記，C1表示受其影響的輸入是以數(shù)字1標(biāo)記的數(shù)據(jù)輸入，如1D、1J、1K等；R、S為異步直接置0、置1端。圖5.4.3(a)、(b)為邊沿觸發(fā)型觸發(fā)器的邏輯符號(hào),C1端加動(dòng)態(tài)符號(hào)“”表示邊沿觸發(fā)。其中,圖（a）為上升沿觸發(fā)的D觸發(fā)器，圖（b）為下降沿觸發(fā)的JK觸發(fā)器。圖5.4.3（c）給出了主從JK觸發(fā)器的邏輯符號(hào)，由于主從JK觸發(fā)器在CP電平為1期間接收輸入信號(hào)，因而在C1端沒有動(dòng)態(tài)符號(hào)“”，符號(hào)“ ”表示“延遲輸出”，即CP返回0以后輸出狀態(tài)才改變。 圖5.4.3國(guó)際標(biāo)準(zhǔn)規(guī)定的集成觸發(fā)器的邏輯符號(hào) 5.4.2 時(shí)序圖 時(shí)序圖的畫法一般按以下步驟進(jìn)行： 以時(shí)鐘CP的作用沿為基準(zhǔn)，劃分時(shí)間