EDA實(shí)驗(yàn)報(bào)告-消抖電路

1、-. z.消抖電路設(shè)計(jì)仿真根本知識(shí)點(diǎn)LPM定制D觸發(fā)器。按鍵消抖電路的設(shè)計(jì)，仿真，應(yīng)用。實(shí)驗(yàn)設(shè)備PC機(jī)一臺(tái)。自制數(shù)字系統(tǒng)試驗(yàn)箱。Quartus配套軟件。實(shí)驗(yàn)概述消抖電路原理及實(shí)現(xiàn)脈沖按鍵與電平按鍵通常采用機(jī)械式開(kāi)關(guān)構(gòu)造，其核心部件為彈性金屬簧片。因?yàn)榘存I信號(hào)在開(kāi)關(guān)撥片與觸電接觸后經(jīng)屢次彈跳才會(huì)穩(wěn)定，所以設(shè)計(jì)者需要根據(jù)實(shí)際情況進(jìn)展按鍵消抖處理以提取穩(wěn)定脈沖。常見(jiàn)的電平檢測(cè)消抖法通過(guò)屢次檢測(cè)按鍵信號(hào)電平值，并比擬判斷來(lái)獲取開(kāi)關(guān)狀態(tài)。實(shí)驗(yàn)內(nèi)容及步驟1利用PLM實(shí)現(xiàn)D觸發(fā)器，并生成VHDL文件。1，新建工程所在文件夾名稱(chēng)為d_chufaqi，工程名稱(chēng)和頂層實(shí)體名稱(chēng)均為d_chufaqi，選擇目標(biāo)器件為

2、EPF10K20TI144-4.2，選擇菜單ToolsMega Wizard Plug-in Manager命令，彈出如下對(duì)話(huà)框：3，如上圖選擇Ne*t，彈出如下列圖所示宏功能選擇對(duì)話(huà)框：4，如上圖在左側(cè)選擇Installed Plug-instoragelpm_ff。設(shè)置目標(biāo)器件為Fle*10K，元件名為d_chufaqi，文件輸出類(lèi)型為VHDl。單機(jī)Ne*t，彈出如下列圖：如上圖設(shè)置，點(diǎn)擊Ne*t，對(duì)話(huà)框如下：設(shè)置如上，然后點(diǎn)擊finish。此時(shí)便在工程文件夾下得到了d_chufaqi的VHDL文件。2設(shè)計(jì)消抖電路。 1、新建工程，工程文件夾、工程名、頂層實(shí)體名均命名為*iaodou，將上

3、一步得到的D觸發(fā)器的VHDL文件復(fù)制到本工程文件夾中，創(chuàng)立VHDL文件，代碼如下:library IEEE;use IEEE.std_logic_1164.all;entity *iaodou isport( clk:in std_logic; d_in:in std_logic; d_out:out std_logic);end *iaodou;architecture a of *iaodou issignal w,*:std_logic;ponent d_chufaqi isport( clock: in std_logic; data:in std_logic; Q: out std_

4、logic);end ponent;Begin dff1:d_chufaqi port map( clk,d_in,w); dff2:d_chufaqi port map( clk,w,*); d_out=w and (not *); end a; 2、進(jìn)展編譯，通過(guò)后創(chuàng)立波形文件，原是波形圖如下：創(chuàng)立網(wǎng)表，進(jìn)展功能仿真，得到如下仿真圖形：3、進(jìn)展編程下載。分配引腳，clk分配122，d_in分配65，clout分配20，下載后按65號(hào)鍵可觀察到20號(hào)燈的變化情況。二、仿真驗(yàn)證1、根本知識(shí)點(diǎn)電路仿真根本方法。2、實(shí)驗(yàn)設(shè)備PC機(jī)一臺(tái)。自制數(shù)字系統(tǒng)試驗(yàn)箱。Quartus配套軟件。3、實(shí)驗(yàn)內(nèi)容及步驟

5、1、新建工程，工程文件夾、工程文件、頂層是體名均為fangzhen,新建圖形文件，選擇74194元件，畫(huà)出如下所示電路圖：2、對(duì)電路圖進(jìn)展編譯，成功后創(chuàng)立波形文件，原始波形圖如下所示：對(duì)各輸入輸出進(jìn)展位置調(diào)整，調(diào)整好后如下列圖：3、信號(hào)整合：選中a、b、c、d信號(hào)，右擊所選信號(hào)區(qū)域，快捷菜單中選擇GroupingGroup命令翻開(kāi)Group對(duì)話(huà)框，Group名為abcd,Radi*下拉列表中選中Binary項(xiàng)，如下列圖：同樣的方法對(duì)其他信號(hào)進(jìn)展編組，編好后如下列圖：5、鼓勵(lì)輸入及分段仿真。首先設(shè)置時(shí)鐘等系統(tǒng)信號(hào)鼓勵(lì)完成電路初始狀態(tài)，如下列圖：將時(shí)間軸劃分為連續(xù)的時(shí)間段，一時(shí)間段完成一小步實(shí)驗(yàn)內(nèi)容。一小段信號(hào)鼓勵(lì)輸入完成后立即生成波形并判斷結(jié)果：波形正確之后再根據(jù)下一步實(shí)驗(yàn)內(nèi)容直至完成所有實(shí)驗(yàn)內(nèi)容仿真，具體如下列圖所示：生成網(wǎng)表，進(jìn)展功能仿真，得到如下波形圖：將clrn作調(diào)整，如下列圖：再此進(jìn)展功能仿真，得到圖形如下：經(jīng)過(guò)屢次調(diào)整和分段仿真后，得到最終仿真圖如下：4、實(shí)驗(yàn)心得 此次實(shí)驗(yàn)