考研湖大2013版微機(jī)第二章

1、2.1.2 8086 的引腳信號(hào)和工作模式一、最小和最大模式 1、最小模式 只用了一個(gè)微處理器，總線的控制信號(hào)直接由8086自己產(chǎn)生的工作方式。 2、最大模式 系統(tǒng)中用了多個(gè)微處理器，其中有一個(gè)是主處理器，其他為從處理器，此時(shí)總線被多個(gè)處理器所共用，這種方式稱最大模式，這時(shí)總線的控制信號(hào)常常通過(guò)一個(gè)總線驅(qū)動(dòng)器產(chǎn)生。 常用的從處理器： 8087 數(shù)學(xué)協(xié)處理器，能用硬件的方法進(jìn)行浮點(diǎn)的乘除運(yùn)算，8089 輸入輸出信號(hào)管理的協(xié)處理器，分擔(dān)主處理器的負(fù)擔(dān)，提高運(yùn)行速度。 所謂多CPU或CPU陣列，就是將任務(wù)分割，由多個(gè)CPU采用并行的方式處理，來(lái)加快處理速度，是高速計(jì)算機(jī)的主要運(yùn)行方案。1PROCES

2、SOR第二章 處理器（2）二、8086的管腳和功能 P14提供了8086和8088的管腳圖。 1、幾個(gè)概念和幾個(gè)較特殊的引腳 多路總線 同一總線既作地址線又作數(shù)據(jù)線，靠時(shí)間和鎖存器來(lái)加以區(qū)分，稱之多路總線，又稱為地址與數(shù)據(jù)總線的分時(shí)復(fù)用。 20 根地址線中，高4位是地址和狀態(tài)復(fù)用（P15表2.1） 低16位是地址和數(shù)據(jù)復(fù)用。 8086與8088 管腳的不同： a)第28腳，信號(hào)電平恰相反。 b)第34腳，8088 用作狀態(tài)，8086 用作BHE（BUS High Enable），當(dāng)BHE=0，說(shuō)明數(shù)據(jù)總線中高8位有效。之所以有這個(gè)區(qū)別，因?yàn)?086的數(shù)據(jù)線是16位的，它既可以傳送高8位，也可以

3、傳送低8位，還可以一次傳送16位，這時(shí)就要靠BHE和A0兩個(gè)信號(hào)來(lái)加以控制。2PROCESSOR第二章 處理器（2）注意：1、箭頭的方向； 2、引腳有效的狀態(tài)。 兩者不同之處：第28腳和第34腳3第二章 處理器（2）PROCESSOR 復(fù)位引腳RESET RESET 信號(hào)既要有一定的幅度，又要有一定的寬度，才能將CPU復(fù)位，常用于機(jī)器的熱啟動(dòng)，一旦清零后，幾乎所有的寄存器都被置零，只有CS=FFFFH IP=0000H ，所以復(fù)位后，程序必然從FFFFOH 的內(nèi)存單元開始執(zhí)行，因此一般此處就是操作系統(tǒng)起始程序的入口，通常是在此安排一條跳轉(zhuǎn)指令，來(lái)進(jìn)入系統(tǒng)的主程序。 Watch Dog 就是利用

4、RESET 來(lái)強(qiáng)制程序指針?lè)祷卣^(qū)域的。 READY 引腳（輸入，由外部設(shè)備提供） 當(dāng)READY=0，說(shuō)明往外部傳輸?shù)臄?shù)據(jù)尚未完成，CPU 檢測(cè)到此信號(hào)，就在總線周期中插入TW 等待，直到READY=1，才繼續(xù)執(zhí)行，以此來(lái)保證同步，確保數(shù)據(jù)交換的準(zhǔn)確。4第二章 處理器（2）PROCESSOR奇存儲(chǔ)體偶存儲(chǔ)體奇地址偶地址DB15-DB8DB7-DB0BHEA0 2、各管腳的功能 GND (Ground) VCC 電源 AD15-AD0 多路總線，雙向 T1 時(shí)是地址, T2 是過(guò)渡，高阻態(tài)， T3 時(shí)是數(shù)據(jù)， T4說(shuō)明傳送完成。 A19/S6-A16/S3 地址狀態(tài)復(fù)用，輸出 T1 時(shí)是地址，

5、T2、T3、T4輸出狀態(tài)信息。 BHE/S7 輸出，用它來(lái)表示此時(shí)數(shù)據(jù)線輸送的內(nèi)容，BHE有效，說(shuō)明數(shù)據(jù)正在傳輸?shù)母?位。5第二章 處理器（2）PROCESSORD15-D8D7-D0對(duì)準(zhǔn)狀態(tài) 從上圖可見，存儲(chǔ)器分為奇、偶兩個(gè)存儲(chǔ)體，偶存儲(chǔ)體與數(shù)據(jù)線D7-D0相連，奇存儲(chǔ)體與D15-D8相連，所以地址為奇數(shù)的只存放高8位的數(shù)據(jù)，而偶地址只存放低8位的數(shù)據(jù)，因此當(dāng)存放一個(gè)16位的數(shù)據(jù)時(shí)，如果不遵從低8位放入偶地址體，高8位放入奇地址體的標(biāo)準(zhǔn)方式，則要花費(fèi)2個(gè)總線周期才能完成，從而大大影響數(shù)據(jù)訪問(wèn)的速度。 Y+1 X+1 Y XA19-A1BHEA0=0奇地址體偶地址體BHE#A0對(duì)應(yīng)的操作所用的

6、管腳00 從偶地址開始讀/寫一個(gè)字A15A06第二章 處理器（2）PROCESSORBHE#A0對(duì)應(yīng)的操作 所用的管腳 01從奇地址單元讀/寫一個(gè)字節(jié) D15D8 Y+1 X+1 Y XD15-D8A19-A1D7-D0BHEA0=0奇地址體(A0=1)偶地址體(A0=0)7第二章 處理器（2）PROCESSORA0=0 Y+1 X+1 Y XD15-D8A19-A1D7-D0BHE奇地址體(A0=1)偶地址體(A0=0)BHE#A0對(duì)應(yīng)的操作所用的管腳10從偶地址單元讀/寫一個(gè)字節(jié)D7D08第二章 處理器（2）PROCESSORBHE#01A010對(duì)應(yīng)的操作從奇地址開始讀/寫一個(gè)字在第一個(gè)總

7、線周期，傳送低8位數(shù)據(jù)到D15D8第二個(gè)總線周期傳送高8位數(shù)據(jù)到D7D0所用的管腳D15D8D7D0A0=0 Y+1 X+1 Y XD15-D8A19-A1D7-D0BHE奇地址體偶地址體第1總線周期非對(duì)準(zhǔn)狀態(tài) Y+1 X+1 Y XD15-D8A19-A0D7-D0BHEA0=0奇地址體偶地址體第2總線周期9第二章 處理器（2）PROCESSOR NMI (No Maskable Interrupt 輸入) 非屏蔽中斷輸入，主要用于處理一些重要的故障，例如掉電、以及在工業(yè)控制中用來(lái)處理突發(fā)的重大事故，類似于市長(zhǎng)熱線，直通，不能被阻斷。 INTR (Interrupt Request 輸入)

8、外設(shè)需要求助于CPU時(shí)，通過(guò)此引腳向CPU發(fā)出中斷請(qǐng)求，讓CPU暫時(shí)中斷正在執(zhí)行的程序，轉(zhuǎn)去為外設(shè)服務(wù)。 RD (Read 輸出) 與M/IO 配合，完成數(shù)據(jù)的讀入。 CLK (Clock 輸入) 時(shí)鐘脈沖輸入端，使CPU能有條不紊地工作。 RESET (輸入) READY (輸入)10第二章 處理器（2）PROCESSOR TEST (輸入) 由WAIT指令引起的CPU空操作，可通過(guò)往TEST引腳輸入低電平來(lái)解除，CPU 每隔5個(gè)時(shí)鐘周期，就去檢測(cè)此引腳，若為高則繼續(xù)等待?？梢酝ㄟ^(guò)和軟件的配合，來(lái)實(shí)現(xiàn)類似 READY 的同步功能。 MN/MX (Minimum/Maximum 輸入) 系統(tǒng)工

9、作在最小模式時(shí)，將此引腳接入高電平（+5V）， 系統(tǒng)工作在最大模式時(shí)，將此引腳接入低電平（GND）。 以上介紹的12個(gè)引腳，是最大和最小模式都要用到的公共引腳11第二章 處理器（2）PROCESSOR 3、最小模式下的引腳 最大最小模式主要在24-31引腳上功能不同。最小模式下這些引腳的功能是： INTA (Interrupt Acknowledge 輸出) 中斷響應(yīng)（應(yīng)答信號(hào)） ALE (Address Latch Enable 輸出) 地址鎖存信號(hào)。 DEN (Data Enable 輸出) 當(dāng)?shù)刂锋i存后，該信號(hào)有效，表示出現(xiàn)在數(shù)據(jù)總線上的已經(jīng)是數(shù)據(jù)。 DT/R (Data Transmi

10、t / Receive 輸出) 數(shù)據(jù)收發(fā)控制信號(hào)，控制數(shù)據(jù)傳遞的方向。12第二章 處理器（2）PROCESSOR M/IO (Memory/IO Device 輸出) 用它來(lái)分辨CPU與存儲(chǔ)器還是與I/O設(shè)備傳送數(shù)據(jù)，當(dāng)采用MOV指令時(shí)，M/IO=1，當(dāng)采用IN/OUT 指令時(shí)，M/IO=0。 WR (Write 輸出) 與M/IO配合，發(fā)出從CPU往外寫數(shù)據(jù)的信號(hào)。 HOLD ( Hold Request 輸入) 總線請(qǐng)求信號(hào)，當(dāng)DMA控制器件根據(jù)外設(shè)的要求，要占用總線時(shí)，先要向CPU 的這個(gè)引腳發(fā)送請(qǐng)求信號(hào)。 HOLDA (Hold Acknowledge 輸出) CPU 通過(guò)此引腳，發(fā)出

11、Holda 的響應(yīng)信號(hào)，告知外設(shè)，它的申請(qǐng)已經(jīng)被接受，此時(shí)，CPU與外界的總線呈高阻態(tài)（已經(jīng)切斷），此時(shí)，其他部件可以使用總線。13第二章 處理器（2）PROCESSOR 最小方式 最大方式 總線保持請(qǐng)求 總線請(qǐng)求允許0 總線保持響應(yīng) 總線請(qǐng)求允許1 寫控制信號(hào) 總線封鎖信號(hào) 存儲(chǔ)器/輸入輸出 總線周期狀態(tài) 數(shù)據(jù)收發(fā) 總線周期狀態(tài) 數(shù)據(jù)允許 總線周期狀態(tài) 地址鎖存允許 指令隊(duì)列狀態(tài) 中斷響應(yīng) 指令隊(duì)列狀態(tài)最大最小方式引腳的不同：14第二章 處理器（2）PROCESSOR 4、最小模式的配置（P17） 要能看懂硬件原理圖，知道每個(gè)芯片的功能，引腳的作用和如何連接。RESET TEST HOLD

12、HLDA NMI INTR INTA M / IO WR RDREADY CLK READYMN / MX+5V控制總線地址總線A19 A0數(shù)據(jù)總線D15D0 ALEBHE AD0A19 DT / R DEN8086CPUSTB 8282OETOE82868284ARESET15第二章 處理器（2）PROCESSOR地址鎖存器8282內(nèi)部結(jié)構(gòu)及時(shí)序圖STBDI0DI1直通保持高阻DO0DO1OE8282DI1DI2DI3DI4DI5DI6DI7DO1DO2DO3DO4DO5DO6DO7CLKD QDI0STBOEDO016第二章 處理器（2）PROCESSOROET傳送方向01AiBi00Bi

13、Ai11高阻狀態(tài)10高阻狀態(tài)雙向數(shù)據(jù)收發(fā)器8286內(nèi)部結(jié)構(gòu)及真值表A0B0OET8286A1A2A3A5A4A6A7B1B2B3B5B4B6B717第二章 處理器（2）PROCESSOR 8282 是Intel公司專門與80系列CPU配套的芯片之一，是地址鎖存器，也可以用74LS373等鎖存芯片替代，用來(lái)鎖存20 位地址。Pleaseanswer following questions:a) Why does it need 3 chips of 8282 ? b) Why does put the BHE in it too ?c) How can you finish the design

14、 for all 3 chips ? 8286 是收發(fā)器，主要起驅(qū)動(dòng)和控制雙重功能。Pleaseanswer following questions:a) Why does it need 2 chips ?b) Why does the link like this : DEN OE ， DT/R T ?c) How does the chip work ?18第二章 處理器（2）PROCESSOR 增加了以上兩種芯片后，芯片右邊的地址、數(shù)據(jù)和控制線能否同時(shí)出現(xiàn)？ 顯然不能，因?yàn)椴捎玫氖欠謺r(shí)復(fù)用技術(shù)，所以不能同時(shí)出現(xiàn)，但可以在某一瞬時(shí)同時(shí)存在，來(lái)完成指令規(guī)定的功能。 5、最小模式的連接 82

15、82鎖存器與8086的連接 （P19） 8286 收發(fā)器與8088 的連接 （P20） 因?yàn)?088是準(zhǔn)16位的CPU，它只有8位數(shù)據(jù)線，所以只要一片8286作收發(fā)器就夠了。注意收發(fā)器8286 引腳的接法。 有時(shí)想得到反相的信號(hào)，這時(shí)可以選用功能相同但信號(hào)反相的芯片，例如7805 和7905，8286 和8287，8282和8283，一般，型號(hào)上某一位的變化，常表示輸出信號(hào)反相（反邏輯），型號(hào)上加尾注 A，B ，C等則表示工作頻率的變化。 M/IO，RD 和WR組合產(chǎn)生的功能，見P18 表2.2 。19第二章 處理器（2）PROCESSOR 8284 時(shí)鐘發(fā)生器 X1 和 X2 是晶振輸入端

16、EFI Efficient Frequency Input 是有效頻率輸入端。 F/C Frequency/Crystal 接高電平表示采用連接外頻率，采用被動(dòng) 振蕩方式。接低電平表示連接晶振，采用主動(dòng)振蕩方式。 RDYI READY 線輸入。 RES RESET 線輸入。 RDYO READY線輸出，與CPU 的READY引腳相連。 RESET 輸出 與CPU 的RESET引腳相連。 CLK 輸出 與CPU的CLK引腳連接。此時(shí)鐘發(fā)生器的功能： 主動(dòng)或被動(dòng)產(chǎn)生CPU 所需的CLK信號(hào)。 使由外界輸入的READY 和 RESET信號(hào)能受到時(shí)鐘脈沖的調(diào)制，實(shí)現(xiàn)由時(shí)鐘脈沖的上跳或下降沿來(lái)觸發(fā)，實(shí)現(xiàn)

17、同步。 X1 X2EFI READY F/C RESETRDY CLK RES20第二章 處理器（2）PROCESSOR6、 最大模式 在連接方式上，控制總線不是直接由CPU輸出，而是由加接的總線控制器8288來(lái)產(chǎn)生。引腳的信號(hào)如下： 24、25 腳為QS1、QS0（Queue State），輸出，反映BIU中隊(duì)列的狀態(tài)，見P19表2.3。 26、27、28腳分別為S2，S1，S0，輸出。 它們連接到總線控制器，產(chǎn)生8種控制命令，見P19表2.4，從表中可見，一共組合成8種命令，其中前7行的3位中，至少有一個(gè)為0，說(shuō)明此時(shí)對(duì)應(yīng)總線周期的T4、T1、T2態(tài)，說(shuō)明正在執(zhí)行某一操作，所以稱之有源狀態(tài)

18、。而當(dāng)READY為低電平時(shí)，總線周期正處于T3和TW的狀態(tài)，這時(shí)，表中最后一行的3位全為1，表示未執(zhí)行任何操作，稱之無(wú)源態(tài)。 LOCK，總線封鎖信號(hào)，輸出，由指令前綴LOCK產(chǎn)生，用來(lái)保護(hù)緊挨其后的指令的執(zhí)行不受總線請(qǐng)求的干擾，被保護(hù)的指令執(zhí)行完后，LOCK的封鎖功能才撤銷。 RQ/GT1， RQ/GT0 (Request/Grant)，相當(dāng)最小模式的HOLD和HOLDA。21第二章 處理器（2）PROCESSOR7、最大模式的配置 （P23）RESET 明顯的與最小配置不同之處，是增加了一個(gè)8288總線控制器，CB總線由8288產(chǎn)生。22第二章 處理器（2）PROCESSOR 8288內(nèi)部結(jié)

19、構(gòu) 另外，8288 自身有幾個(gè)控制引腳，它們是： 當(dāng) IOB=0，AEN=0，CEN=1，(表示系統(tǒng)總線可用，未加控制)，此時(shí)用于單處理器，為了增加總線的驅(qū)動(dòng)能力，最小系統(tǒng)也可以采用8288，這時(shí)MCE/PDEN作為輸出（高電平有效）來(lái)協(xié)助完成多級(jí)中斷驅(qū)動(dòng)器的控制。 狀態(tài)譯碼器控制邏輯控制信號(hào)發(fā)生器命令信號(hào)發(fā)生器S0S1S2AMWCIORCIOWCAIOWCINTAMWTCMRDCCLKAENCENIOBDT/RDENALEMCE/PDEN+5VGND8086狀態(tài)信息控制輸入23第二章 處理器（2）PROCESSOR 1 RDM/IOIORC 1WRM/IOIOWC8、 最大模式的連接 （P2

20、0） 從圖中可見，從8288輸出的信號(hào)中，基本與最小模式的控制信號(hào)相同，例如ALE，DEN，DT/R，還有以下幾個(gè)信號(hào)： MRDC Memory Read CommandMWTC Memory Write CommandIORC I/O Read CommandIOWC I/O Write Command 事實(shí)上，用8086自身的控制信號(hào)的邏輯組合可構(gòu)成上述的輸出，如下圖所示：24第二章 處理器（2）PROCESSOR8086最小方式微計(jì)算機(jī)組成8284RDYRESETREADYVccMN/MX#CLKREADYRESET8086CPU8282OE8286OEA19-A16AD15-AD0AD

21、DRESSADDR./DATAINTRINTRTMEMORYI/OINTERFACEDATABUSADDRRESS BUSRESRDWRINTAHOLDHLDASTBBHEBHECLOCKGENERATORVccM/IOALEOR8283*2HOLDHLDADENDT/R#DATADATA25第二章 處理器（2）PROCESSORVcc8284RES# RDYREADY MN/MX#S0#S1#S2#CLKREADYRESET8086CPUBHE#BQ#/GT0#BQ#/GT1#INTRLOCK#A19-A16AD15-AD08288CLKS0#S1#S2#DENDT/R#ALEAMWC#AIOWC#INTA#MRDC#MWTC#IORC#IOWC#8282 *3OE#T8286 *2OE#DISTBBHE# ADDRESSADDR./DATABHE#MEMORYI/0INTERFACEADDR BUSDATA BUSINTRLOCK#D08086最大方式微計(jì)算機(jī)組成26第二章 處理器（2）PR