微型計(jì)算機(jī)技術(shù)：第7章（輸入輸出）

1、1234I/O接口概述簡單I/O接口芯片基本輸入/輸出方法可編程DMA控制器8237A第七章 輸入/ 輸出技術(shù) I/O：計(jì)算機(jī)通過外圍設(shè)備同外界交換信息的過程稱為“輸入/輸出（Input/Output，I/O）”。I/O接口概述I/O接口：將CPU和外圍設(shè)備連接起來實(shí)現(xiàn)信息交換的緩沖電路稱為I/O接口（Interface）電路，簡稱“I/O接口”。 I/O接口的基本功能緩沖、隔離和鎖存功能信息格式與電平轉(zhuǎn)換功能信息交換的應(yīng)答聯(lián)絡(luò)功能譯碼尋址外設(shè)功能基本原則：輸入要緩沖、輸出要鎖存、輸入/輸出要隔離 I/O接口的基本結(jié)構(gòu)地址總線（AB）、數(shù)據(jù)總線（DB）、控制總線（CB）數(shù)據(jù)（端）口數(shù)據(jù)寄存器：

2、數(shù)據(jù)信息狀態(tài)（端）口狀態(tài)寄存器：狀態(tài)信息控制（端）口命令寄存器：控制信息CPU對(duì)外設(shè)的訪問實(shí)際上是CPU對(duì)I/O接口電路中的相應(yīng)端口（寄存器）進(jìn)行訪問。兩種編址方式：獨(dú)立編址：相對(duì)存儲(chǔ)器而言，將存儲(chǔ)器地址空間和I/O接口寄存器地址空間分開設(shè)置，互不影響。Intel系列。 I/O端口的編址方式獨(dú)立編址方式的特點(diǎn)： 存儲(chǔ)器和I/O接口各自擁有獨(dú)立的地址空間，相互之間不交叉不重疊，地址空間得到充分利用。 存儲(chǔ)器和I/O接口的讀寫控制邏輯相互獨(dú)立，且I/O接口通常需要“選通”、“應(yīng)答”等控制信號(hào)，而存儲(chǔ)器接口并不需要，因而控制邏輯可以分別設(shè)計(jì)，硬件設(shè)計(jì)比較方便。 CPU的訪內(nèi)指令和訪外指令不同，程序設(shè)

3、計(jì)非常清晰。 I/O端口的地址碼較短(8位或16位)，譯碼電路比較簡單，從而使IN/OUT指令的執(zhí)行速度較快。 需要專用的訪外指令，這些指令只能進(jìn)行數(shù)據(jù)的輸入輸出，不能進(jìn)行數(shù)據(jù)的運(yùn)算，功能不如訪內(nèi)指令強(qiáng)大，程序設(shè)計(jì)的靈活性較差。統(tǒng)一編址：又稱存儲(chǔ)器映像編址，將所有I/O接口電路中的寄存器作為存儲(chǔ)單元對(duì)待，并給每一個(gè)寄存器分配相應(yīng)的存儲(chǔ)器地址。這樣，CPU訪問外設(shè)就象訪問存儲(chǔ)器一樣，所不同的僅是地址而已。MCS51系列，680X0系列，ARM系列等。統(tǒng)一編址方式的特點(diǎn)： 訪問存儲(chǔ)器的指令也可用于外設(shè)的輸入/輸出操作，因而對(duì)I/O端口寄存器的數(shù)據(jù)處理能力強(qiáng)。 I/O接口和存儲(chǔ)器共用譯碼電路和讀寫控

4、制邏輯，電路非常簡潔。 CPU無需產(chǎn)生訪內(nèi)操作和訪外操作的控制信號(hào)。 I/O端口的地址空間可大可小，比較靈活，從而使外設(shè)的數(shù)量幾乎可以不受限制。 不能充分利用地址空間，地址空間的分配可能潛藏隱患，影響存儲(chǔ)器空間的容量； CPU與I/O端口交換數(shù)據(jù)的指令執(zhí)行時(shí)間較長。 獨(dú)立編址方式可以轉(zhuǎn)換為統(tǒng)一編址方式 統(tǒng)一編址方式不一定能轉(zhuǎn)換為獨(dú)立編址方式統(tǒng)一編址：完全相同。獨(dú)立編址：方法相同，通常I/O端口地址比存儲(chǔ)器單元地址短，因此參與譯碼的地址線較少。 8位端口（靜態(tài)地址）：地址線A7A0（8根線，其余忽略），00HFFH，可直接在IN/OUT指令中出現(xiàn)。 16位端口（動(dòng)態(tài)地址）：地址線A15A0（16

5、根線，其余忽略），0000HFFFFH，端口地址必須先放在DX寄存器中，才能使用IN/OUT指令。 I/O端口的地址譯碼與存儲(chǔ)器單元的地址譯碼方法相同。INAL，20H；20H是8位端口地址，可直接在指令中作為操作數(shù)使用MOVDX，13F8HOUTDX，AL；13F8H是16位端口地址，應(yīng)先將其裝入DX，才能被尋址 74LS373鎖存器 74LS244緩沖器 74LS245收發(fā)器簡單I/O接口芯片 74LS373鎖存器74LS373真值表輸入門控G輸出允許輸入D輸出QHLLLHLHHLLD0（保持不變）Q0（原狀態(tài)）LHD0（保持不變）Z（高阻態(tài)）HHXZ（高阻態(tài)）當(dāng)GH、OEL時(shí)，xDxQ；

6、當(dāng)輸入門控G從高電平跳變到低電平且OEL時(shí)，xQ，即D被鎖定；當(dāng)OEH時(shí)，xQ；當(dāng)GH時(shí)，xD。當(dāng)GL時(shí)，xD74LS373可被用于鎖存地址信息、數(shù)據(jù)信息和狀態(tài)信息等，更多用于鎖存地址信息。 74LS244緩沖器 8個(gè)三態(tài)門，驅(qū)動(dòng)、緩沖，2組 第1組：1G門控，1Ax1Yx 第2組：2G門控，2Ax2Yx74LS244緩沖器主要用于三態(tài)輸出的地址總線、數(shù)據(jù)總線或時(shí)鐘驅(qū)動(dòng)器。 74LS245收發(fā)器 雙向，各8個(gè)三態(tài)門 G是門控 DIR是方向控制，DIR=H時(shí)，AB； DIR=L時(shí)，BA74LS245常用于數(shù)據(jù)的雙向傳送、緩沖和驅(qū)動(dòng)。 【例】設(shè)計(jì)一接口電路,構(gòu)成16個(gè)發(fā)光管流水燈,口地址85H86

7、H。畫出電路原理圖，編一驅(qū)動(dòng)程序使發(fā)光管從上到下依次發(fā)光。GND1Q 2Q 3Q 4Q 5Q 6Q 7Q 8Q74LS373 1D 2D 3D 4D 5D 6D 7D 8DGOE1Q 2Q 3Q 4Q 5Q 6Q 7Q 8Q74LS373 1D 2D 3D 4D 5D 6D 7D 8DOE 74LS138 C B A G2A G1 G2B A0M/IOA1A2A7WEGY5Y6D1D2D0D4D5D3D7D6 MOVBX,0FFFEHNEXT: MOVAL，BLOUT85H，ALMOVAL，BHOUT86H，ALMOVCX，0FFFHLOP：LOOPLOP；延時(shí)SHLBX，1JNZNEXTHL

8、T基本輸入/輸出方法CPUMEMI/ODMA方式數(shù)據(jù)傳送指令I(lǐng)N/OUT指令 程序控制的輸入/輸出 直接存儲(chǔ)器存取方式（DMA） 程序控制的輸入/輸出 傳送過程以CPU為中心，通過程序(數(shù)據(jù)傳送指令和IN/OUT指令)完成數(shù)據(jù)傳送 傳送路徑必須經(jīng)過CPU內(nèi)部的寄存器 傳送速度不高，響應(yīng)比較慢 無條件傳送 查詢方式傳送 中斷方式傳送 無條件傳送 又稱同步傳送，CPU可以隨時(shí)與I/O進(jìn)行數(shù)據(jù)傳送，不依賴于任何條件 對(duì)于輸入口，CPU總是認(rèn)為外設(shè)數(shù)據(jù)已經(jīng)準(zhǔn)備好，可讀 對(duì)于輸出口，CPU總是假設(shè)外設(shè)數(shù)據(jù)端口已空，可寫 不需要在CPU和I/O之間建立任何握手信號(hào)，所需硬件很少，軟件簡單 適用于開關(guān)、繼電

9、器、步進(jìn)電機(jī)、LED、數(shù)碼管顯示器等 輸入接口設(shè)計(jì) MOVDX，IN_PORTINAL，DX 輸出接口設(shè)計(jì) MOVDX，OUT_PORTOUTDX，AL 查詢方式傳送 CPU通過程序指令不斷詢問外設(shè)的工作狀態(tài)，如果“就緒”就開始進(jìn)行數(shù)據(jù)傳送，如果未“就緒”則繼續(xù)不斷地詢問 又稱應(yīng)答式傳送，在CPU和外設(shè)之間建立了問答機(jī)制 除了使用數(shù)據(jù)口外，還要用到狀態(tài)口 讀取I/O接口中的狀態(tài)口，得到外設(shè)的狀態(tài)字； 檢測(cè)相應(yīng)的狀態(tài)位，以檢查是否“就緒”； 若“就緒”則執(zhí)行I/O操作，若未“就緒”，則重復(fù)步。 優(yōu)點(diǎn)： 能保證CPU與外圍設(shè)備之間的協(xié)調(diào)同步工作 硬件線路簡單，程序容易實(shí)現(xiàn)缺點(diǎn)： 浪費(fèi)CPU的時(shí)間，

10、效率低【例】某外設(shè)接口的8位數(shù)據(jù)端口地址為200H，狀態(tài)端口地址為201H，狀態(tài)口中第7位為1表示外設(shè)已準(zhǔn)備好。如該外設(shè)為輸入設(shè)備，試編制從該設(shè)備輸入一個(gè)字節(jié)數(shù)據(jù)的程序段。 MOVDX，201H；狀態(tài)口地址LOP：INAL，DX；讀取外設(shè)的狀態(tài)字 TESTAL，10000000B；狀態(tài)位第7位是否為1？ JZLOP；不是1則繼續(xù)查詢 DECDX；數(shù)據(jù)口地址 INAL，DX；從數(shù)據(jù)口輸入數(shù)據(jù)【例】對(duì)于上例，如該外設(shè)為輸出設(shè)備，則向該設(shè)備輸出一個(gè)字節(jié)數(shù)據(jù)的程序段又該如何編制？ MOVDX，201H；狀態(tài)口地址LOP：INAL，DX；讀取外設(shè)的狀態(tài)字 TESTAL，10000000B；狀態(tài)位第7位是

11、否為1？ JZLOP；不是1則繼續(xù)查詢 DECDX；數(shù)據(jù)口地址 OUTDX，AL；向數(shù)據(jù)口輸出數(shù)據(jù) 中斷方式的輸入/輸出 外設(shè)“準(zhǔn)備好”才發(fā)中斷，效率高，實(shí)時(shí)性好 CPU處于被動(dòng)地位，外設(shè)處于主動(dòng)地位 是一種相對(duì)可靠的輸入/輸出方式 CPU與外設(shè)“并行”工作，多個(gè)外設(shè)也可“并行”工作 創(chuàng)建數(shù)據(jù)傳送緩沖區(qū)，配置好相關(guān)地址； 初始化外設(shè)接口，配置好外設(shè)的工作方式； 初始化中斷控制器（8259A），設(shè)置好包括中斷優(yōu)先級(jí)在內(nèi)的中斷控制邏輯； 編制中斷服務(wù)（子）程序； 將中斷向量（中斷服務(wù)（子）程序的入口地址）填入中斷向量表中； 適時(shí)啟動(dòng)外設(shè)。中斷方式的輸入輸出仍屬于程序控制的數(shù)據(jù)傳送方式，其程序設(shè)計(jì)步

12、驟： 為了能夠接受中斷請(qǐng)求，CPU必須要有相應(yīng)的中斷控制邏輯，外圍設(shè)備要提供中斷請(qǐng)求信號(hào)及中斷類型號(hào)。 中斷方式每傳送一次數(shù)據(jù)就要中斷一次CPU。CPU響應(yīng)中斷后，進(jìn)入中斷處理，將程序引導(dǎo)至“中斷服務(wù)程序”入口。在“中斷服務(wù)程序”中，一般都要保護(hù)現(xiàn)場、恢復(fù)現(xiàn)場，浪費(fèi)了很多CPU時(shí)間，較適合于傳送少量數(shù)據(jù)以及中低速度的外圍設(shè)備。 缺點(diǎn)： 直接存儲(chǔ)器存取方式（DMA） Direct Memory Access，DMA 需要DMAC（DMA Controller） 不受CPU干預(yù) 純硬件方式進(jìn)行 高速傳送，取決于存儲(chǔ)器存取速度和I/O接口的工作速率 DMA傳送的請(qǐng)求與工作過程： 外設(shè)向DMAC發(fā)出DMA傳送請(qǐng)求信號(hào)（DREQ） DMAC向CPU發(fā)出總線請(qǐng)求保持信號(hào)HOLD，申請(qǐng)占用總線 CPU向DMAC發(fā)出總線響應(yīng)信號(hào)HLDA，同時(shí)使CPU三總線處于高阻態(tài)，放棄總線控制權(quán) DMAC獲得總線控制權(quán)，并向外設(shè)發(fā)出DMA響應(yīng)信號(hào)DACK，進(jìn)入DMA工作方式 DMAC送出地址/控制信號(hào)，實(shí)現(xiàn)“內(nèi)存外設(shè)”或“內(nèi)存內(nèi)存”之間的直接數(shù)據(jù)傳送 DMAC自動(dòng)修改地址和字節(jié)計(jì)數(shù)器，判斷是否需要