EDA技術(shù)實(shí)用教程 Verilog 第一講 緒論_第1頁(yè)
EDA技術(shù)實(shí)用教程 Verilog 第一講 緒論_第2頁(yè)
EDA技術(shù)實(shí)用教程 Verilog 第一講 緒論_第3頁(yè)
EDA技術(shù)實(shí)用教程 Verilog 第一講 緒論_第4頁(yè)
EDA技術(shù)實(shí)用教程 Verilog 第一講 緒論_第5頁(yè)
已閱讀5頁(yè),還剩17頁(yè)未讀, 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說(shuō)明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡(jiǎn)介

1、EDA技術(shù)及應(yīng)用電子信息工程專業(yè) 武 斌課程地位電子系統(tǒng)電路理論,信息處理算法軟件基礎(chǔ)電子信息工程、電氣工程及自動(dòng)化專業(yè)基礎(chǔ)課現(xiàn)代電子系統(tǒng)設(shè)計(jì)中的重要技術(shù)手段和開(kāi)發(fā)工具電路理論和工程實(shí)踐聯(lián)系的橋梁。EDA技術(shù)MCU/DSP技術(shù)C/C+開(kāi)發(fā)課程的發(fā)展教學(xué)情況開(kāi)課專業(yè):1班級(jí):2電氣工程及自動(dòng)化班級(jí):2師資:1講師:楊國(guó)慶開(kāi)課專業(yè):4班級(jí):9電子信息工程電子信息科學(xué)與技術(shù)電氣工程及其自動(dòng)化建筑電氣智能化相關(guān)理工專業(yè)應(yīng)了解師資:4 教授:武斌 龔?fù)?講師:?jiǎn)汤?張艷建立了EDA實(shí)驗(yàn)室教材:國(guó)家十一五規(guī)劃教材開(kāi)課專業(yè):2班級(jí)4:師資:2 教授:龔?fù)?200320062009EDA課程聯(lián)系數(shù)字系統(tǒng)設(shè)計(jì)V

2、HDL/verilogHDLASIC/嵌入式設(shè)計(jì)電子電路CAD模擬EDA開(kāi)發(fā)工具課程體系=核心課程+外圍課程本門課的主要內(nèi)容EDA技術(shù)基本知識(shí)和概念數(shù)字邏輯的EDA設(shè)計(jì)方法 _基于VerilogHDLFPGA/CPLD等器件的開(kāi)發(fā)和應(yīng)用技術(shù)數(shù)字系法統(tǒng)設(shè)計(jì)思想復(fù)雜數(shù)字系統(tǒng)的高層建模與驗(yàn)證方法。進(jìn)度安排1.緒論2.EDA設(shè)計(jì)概述3.CPLD/FPGA原理 和結(jié)構(gòu)4.EDA設(shè)計(jì)入門5.QUARTUS工具基本使用6.VerilogHDL設(shè)計(jì)進(jìn)階7.數(shù)字系統(tǒng)設(shè)計(jì)8. QUARTUS工具高階使用和實(shí)例考試:卷面分?jǐn)?shù)(70%) 實(shí)驗(yàn)(15)平時(shí)分(15%)全球IC產(chǎn)業(yè)的演變(1)80年代之前, IC產(chǎn)業(yè)還沒(méi)

3、有真正從電子產(chǎn)業(yè)獨(dú)立出來(lái),集成電路的生產(chǎn)仍屬于系統(tǒng)公司業(yè)務(wù)的一部分,代表企業(yè)IBM, SONY, NEC等。80年代,IDM(Integrated Device Manufacturer)時(shí)代 ,以Intel、TI為代表,其業(yè)務(wù)過(guò)程涵蓋系統(tǒng)設(shè)計(jì)、IC設(shè)計(jì)、IC制造和封裝測(cè)試。全球IC產(chǎn)業(yè)的演變(2)90年代,F(xiàn)oundry時(shí)代(晶圓代工廠) IC設(shè)計(jì)公司不再擁有自己的生產(chǎn)線,(Fabless),F(xiàn)oundry負(fù)責(zé)生產(chǎn)、測(cè)試。新世紀(jì), IP時(shí)代 IP(知識(shí)產(chǎn)權(quán))設(shè)計(jì)和Design Foundry (設(shè)計(jì)代工企業(yè))開(kāi)始迅速成長(zhǎng); 世界知名企業(yè) Intel、TI、NS、SONY、TOSHIBA、Br

4、oadcom、ADI、Microchip、Maxim 、NVidia、Sandisk、Xilinx、 Altera、Avago。 信息產(chǎn)業(yè)和高新技術(shù)產(chǎn)業(yè)的核心和戰(zhàn)略產(chǎn)業(yè)是集成電路產(chǎn)業(yè)。Moore Law Intel 戈登.摩爾于1965年提出,硅晶圓每平方英寸所能容納的晶體管數(shù)目每1218個(gè)月就提高一倍。中國(guó)IC產(chǎn)業(yè)的發(fā)展90前,經(jīng)驗(yàn)和教訓(xùn)902000集成電路重點(diǎn)項(xiàng)目,建設(shè)華晶、華越集團(tuán)公司、上海貝嶺微電子制造有限公司、上海飛利浦半導(dǎo)體公司、首鋼日電電子有限公司5個(gè)主干企業(yè) 1997年7月,上海華虹NEC電子有限公司成立,1999年2月華虹NEC生產(chǎn)線建成投產(chǎn),技術(shù)檔次達(dá)到0.35-0.24微

5、米,生產(chǎn)的64M和128M SDRAM存儲(chǔ)器達(dá)到了當(dāng)時(shí)的國(guó)際主流水準(zhǔn)。 (投資100億元 )2000年6月,國(guó)務(wù)院發(fā)布了鼓勵(lì)軟件產(chǎn)業(yè)和集成電路產(chǎn)業(yè)發(fā)展的若干政策,產(chǎn)業(yè)進(jìn)入快速成長(zhǎng)期 中國(guó)IC產(chǎn)業(yè)企業(yè) 2000-2010,集成電路產(chǎn)業(yè)規(guī)??焖贁U(kuò)大,涌現(xiàn)出華大、海思、展訊、華為、中興、大唐微、珠海炬力、華潤(rùn)矽科、杭州士蘭微、中星微、上海華虹、清華同方微電子等設(shè)計(jì)公司。 生產(chǎn)企業(yè)如華宏NEC、中芯國(guó)際等,中芯國(guó)際已成為全球第三大代工廠,代工水平達(dá)到了90nm。 中國(guó)IC產(chǎn)業(yè)的現(xiàn)狀(1)產(chǎn)業(yè)鏈基本形成,設(shè)計(jì)、芯片制造和封測(cè) 三業(yè)并舉,產(chǎn)業(yè)分布在北、上、廣、深、蘇州、無(wú)錫,珠三角、長(zhǎng)三角地區(qū)。(2)發(fā)展

6、水平還比較落后,行業(yè)結(jié)構(gòu)不合理,位于中上游的設(shè)計(jì)、制造業(yè)占比很低,下游的封裝業(yè)占比很高。(3)資金依賴、技術(shù)以來(lái)、市場(chǎng)依賴(外單代工) (4)人力資源缺乏, 2002年有5000人,到2008年,需求量將達(dá)25萬(wàn)人。(5)巨大的市場(chǎng)空間, 世界半導(dǎo)體銷售可達(dá)2010-2020可達(dá)1萬(wàn)億美金EDA設(shè)計(jì)方法發(fā)展CAD階段(20世紀(jì)60 80初期) CAS(仿真)階段(20世紀(jì)80初期 90初期) DOWN -TOP設(shè)計(jì) EDA階段(20世紀(jì)90中期-) TOP-DOWN設(shè)計(jì) - 集成電路中FPGA/CPLD迅速擴(kuò)大VLSI(超大規(guī)模集成電路)通用集成電路專用集成電路(ASIC)大量生產(chǎn)且設(shè)計(jì)比較規(guī)

7、則。如存儲(chǔ)器等。面向某一應(yīng)用背景而專門設(shè)計(jì)。FPGA/CPLD設(shè)計(jì)。半定制FPGA/CPLD器件的廣泛應(yīng)用EDA開(kāi)發(fā)軟件1.設(shè)計(jì)輸入編輯器(xilinx的Foundation、ISE;Alter的MAX+plus2, Quartus,Actel的Libeo等)2.仿真器(如Mentor公司的ModelSim, Cadence公司的Verilog-XL等) ;3. HDL綜合器(Synopsys公司的FPGA Compiler、 Synplicity公司synplify 等);4適配器(或部局布線器)5下載器(編程器)。大的FPGA/CPLD生產(chǎn)廠家最大的CPLD供應(yīng)商之一FPGA的發(fā)明者,最大

8、的PLD供應(yīng)商之一ISP技術(shù)的發(fā)明者提供軍品及宇航級(jí)產(chǎn)品 ASIC: Application Specific Integrated Circuit. 專用ICCPLD:Complex Programmable Logic Device.復(fù)雜可編程邏輯器件EDA: Electronic Design Automation. 電子設(shè)計(jì)自動(dòng)化FPGA: Field Programmable Gate Array. 現(xiàn)場(chǎng)可編程門陣列GAL: Generic Array Logic. 通用陣列邏輯HDL: Hardware Description Language. 硬件描述語(yǔ)言IP: Intelli

9、gent Property. 智能模塊PAL: Programmable Array Logic. 可編程陣列 邏輯RTL: Register Transfer Level. 寄存器傳輸級(jí) (描述)SOC: System On a Chip. 片上系統(tǒng)SOPC: System On a Programmable Chip.可編程器件片上系統(tǒng)VHDL: Very high speed integrated circuit Hardware Description Language. 超高速集成電路硬件描述語(yǔ)言常見(jiàn)英文縮寫解釋(按字母順序排列)/eda 大綱、電子教案、習(xí)題庫(kù)、教學(xué)視頻,常用EDA開(kāi)發(fā)軟件、 EDA擴(kuò)展教學(xué)多媒體教程、課件教學(xué)網(wǎng)址參考資料1.verilogHDL數(shù)字系統(tǒng)計(jì)教程 夏宇聞 北京航空航天大學(xué)出版社2.EDA實(shí)

溫馨提示

  • 1. 本站所有資源如無(wú)特殊說(shuō)明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒(méi)有圖紙預(yù)覽就沒(méi)有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫(kù)網(wǎng)僅提供信息存儲(chǔ)空間,僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。

最新文檔

評(píng)論

0/150

提交評(píng)論