實驗二三態(tài)門和OC門的研究

1、實驗二 三態(tài)門和OC門的研究 一、實驗目的 (1) 熟悉兩種特殊的門電路：三態(tài)門和OC門； (2) 了解“總線”結構的工作原理。 二、實驗原理 數字系統(tǒng)中，有時需把兩個或兩個以上集成邏輯門的輸出端連接起來，完成一定的邏輯功能。普通TTL門電路的輸出端是不允許直接連接的。圖2_1示出了兩個TTL門輸出短接的情況，為簡單起見，圖中只畫出了兩個與非門的推拉式輸出級。設門A處于截止狀態(tài)，若不短接，輸出應為高電平；設門B處于導通狀態(tài)，若不短接，輸出應為低電平。在把門A和門B的輸出端作如圖3_2_1所示連接后，從電源Vcc經門A中導通的T4、D3和門B中導通的 T5到地，有了一條通路，其不良后果為：圖3_

2、2_1 不正常情況：普通TTL門電路輸出端短接 (1)輸出電平既非高電平，也非低電平，而是兩者之間的某一值，導致邏輯功能混亂。 (2)上述通路導致輸出級電流遠大于正常值(正常情況下T4和T5總有一個截止)，導致功耗劇增，發(fā)熱增大，可能燒壞器件。 集電極開路門和三態(tài)門是兩種特殊的TTL電路，它們允許把輸出端互相連在一起使用。 1集電極開路門(OC門) 集電極開路門(Open-Collector Gate)，簡稱OC門。它可以看成是圖3_2_1所示的TTL與非門輸出級中移去了T4、D3部分。集電極開路與非門的電路結構與邏輯符號如圖3_2_2所示。必須指出：OC門只有在外接負載電阻Rc和電源Ec后才

3、能正常工作，如圖中虛線所示。1圖3_2_1 不正常情況：普通TTL門電路輸出端短接圖3_2_2 集電極開路與非門2 由兩個集電極開路與非門(0C)輸出端相連組成的電路如圖3_2_3所示，它們的輸出： 即把兩個集電極開路與非門的輸出相與(稱為線與)，完成與或非的邏輯功能。0C門主要有以下三方面的應用： (1) 實現電平轉換圖3_2_3 OC門的線與應用 無論是用TTL電路驅動CMOS電路還是用CMOS電路驅動TTL電路，驅動門必須能為負載門提供合乎標準的高、低電平和足夠的驅動電流，即必須同時滿足下列四式： 驅動門 負載門 VOH(min) VIH(min) VOL(max) VIL(max) I

4、OH(max) IIH IOL(max) IIL圖3_2_3 OC門的線與應用 3其中:VOH(min)-門電路輸出高電平VOH的下限值； VOL(max) -門電路輸出低電平VOL的上限值； IOH(max)-門電路帶拉電流負載的能力，或稱放電流能力； IOL(max)門電路帶灌電流負載的能力，或稱吸電流能力； VIH(min)-為能保證電路處于導通狀態(tài)的最小輸入(高)電平； VIL(max) -為能保證電路處于截止狀態(tài)的最大輸入(低)電平。 IIH 輸入高電平時流入輸入端的電流； IIL - 輸入低電平時流出輸入端的電流。 當74系列或74LS系列TTL電路驅動CD4000系列或74HC系

5、列CMOS電路時，不能直接驅動，因為74系列的TTL電路VOH(min) = 2.4V，74LS系列的TTL電路VOH(min)=2.7V，CD4000系列的CMOS電路VIH(min)=3.5V，74HC系列CMOS電路VIH(min)=3.15V，顯然不滿足VOH(min) VIH(min) 最簡單的解決方法是在TTL電路的輸出端與電源之間接入上拉電阻Rc，如圖3_2_4所示。圖3_2_4 TTL(OC)門驅動CMOS電路的電平轉換4 (2)實現多路信號采集，使兩路以上的信息共用一個傳輸通道(總線)； (3)利用電路的線與特性方便地完成某些特定的邏輯功能。 在實際應用時，有時需將幾個OC門

6、的輸出端短接，后面接m個普通TTL與非門作為負載，如圖3_2_5所示。為保證集電極開路門的輸出電平符合邏輯要求，Rc的數值選擇范圍為： 圖3_2_5 計算OC門外接電阻Rc的工作狀態(tài)5 m(7)個輸入端(a) 計算Rc最大值(b) 計算Rc最小值圖3_2_5 計算OC門外接電阻Rc的工作狀態(tài)其中 IcEO - OC門輸出三極管T5截止時的漏電流； Ec 外接電源電壓值； m - TTL負載門個數； n 輸出短接的OC門個數； m 各負載門接到OC門輸出端的輸入端總和。 Rc值的大小會影響輸出波形的邊沿時間，在工作速度較高時，Rc的取值應接近Rc(min)。 2三態(tài)門 三態(tài)門，簡稱TSL(Thr

7、ee-state Logic)門，是在普通門電路的基礎上，附加使能控制端和控制電路構成的。圖3_2_6所示為三態(tài)門的結構和邏輯符號。三態(tài)門除了通常的高電平和低電平兩種輸出狀態(tài)外，還有第三種輸出狀態(tài)高阻態(tài)。處于高阻態(tài)時，電路與負載之間相當于開路。圖(a)是使能端高電平有效的三態(tài)與非門，當使能端EN = 1時，電路為正常的工作狀態(tài)，與普通的與非門一樣，實現y = ；當EN = 0時，為禁止工作狀態(tài)，y輸出呈高阻狀態(tài)。圖(b)是使能端低電平有效的三態(tài)與非門，當 = 0時，電路為正常的工作狀態(tài)，實現Y = ；當 = 1時，電路為禁止工作狀態(tài)，Y輸出呈高阻狀態(tài)。6 圖3_2_6 三態(tài)門的結構和邏輯符號7

8、 三態(tài)門電路用途之一是實現總線傳輸?？偩€傳輸的方式有兩種，一種是單向總線，如圖3_2_7(a)所示，功能表見表3_2_1所示，可實現信號A1、A2、A3向總線Y的分時傳送；另一種是雙向總線，如圖3_2_7(b)所示，功能表見表3_2_2所示，可實現信號的分時雙向傳送。單向總線方式下，要求只有需要傳輸信息的那個三態(tài)門的控制端處于使能狀態(tài)(EN = 1)，其余各門皆處于禁止狀態(tài)(EN = O)，否則會出現與普通TTL門線與運用時同樣的問題，因而是絕對不允許的。 圖3_2_7 三態(tài)門總線傳輸方式8 表3_2_1 單向總線邏輯功能 表3_2_2 雙向總線邏輯功能 三、預習要求 (1)根據設計任務的要求

9、，畫出邏輯電路圖，并注明管腳號。 (2)擬出記錄測量結果的表格。 (3)完成第七項中的思考題1、2、3。四、實驗內容圖3_2_8 設計要求框圖 1、用三態(tài)門實現三路信號分時傳送的總線結構?？驁D如圖3_2_8所示，功能如表3_2_3所示。9 圖3_2_8 設計要求框圖表3_2_3 設計要求的邏輯功能10 在實驗中要求： (1)靜態(tài)驗證 控制輸入和數據輸入端加高、低電平，用電壓表測量輸出高電平、低電平的電壓值。 (2)動態(tài)驗證 控制輸入加高、低電平，數據輸入加連續(xù)矩形脈沖，用示波器對應地觀察數據輸入波形和輸出波形。 (3)動態(tài)驗證時，分別用示波器中的AC耦合與DC耦合，測定輸出波形的幅值Vp_p及

10、高、低電平值。 2、用集電極開路(OC)“與非”門實現三路信號分時傳送的總線結構。 要求與實驗內容1相同。 3、在實驗內容2的電路基礎上將電源Ec從+5V改為+10V，測量OC門的輸出高、低電平的電壓值。 五、注意事項 (1)做電平轉換實驗時，只能改變Ec，千萬不能將OC門的電源電壓+Vcc接至+10V，以免燒壞器件。 (2)用三態(tài)門實現分時傳送時，不能同時有兩個或兩個以上三態(tài)門的控制端處于使能狀態(tài)。 六、報告要求 (1) 畫出示波器觀察到的波形，且輸入與輸出波形必須對應，即在一個相位平面上比較兩者的相位關系。 (2)根據要求設計的任務應有設計過程和設計邏輯圖，記錄實際檢測的結果，并進行分析。 (3)完成第七項中的思考題4。 11 七、思考題 用OC 門時是否需外接其它元件?如果需要，此元件應如何取值? 幾個OC 門的輸出端是否允許短接? 幾個三態(tài)門的輸出端