以太網(wǎng)EMC接口電路設(shè)計及PCB設(shè)計

1、以太網(wǎng)EMC接口電路設(shè)計及PCB設(shè)計我們現(xiàn)今使用的網(wǎng)絡(luò)接口均為以太網(wǎng)接口，目前大部分處理器都支持以太網(wǎng)口。目 前以太網(wǎng)按照速率主要包括10M、10/100M、1000M三種接口，10M應(yīng)用已經(jīng)很少， 基本為10/100M所代替。目前我司產(chǎn)品的以太網(wǎng)接口類型主要采用雙絞線的RJ45接 口，且基本應(yīng)用于工控領(lǐng)域，因工控領(lǐng)域的特殊性，所以我們對以太網(wǎng)的器件選型以及PCB設(shè)計相當(dāng)考究。從硬件的角度看，以太網(wǎng)接口電路主要由MAC( Media Access Controlleroler)控制和物理層接口(Physical Layer，PHY)兩大部分構(gòu)成。大部分處 理器內(nèi)部包含了以太網(wǎng)MAC控制，但并不

2、提供物理層接口，故需外接一片物理芯片以 提供以太網(wǎng)的接入通道。面對如此復(fù)雜的接口電路，相信各位硬件工程師們都想知道該 硬件電路如何在PCB上實(shí)現(xiàn)。下圖1以太網(wǎng)的典型應(yīng)用。我們的PCB設(shè)計基本是按照這個框圖來布局布線，下面我們就以這個框圖詳解以太網(wǎng)有關(guān)的布局布線要點(diǎn)。圖1以太網(wǎng)典型應(yīng)用圖2網(wǎng)口變壓器沒有集成在網(wǎng)口連接器里的參考電路PCB布局、布線圖，下面 就以圖2介紹以太網(wǎng)電路的布局、布線需注意的要點(diǎn)。圖2變壓器沒有集成在網(wǎng)口連接器的電路PCB布局、布線參考a）RJ45和變壓器之間的距離盡可能的短，晶振遠(yuǎn)離接口、PCB邊緣和其他的高頻 設(shè)備、走線或磁性元件周圍，PHY層芯片和變壓器之間的距離盡可

3、能短，但有時為了顧 全整體布局，這一點(diǎn)可能比較難滿足，但他們之間的距離最大約1012cm，器件布局 的原則是通常按照信號流向放置，切不可繞來繞去；b）PHY層芯片的電源濾波按照要芯片要求設(shè)計，通常每個電源端都需放置一個退耦 電容，他們可以為信號提供一個低阻抗通路，減小電源和地平面間的諧振，為了讓電容 起到去耦和旁路的作用，故要保證退耦和旁路電容由電容、走線、過孔、焊盤組成的環(huán) 路面積盡量小，保證弓I線電感盡量??；c）網(wǎng)口變壓器PHY層芯片側(cè)中心抽頭對地的濾波電容要盡量靠近變壓器管腳，保 證引線最短，分布電感最??；d）網(wǎng)口變壓器接口側(cè)的共模電阻和高壓電容靠近中心抽頭放置，走線短而粗（2 15mi

4、l）;e）變壓器的兩邊需要割地：即RJ45連接座和變壓器的次級線圈用單獨(dú)的隔離地， 隔離區(qū)域100mil以上，且在這個隔離區(qū)域下沒有電源和地層存在。這樣做分割處理， 就是為了達(dá)到初、次級的隔離，控制源端的干擾通過參考平面耦合到次級；f）指示燈的電源線和驅(qū)動信號線相鄰走線，盡量減小環(huán)路面積。指示燈和差分線要 進(jìn)行必要的隔離，兩者要保證足夠的距離，如有空間可用GND隔開；g）用于連接GND和PGND的電阻及電容需放置地分割區(qū)域。以太網(wǎng)的信號線是以差分對（Rx士、Tx士）的形式存在，差分線具有很強(qiáng)共模抑 制能力，抗干擾能力強(qiáng)，但是如果布線不當(dāng)，將會帶來嚴(yán)重的信號完整性問題。下面我 們來一一介紹差分線

5、的處理要點(diǎn)：a）優(yōu)先繪制Rx士、Tx士差分對，盡量保持差分對平行、等長、短距，避免過孔、交 叉。由于管腳分布、過孔、以及走線空間等因素存在使得差分線長易不匹配，時序會發(fā) 生偏移，還會引入共模干擾，降低信號質(zhì)量。所以，相應(yīng)的要對差分對不匹配的情況作 出補(bǔ)償，使其線長匹配，長度差通?？刂圃?mil以內(nèi)，補(bǔ)償原則是哪里出現(xiàn)長度差補(bǔ) 償哪里；b）當(dāng)速度要求高時需對Rx士、Tx士差分對進(jìn)行阻抗控制，通常阻抗控制在100Q 10% ；c）差分信號終端電阻（49.9Q，有的PHY層芯片可能沒有）必須靠近PHY層芯片 的Rx士、Tx士管腳放置，這樣能更好的消除通信電纜中的信號反射，此電阻有些接電源， 有些通過

6、電容接地，這是由PHY芯片決定的；d）差分線對上的濾波電容必須對稱放置，否則差模可能轉(zhuǎn)成共模，帶來共模噪聲， 且其走線時不能有stub，這樣才能對高頻噪聲有良好的抑制能力。3.變壓器集成在連接器的以太網(wǎng)電路的PCB布局、布線較不集成的相對簡單很多，濾波電容矗近FIIY屋芯片r站催電Wl.niihiiini匚口圖3 一體化連接器的網(wǎng)口 PCB布局、布線參考圖下圖3是采用一體化連接器的網(wǎng)口電路的PCB布局、布線參考圖：I恤原芯片從上圖可以看出，圖3和圖1的不同之處在于少了網(wǎng)口變壓器，其它大體相同。 不同之處主要體現(xiàn)在網(wǎng)口變壓器已集成至連接器里，所以地平面無需進(jìn)行分割處理，但 我們依然需要將一體化連

7、機(jī)器的外殼連接到連續(xù)的地平面上。電路濾波設(shè)計：a）在差分線上分別串接10R電阻，在分別對地添加5-10pF電容b）變壓器電源添加LC濾波，選擇600R/100Mhz磁珠和0.01-0.1uF電容電路防雷設(shè)計：為了達(dá)到IEC61000-4-5或GB17626.5標(biāo)準(zhǔn)，共模2KV，差摸1KV的防雷測試要 求，成本最低的設(shè)計方案就是變壓器初級中心抽頭通過防雷器件接地，可以選擇成本較 低的半導(dǎo)體放電管，但是要注意“防護(hù)器件標(biāo)稱電壓要求大于等于6V；防護(hù)器件峰值 電流要求大于等于50A ；防護(hù)器件峰值功率要求大于等于300 W。注意選擇半導(dǎo)體放 電管，要注意器件“斷態(tài)電壓、維持電流”均要大于電路工作電壓

8、和工作電流。根據(jù)測試標(biāo)準(zhǔn)要求，對于非屏蔽的平衡信號，不要求強(qiáng)制性進(jìn)行差模測試，所以對 于差模1KV以內(nèi)的防護(hù)要求，可以通過變壓器自身繞阻來防護(hù)能量沖擊，不需要增加 差模防護(hù)器件。1）由于TVS管響應(yīng)比壓敏電阻和氣體放電管快，不能將壓敏電阻or氣體放電管 與TVS管直接并聯(lián)使用而應(yīng)在其中間串聯(lián)uH級別的電感或?qū)ЮU導(dǎo)線也有寄生電感）；2）氣體放電管需要續(xù)流遮斷：即在其吸收瞬態(tài)發(fā)生短路后要能恢復(fù)到開路狀態(tài)， 即在一般使用中氣體放電管的直流擊穿電壓比其并聯(lián)的信號的工作電壓高的多，當(dāng)由于 瞬態(tài)干擾氣體放電管起作用，發(fā)生短路后，短路狀態(tài)的維持需要一個電壓，若信號電壓 會使氣體放電管一直維持在短路狀態(tài)，時間

9、一長，就會將此信號燒毀，所以要使得信號 電壓低于維持氣體放電管短路狀態(tài)的電壓。輻射與ESD :a）指示燈走線和電源上都加磁珠,磁珠靠近接口，然后限流電阻靠近PHY芯片，并 添加電容濾波。PCB布局布線原則：7.1變壓器未集成到RJ45接口的：D0C T cmpiaciETHER NO TRANS FARMERCM Toman at ionHiq h Vail1ng capcE iborPlacetr 踴舟 wmw e 研怕pin%U IT 11 U U kIB UHH UUkJUlTUUUUUlf UB UPtiicc re s-nsEorSj c 4piolsir5i and Fcrrilb

10、Q bjd n nhiw mJG Qnnitct rm unl nq to jitind G W nAPfawtnriination Icj口轉(zhuǎn)m小中PHY% |L1PHY % and EtJic-rnH GQnne-cUFoI OGNirConnectthiold io IC-GND1）變壓器與RJ45之間，PHY層芯片與變壓器之間的距離應(yīng)控制在linch內(nèi)。當(dāng) 布局條件限制時，應(yīng)優(yōu)先保證變壓器與RJ45之間的距離在1inch內(nèi)。2）器件布局按照信號流向放置，切勿繞來繞去。3）變壓器下方的地平面要分割，分割線寬度不小于100MIL，網(wǎng)口變壓器放置在 GND和PGND的分隔線上。4）每對差分走

11、線都要控制走線長度一致，同時注意控制阻抗為50歐姆。5）注意PHY層芯片的的數(shù)字地和模擬地統(tǒng)一，數(shù)字電源和模擬電源使用磁珠進(jìn)行 隔離。同時要與變壓器配合。注意PHY芯片的電源濾波，按照芯片要求設(shè)計。6）網(wǎng)口指示燈的電源線3.3V或者2.5V來自于電源平面，要對它們使用磁珠和電 容進(jìn)行退耦；指示燈驅(qū)動線要靠近PHY串連電阻，并在進(jìn)入I/O區(qū)域之前進(jìn)行電容濾 波。這樣防止噪聲通過指示燈電源線耦合到差分線對區(qū)域。7）指示燈電源線和驅(qū)動信號線要靠近走線，盡量減小環(huán)路面積。8）指示燈線和差分線對要進(jìn)行必要的隔離，兩者要保證距離足夠遠(yuǎn)，如果必要使 用GND平面進(jìn)行隔離。9）注意網(wǎng)口變壓器芯片側(cè)中心抽頭對地

12、的濾波電容要盡量靠近變壓器管腳，保證 引線最短，分布電感最小。10）用于連接GND和PGND的0歐姆電阻或者電容要放置在地分割線上。11）PHY芯片的模擬電源不要占用大面積平面，從局部銅皮通過走線、磁珠、走 線拉到變壓器芯片側(cè)中心抽頭上。12）PHY芯片與變壓器之間已經(jīng)沒有VDD，將PHY芯片與變壓器之間的平面層 區(qū)域定義為GND，這樣可以切斷來自VDD平面的噪聲途徑。13）沿單板PCB的邊緣（不用包住PGND，見圖8）每隔250mil打一個接地過 孔，這些過孔排可以切斷單板噪聲向夕卜輻射的途徑，減小對PGND靜地的影響。14 ）單板的PGND、GND通過鐐孔和結(jié)構(gòu)相連接，保證系統(tǒng)地電位的統(tǒng)一

13、。TRANSFORMERPoM-rm pulled back Koim lh* differen tial-oair in terises to 10Stitching vias MmI;CCNNECTC-PibGND* plane15）保證電源平面和地平面之間的良好退耦（低阻），電源平面最好和地平面相鄰。16）和電源平面相鄰的信號線不要超出電源平面的投影區(qū)域。17）要保證和電源平面相鄰的信號線的回流路徑的完整性，否則就要改變平面的形狀，使得信號線處在平面層內(nèi)，回流路徑的不完整會帶來嚴(yán)重的EMC問題。18）推薦把所有的高速信號線、I/O線、差分線對優(yōu)先靠近地平面走線，如果無法 實(shí)現(xiàn)才以電源平面

14、作為參考平面。19）差分線要遠(yuǎn)離其它信號線，放置其它信號線把噪聲耦合到差分線上。20）為了減小差分信號的噪聲，數(shù)字信號線或電源要遠(yuǎn)離模擬信號線或電源。21）電源的去耦和旁路是十分重要的，它們可以為信號提供一個低阻抗通路，減小 電源和地平面間的諧振。電容可以起到去耦和旁路的作用，但要保證退耦和旁路電容由 電容、走線、過孔、焊盤組成的環(huán)路的面積盡量小，保證引線電感盡量小，見下圖所示Not GoodGoodBetterCjpjdtur Largest loop areaSrnWr mp nren圖9退耦電容的環(huán)路面積Smallest loop areaTran$ftirrrter padrraiiL

15、f jrnn*rp3jtCt Pina (TVDDit ZFIXICT2CT1 jCT ,(TVDD).Four pwrly laid cut center-lap capacitors.Centertap capacitors are oonneded with圖10變壓器中心抽頭共模電容的布局布線對比圖7.2、采用一體化連接器的網(wǎng)口電路PCB布局、布線規(guī)則Fitter LED tracesCdpacitf and k-rrite tacl inPln !rm|n.i!k clflsk- t” F* PHsAnaJcg V DOjBRfek E5l 叩詢 pg MRsmQV-e pov;er pln喘器 tram betweenPKYs and Eth白rn#t connctorN口 sitch irg with viG mlog th。PhcoCT sp航IIoe ctaeoto connsctoff CT pinsINTEGRATED ETHERNET CONNECTOR下